專利名稱：多通道osd視頻疊加控制器的制作方法
技術領域：
本發明涉及視頻疊加的技術領域，具體涉及一種基于FPGA實現的，可以同時將單色字符/圖形疊加到多路非同步視頻信號中的多通道0SD視頻疊加控制器。
背景技術：
0SD (On Screen Display)視頻疊加控制器是一種在模擬視頻信號中疊加字符或者圖形信息，使視頻圖像中疊加有字符或者圖形的設備。如在視頻中顯示日期、時間、參數、公司標識、攝像機位置等。目前，OSD視頻疊加技術應用于安防、路橋監控、電梯顯示、銀行點鈔、測試測量數據顯示等多行業和多場合中。
OSD實現的過程為存儲器(一般為內存的一段)的內容與顯示終端上的像素一一對應，這種一一對應的關系一般通過寄存器設置，然后由硬件上來負責實現。
國內普遍使用的OSD視頻疊加控制器芯片為NEC公司的生產的64系列，如uPD6453、 uPD6467和富士通(FUJITSU)公司的MB90092。而現有技術中的OSD視頻疊加控制器也以這兩類控制器為代表。
NEC公司這兩種控制器，在控制字符/圖形的黑邊和黑邊內的疊加信息的效果方面很出色；但在疊加內容方面，uPD6467僅能疊加芯片內ROM中固化好的字符/圖形，uPD6453支持內部ROM和用戶自定義16個字符/圖形。因此兩種控制器僅僅能夠滿足只要求使用內部字符/圖形或者自定義不超過16個字符/圖形的情況，而在實際應用中，需要的字符/圖形通常要多于16個。
富士通公司的MB90092，可以疊加顯示8192種用戶自定義字符/圖形，但是其實現需要外部另行擴展一片ROM或者FLASH ROM來存儲這些字符/圖形信息。MB90092雖然解決了對于字符和圖形數量的要求，但MB90092字符/圖形黑邊是通過左右移動字符/圖形點陣來計算出來的，每個字符/圖形的點陣都需要特殊處理，黑邊疊加效果不佳，尤其在監視器尺寸較大時，可以明顯看出不連續的黑邊，破壞了字符/圖形顯示效果。
4現有技術中的兩類視頻疊加控制器，在需要多路視頻疊加的使用場
合時，需要重新配置電路，致使電路復雜，PCB的面積增加，從而導致系統的集成度下降，成本上升。尤其是在使用MB90092芯片時，多路視頻疊加中的每路視頻疊加控制器都需要單獨配置一個存儲用戶字符/圖形的ROM或者FLASH ROM,導致成本大幅度上升。
發明內容
為解決上述現有技術中所存在的問題，本發明提供了一種基于FPGA實現的，可以同時將單色字符/圖形疊加到多路非同步視頻信號中的多通道OSD視頻疊加控制器。
本發明為解決公知技術中存在的技術問題所采取的技術方案是本發明的多通道0SD視頻疊加控制器，其結構是基于FPGA實現的，字符/圖形的疊加采用位圖方式，包括可以和用戶進行數據交互的串并
行CPU接口模塊；用于視頻疊加狀態設置的狀態寄存器模塊；用于緩沖
用戶輸入的視頻疊加數據的數據緩沖區模塊；多路視頻信號處理模塊；暫存多路視頻顯示數據的顯示緩沖區模塊；根據顯示緩沖區模塊中數據的內容產生疊加控制信號和疊加信息的多路視頻字符/圖形疊加控制模塊；響應視頻信號處理模塊的數據讀取請求和數據緩沖區數據寫入請求信號進行數據讀寫控制的視頻疊加0SD控制器模塊和存儲器接口模塊。本發明還可以采用如下技術措施
所述的CPU接口模塊包括串行接口和并行接口，用戶通過由所述串行或者并行CPU接口之一，可以寫入或者讀出狀態寄存器信息；狀態寄存器存儲每路視頻的字符/圖形疊加位置、疊加像素寬度和是否允許疊加字符/圖形的信息；將多路視頻的字符/圖形的疊加信息預先寫入數據緩沖區模塊，數據緩沖區模塊可以緩存字符/圖形疊加數據。
所述的多路視頻信號處理模塊，分別處理多路非同步視頻信號，產生正確的行數據讀請求信號，并且可以根據狀態寄存器設置的疊加偏移地址產生疊加位置偏移使能，根據顯示使能狀態寄存器產生顯示使能信
號
所述的0SD控制器模塊對多路視頻信號處理模塊發出的數據讀取請求信號和數據緩沖區模塊中的數據信號進行協調；在接收到多路視頻信號處理模塊發出的數據讀請求后，從存儲器中讀出該行要疊加的字符/圖形數據到對應視頻顯示緩沖區模塊中，顯示緩沖可以緩存該路視頻的
顯示數據，0SD控制器如果發現數據緩沖區中有數據要寫入存儲器時，
則等待疊加空閑時將數據寫入到存儲器中。
所述的顯示緩沖區模塊共有多路，每個模塊為該路視頻的顯示進行
緩沖；顯示緩沖區使用FPGA內部的嵌入式RAM實現，緩沖區內的數據通 過0SD控制器模塊進行更新，在每次多路視頻信號處理模塊發出數據請 求后，0SD控制器模塊根據多路視頻信號處理模塊提供的數據信息，通 過存儲器接口讀取存儲器中對應單元的數據后寫入到顯示緩沖區中。
所述的字符/圖形疊加控制模塊共有多路，每個模塊控制疊加字符/ 圖形到對應視頻；在狀態寄存器禁止該路疊加時，疊加控制器不理會顯 示緩沖區中的疊加數據，不產生控制信號；在狀態機寄存器允許該路疊 加功能時，疊加控制模塊在接收到多路視頻信號處理模塊產生的疊加開 始信號后，根據顯示緩沖區中的數據產生控制信號和疊加信息，疊加控 制模塊依照狀態寄存器所設置的像素寬度可以調整疊加在視頻上的字符 /圖形的像素寬度。
本發明具有的優點和積極效果是
本發明的多通道OSD視頻疊加控制器，采用單片FPGA實現，可以同 時將任意用戶自定義單色字符/圖形疊加到多路非同步視頻信號中，字符 /圖形疊加基于位圖方式，疊加效果出色、穩定。用戶只需將要疊加的字 符/圖形通過CPU接口模塊寫入到存儲器中即可，字符/圖形完全由用戶 自己定義，并且多路視頻的疊加字符/圖形均由CPU接口寫入，多路視頻 疊加只需在用戶CPU端配置一片ROM或者FLASH R0M來存儲字符/圖形即 可。不僅解決了現有疊加控制器只能疊加芯片內部的字符/圖形(或者最 多16個用戶自定義字符/圖形)的缺點，同時減少了存儲芯片的使用數 量，降低了生產成本和使用成本。
附圖中表現了本發明的一個實施例一8通道的0SD視屏疊加控制器， 并對此進行詳細說明。
圖1是本發明的多通道0SD視頻疊加控制器的結構框圖2是本發明的多通道0SD視頻疊加控制器在實際應用中的結構框圖。
具體實施例方式
下面結合附圖詳細說明本發明的具體實施例。
圖1是本發明的多通道OSD視頻疊加控制器的結構框圖。
如圖l所示，本發明的8通道0SD視頻疊加控制器，字符/圖形的疊 加采用位圖方式，其結構是基于FPGA實現的，包括可以和用戶進行數 據交互的串并行CPU接口模塊；用于視頻疊加狀態設置的狀態寄存器模 塊；用于緩沖用戶輸入的視頻疊加數據的數據緩沖區模塊；8路視頻信 號處理模塊產生疊加信息讀取請求信號；暫存8路視頻顯示數據的顯示 緩沖區模塊；根據顯示緩沖區模塊中數據的內容產生疊加控制信號和疊 加信息的8路視頻字符/圖形疊加控制模塊；響應視頻信號處理模塊的數 據讀取請求和數據緩沖區模塊中的數據寫入請求信號進行數據讀寫控制 的視頻疊加OSD控制器模塊和存儲器接口模塊。
CPU接口模塊包括串行接口和并行接口，用戶通過由所述串行或者 并行CPU接口之一，可以寫入或者讀出狀態寄存器信息；狀態寄存器存 儲每路視頻的字符/圖形疊加位置、疊加像素寬度和是否允許疊加字符/ 圖形的信息；將8路視頻的字符/圖形的疊加數據預先寫入數據緩沖區模 塊，數據緩沖區模塊可以緩存字符/圖形疊加數據。
8路視頻信號處理模塊，分別處理8路非同步視頻信號，依據視頻 信號產生正確的數據讀請求信號，并且可以根據狀態寄存器設置的疊加 偏移地址產生疊加位置偏移使能，根據顯示使能狀態寄存器產生顯示使 能信號。
OSD控制器模塊對8路視頻信號處理模塊發出的數據讀取請求信號 和數據緩沖區模塊中的數據寫入信號進行協調；在接收到8路視頻信號 處理模塊發出的數據讀請求后，從存儲器中讀出要疊加的字符/圖形數據 到對應視頻顯示緩沖區模塊中，顯示緩沖可以緩存該路視頻的顯示數據， OSD控制器如果發現數據緩沖區中有數據要寫入存儲器時，則等待疊加 空閑時將數據寫入到存儲器中。
顯示緩沖區模塊共有8路，每個模塊為該路視頻的顯示進行緩沖； 顯示緩沖區使用FPGA內部的嵌入式R認實現，緩沖區內的數據通過OSD 控制器模塊進行更新，在每次視頻信號處理模塊發出數據請求后，OSD 控制器模塊根據視頻信號處理模塊提供的數據信息，通過存儲器接口讀取存儲器中對應單元的數據后寫入到顯示緩沖區中。
字符/圖形疊加控制模塊共有8路，每個模塊控制疊加字符/圖形到
對應視頻；在狀態寄存器禁止該路疊加時，疊加控制器不理會顯示緩沖 區中的疊加數據，不產生控制信號；在狀態機寄存器允許該路疊加功能 時，疊加控制模塊在接收到視頻信號處理模塊產生的疊加開始信號后， 根據顯示緩沖區中的數據產生控制信號和疊加信息，疊加控制模塊依照 狀態寄存器所設置的像素寬度可以調整疊加在視頻上的字符/圖形的像 素寬度。
圖2是本發明的8通道0SD視頻疊加控制器在實際應用中的結構框圖。
如圖2所示，微控制器MCU通過串行或者并行接口與0SD視頻疊加 控制器進行通訊，視頻的行場分離電路將該路視屏的行場信號送到0SD 視頻疊加控制器的行場采集端口，存儲器與0SD視頻疊加控制器的存儲 器接口相連，疊加控制信號字符圖形插入器就構成了 8通道視頻字符/ 圖形疊加系統。
權利要求
1、一種多通道OSD視頻疊加控制器，其特征在于其結構是基于FPGA實現的，字符/圖形的疊加采用位圖方式，包括可以和用戶進行數據交互的串并行CPU接口模塊；用于視頻疊加狀態設置的狀態寄存器模塊；用于緩沖用戶輸入的視頻疊加數據的數據緩沖區模塊；多路視頻信號處理模塊；暫存多路視頻顯示數據的顯示緩沖區模塊；根據顯示緩沖區模塊中數據的內容產生疊加控制信號和疊加信息的多路視頻字符/圖形疊加控制模塊；響應視頻信號處理模塊的數據讀取請求和數據緩沖區模塊中的數據寫入請求信號進行數據讀寫控制的視頻疊加OSD控制器模塊和存儲器接口模塊。
2、 根據權利要求1所述的多通道OSD視頻疊加控制器，其特征在于 CPU接口模塊包括串行接口和并行接口，用戶通過由所述串行或者并行 CPU接口之一，可以寫入或者讀出狀態寄存器信息；狀態寄存器存儲每 路視頻的字符/圖形疊加位置、疊加像素寬度和是否允許疊加字符/圖形 的信息；將多路視頻的字符/圖形的疊加信息預先寫入視頻疊加數據緩沖 區模塊，數據緩沖區模塊可以緩存字符/圖形疊加數據。
3、 根據權利要求1所述的多通道OSD視頻疊加控制器，其特征在于 多路視頻信號處理模塊，分別處理多路非同步視頻的信號，依據視頻信 號產生正確的數據讀請求信號，并且可以根據狀態寄存器設置的疊加偏 移地址產生疊加位置偏移使能，根據顯示使能狀態寄存器產生顯示使能 信號。
4、 根據權利要求1所述的多通道OSD視頻疊加控制器，其特征在于-0SD控制器模塊對多路視頻信號處理模塊發出的數據讀取請求信號和數 據緩沖區模塊中的數據信號進行協調；在接收到多路視頻信號處理模塊 發出的數據讀請求，從存儲器中讀出要疊加的字符/圖形數據到對應視頻 顯示緩沖區模塊中，顯示緩沖可以緩存該路視頻的顯示數據，0SD控制 器如果發現數據緩沖區模塊中有數據要寫入存儲器時，則等待疊加空閑 時將數據寫入到存儲器中。
5、 根據權利要求4所述的多通道0SD視頻疊加控制器，其特征在于 顯示緩沖區模塊共有多路，每個模塊為該路視頻的顯示進行緩沖；顯示 緩沖區使用FPGA內部的嵌入式R顏實現；緩沖區內的數據通過0SD控制器模塊進行更新，在每次多路視頻信號處理模塊發出數據請求后，0SD 控制器模塊根據多路視頻信號處理模塊提供的數據信息，通過存儲器接 口讀取存儲器中對應單元的數據后寫入到顯示緩沖區中。
6、根據權利要求1所述的多通道OSD視頻疊加控制器，其特征在于 字符/圖形疊加控制模塊共有多路，每個模塊控制疊加字符/圖形到對應 視頻；在狀態寄存器禁止該路疊加時，疊加控制器不理會顯示緩沖區中 的疊加數據，不產生控制信號；在狀態機寄存器允許該路疊加功能時， 疊加控制模塊在接收到行場信號采集模塊產生的疊加開始信號后，根據 顯示緩沖區中的數據產生控制信號和疊加信息，疊加控制模塊依照狀態 寄存器所設置的像素寬度可以調整疊加在視頻上的字符/圖形的像素寬
全文摘要
一種多通道OSD視頻疊加控制器，其結構是基于FPGA實現的，包括CPU接口模塊；狀態寄存器模塊；數據緩沖區模塊；多路視頻信號處理模塊；顯示緩沖區模塊；多路視頻字符/圖形疊加控制模塊；視頻疊加OSD控制器模塊和存儲器接口模塊。本發明的多通道OSD視頻疊加控制器，可以同時將任意用戶自定義單色字符/圖形疊加到多路非同步視頻信號中，字符/圖形疊加基于位圖方式，疊加效果出色、穩定。字符/圖形完全由用戶自己定義，多路視頻疊加只需在用戶CPU端配置一片ROM或者FLASH ROM來存儲字符/圖形，降低了生產成本和使用成本。
文檔編號H04N5/445GK101640768SQ20081005400
公開日2010年2月3日 申請日期2008年7月30日 優先權日2008年7月30日
發明者林 戴, 飛 高 申請人:天津天地偉業數碼科技有限公司