專利名稱：用來產生抖動時鐘信號的抖動產生器的制作方法
技術領域：
本發明涉及一種抖動產生器(jitter generator),具體地，涉及一種可產 生一抖動時鐘信號以應用在芯片中的內建自觀'J (built-in-self-test, BIST)的 抖動產生器。
背景技術：
在數字通信系統中，接收機對于定時抖動(timingjitter)的容忍能力是 衡量整個系統性能的一項重要參數，特別是在高速的通信系統。所謂時間抖 動，指的是當數據或是時鐘信號上升沿/下降沿應該出現的位置發生了偏移 所導致(亦即相位偏移)，因而可能使接收機的誤碼率(bit error rate, BER) 上升。已知的解決方案通常通過接收機中的時鐘和數據還原電路(clock and data recovery, CDR)來降低抖動對于接收機的影響。
因此，如何測試接收機的抖動容忍度(jittertolerance) —直是項重要的 課題。常見的測試架構利用 一抖動產生器來產生一含有時間抖動的頻率信 號，并將一串隨機的測試數據位輸入至一D型觸發器(D-type flip-flop),而 該D型觸發器通過該含有時間抖動的頻率信號來觸發而運作；這樣，該D 型觸發器便可輸出 一 串具有時間抖動的數據位。接著再將此具有時間抖動的 數據位串流輸入至接收機，將接收機的輸出與輸入的測試數據位串流相比較
來得知接收機的抖動容忍能力。
然而， 一個好的抖動產生器必須要能控制抖動的頻率以及抖動幅度的大 小；其中，抖動幅度指的是數據或時鐘信號相位偏移的大小，而抖動的頻率 是指相位偏移發生的次數。盡管目前市面上已有現成的測試儀器可以滿足此 需求，然而此種測試儀器價格昂貴，亦不利于批量測試。另一種替代方式則 是利用信號產生器以及混頻器調變出帶有抖動的頻率信號，此法成本較低。
發明內容
本發明的目的在于提供一種可用于芯片中的內建自測的抖動產生器，以節省批量測試時的機器成本。
本發明的一個實施例提供一種用來產生一抖動時鐘(jittered clock)信號 的抖動產生器(jitter generator),其包括一抖動控制信號產生器以及一抖動 時鐘產生器。該抖動控制信號產生器用來于不同時間點自多個候選數字代碼 中選擇一數字代碼，并分別輸出所選取的多個不同的數字代碼；而該抖動時 鐘產生器耦接于該抖動控制信號產生器，用來產生該抖動時鐘信號，其中該 抖動時鐘產生器分別依據該多個不同的數字代碼來動態調整該抖動時鐘信
—，
本發明的另 一 實施例提供一種用來產生 一抖動時鐘信號的抖動產生器， 包括一抖動控制信號產生器以及一抖動時鐘產生器。該抖動控制信號產生器 用來產生一抖動控制信號；而該抖動時鐘產生器耦接于該抖動控制信號產生 器，其包括一時鐘鎖定電路，用來依據一時鐘輸入信號與一時鐘反饋信號執 行一時鐘鎖定操作，以于第 一節點產生該時鐘反饋信號以及于第二節點產生 該抖動時鐘信號。
圖l為本發明第一實施例的抖動產生器的功能框圖； 圖2為圖l所示的抖動控制信號產生器所輸出的數字代碼的示意圖； 圖3為圖l所示的抖動產生器所輸出的抖動時鐘信號的示意圖； 圖4為圖l所示的多相位時鐘產生器所輸出的頻率相同但相位相異的 多個時鐘輸出信號的示意圖5為本發明第二實施例的抖動產生器的功能框圖； 圖6為本發明第三實施例的抖動產生器的功能框圖； 圖7為圖6所示的相位內插延遲鎖定環的功能框圖； 圖8為本發明第四實施例的抖動產生器的功能框圖； 圖9為圖8所示的相位內插鎖相環的功能框圖； 圖io為本發明第五實施例的抖動產生器的功能框圖；以及 圖11為本發明第六實施例的抖動產生器的功能框圖。
具體實施例方式
請參考圖i，圖1所示為本發明第一實施例的抖動產生器10的功能框圖。
62007 抖動產生器10包括抖動時鐘產生器100以及抖動控制信號產生器110,而抖 動時鐘產生器100則包括一多相位時鐘產生器102以及一相位選擇器104。 抖動控制信號產生器110用來于不同時間點自多組候選數字代碼中選擇至少 一組數字代碼，并分別輸出所選取的多個不同的數字代碼，在本實施例中， 抖動控制信號產生器110通過一直接數字頻率合成器(direct digital frequency synthesizer, DDFS ) 112來加以實現。直接數字頻率合成器112為一種用來 產生數字化的任意波形的組件，其操作原理已為熟知該技術者所知，故相關
細節在此不再贅述。依據抖動頻率控制信號Jfreq以及抖動幅度控制信號Jamp
可控制直接數字頻率合成器112依序產生所需的數字波形信號，以此數字波 形信號作為數字代碼SEL(如圖2所示)。抖動時鐘產生器100用來產生抖動 時鐘信號J。ut,并依據數字代碼SEL來動態調整抖動時鐘信號J。J如圖3所 示)。在本實施例中，抖動時鐘產生器100由多相位時鐘產生器102以及相 位選擇器104所組成；其中，多相位時鐘產生器102根據時鐘輸入信號CLKin 以產生多個候選時鐘輸出信號CLK。ut(n),其中該多個時鐘輸出信號CLK。ut(n) 為頻率相同但相位相異的時鐘信號(在本實施例中，n = 0 ~ 3，亦即可產 生四個不同相位的時鐘信號，如圖4所示)。本實施例中，多相位時鐘產生 器102通過一多相位鎖相環(multi-phase phase locked loop, multi-phase PLL) 106來實現，請注意，此僅用來示范說明，并非用來作為本發明的限制條件， 亦即任何可產生頻率相同但相位相異的多個時鐘信號的電路均可被采用以 實現所要的多相位時鐘產生器102。相位選擇器104耦接至多相位時鐘產生 器102以及相位選擇控制信號產生器110，用來根據抖動控制信號產生器110 所輸出的數字代碼SEL,從n個候選時鐘輸出信號CLK。ut(n)中選擇一特定時 鐘輸出信號以產生抖動時鐘信號J。ut。由于直接數字頻率合成器112在不同 時間點會產生不同幅度的數字信號，亦即輸出不同的數字代碼SEL;如此一 來，相位選擇器104在每個時間點所選的時鐘輸出信號的相位也不盡相同， 因此便會產生具有時間抖動的頻率信號U如圖3所示)。
請參考圖5，圖5所示為本發明第二實施例的抖動產生器20的功能框圖。 抖動產生器20包括一抖動時鐘產生器200以及一抖動控制信號產生器210， 其中抖動時鐘產生器200包括一多相位時鐘產生器202以及一相位選擇器 204,而抖動控制信號產生器210則包括一直接數字頻率合成器212以及一 譯碼器214。第5圖的電路架構大致與圖1相同，唯一與圖l不同的地方在
7于第5圖當中的抖動控制信號產生器210多了一個譯碼器214;譯碼器214 用來對直接數字頻率合成器212輸出的數字波形信號進行譯碼以轉換成數字 代碼SEL。
請注意，本發明的第一實施例以及第二實施例所公開的抖動控制信號產 生器的實施方式僅為范例說明，并非作為本發明的限制條件。因此，任何能
夠根據抖動頻率控制信號Jfreq以及抖動幅度控制信號J卿而產生抖動控制信
號產生的實施方式皆屬于本發明的范圍。
請參考圖6，圖6為本發明第三實施例的抖動產生器30的功能框圖。抖 動產生器30包括一個用來產生抖動控制信號J^的抖動控制信號產生器320 以及一個用來依據抖動控制信號Jetl以產生抖動時鐘信號J。w的抖動時鐘產生 器300。本實施例中，抖動控制信號產生器320包括直接數字頻率合成器322 以及數字/模擬轉換器(digital/analog converter, DAC) 324。通過抖動頻率
控制信號Jfreq以及抖動幅度控制信號Jamp可控制直接數字頻率合成器322合
成出所需的數字波形信號，而此數字波形信號會經由數字/模擬轉換器324
的轉換而輸出一個具有連續波形的抖動控制信號Jetl,亦即抖動控制信號Jctl 為模擬信號。
在本實施例中，抖動時鐘產生器300通過相位內插延遲鎖定環(phase interpolated delay locked loop, PI DLL ) 400來實現。請參考圖7,圖7為圖 6所示的相位內插延遲鎖定環400的功能框圖。相位內插延遲鎖定環400為 一種時鐘鎖定電路，用來依據時鐘輸入信號CLKin與時鐘反饋信號CLK化執 行時鐘鎖定操作，以產生時鐘反饋信號CLKft以及抖動時鐘信號J。ut。相位 內插延遲鎖定環400當中包括相位比較器402，用來依據時鐘輸入信號 CLKin與時鐘反饋信號CLKfb產生一比較結果；控制信號產生器404，耦接 于相位比較器402，用來依據比較結果產生控制信號CTL;以及延遲電路406， 耦接于相位比較器402與控制信號產生器404,用來處理時鐘輸入信號CLKin 以產生時鐘反饋信號CLKft。如圖所示，延遲電路406當中包括第一延遲 模塊408，用來依據第 一延遲量控制信號CTL!以產生抖動時鐘信號J。ut;以 及第二延遲模塊410,用來依據第二延遲量控制信號CTL2以產生時鐘反饋 信號CLKft。在本實施例中，每一延遲模塊通過電壓控制延遲線(voltage control delay line, VCDL)來實現，由于利用延遲鎖定環來進行時鐘鎖定操 作的細節已為熟知相關技術者所知，在此不再贅述。值得注意的是，本實施
8例當中的第一延遲量控制信號CTL,與第二延遲量控制信號CTL2的差別在 于其中一個延遲量控制信號由控制信號CTL與抖動控制信號Jct,相加而得， 而另一延遲量控制信號由控制信號CTL與抖動控制信號Jct,相減而得，如此 一加一減一相同的量的效果使得第一延遲模塊408與第二延遲模塊410合起 來的效果等效于一個依據控制信號CTL來控制延遲量的延遲模塊，因此延 遲電路406中的兩個延遲模塊并不會改變相位內插延遲鎖定環的原本時鐘鎖 定操作的功能，最終反饋信號CLKfb的相位經由時鐘鎖定操作仍會與時鐘輸 入信號CLKin的相位相同。然而，從第一延遲模塊408與第二延遲模塊410 之間輸出的抖動時鐘信號U更與反饋信號CLKft(亦即時鐘輸入信號CLKin) 頻率相同但相位相異。由于抖動控制信號Jct,為一個幅度大小不斷變動的連 續波形信號，使得第一延遲模塊408產生的延遲量會不斷的變動，亦即抖動 時鐘信號J。ut與時鐘輸入信號CLKin的相位差異會不斷的變動，因而使得抖 動時鐘信號J。ut具有時間抖動的效果。另外請注意，在一實施例中，控制信 號產生器404可由一充電泵浦(Charge Pump)與一低通濾波器來實施。
請參考圖8,圖8為本發明第四實施例的抖動產生器50的功能框圖。請 與圖6比較，兩者的結構大致相同，唯一的差異在于圖8的抖動時鐘產生器 500通過相位內插鎖相環(phase interpolated phase-locked loop ， PIPLL) 600 來實現。請參考圖9，圖9為圖8所示的相位內插鎖相環600的功能框圖。 相位內插鎖相環600亦為一種時鐘鎖定電路，包括相位比較器602,用來 依據時鐘輸入信號CLKin與時鐘反饋信號CLKfbo產生一比較結果；控制信號 產生器604，耦接于相位比較器602，用來依據比較結果產生控制信號CTL; 環形振蕩器606,耦接于相位比較器602與控制信號產生器604,用來產生 時鐘反饋信號CLKft;以及分頻器614，用來對時鐘反饋信號CLK化進行分 頻操作，并輸出時鐘反饋信號CLKfbo使得兩時鐘反饋信號的頻率具有倍數關 系，時鐘輸入信號CLKin與時鐘反饋信號CLKfbo的間亦具有倍數關系。此外， 環形振蕩器606包括反相模塊612;第一延遲模塊608,用來依據第一延 遲量控制信號CTLi以產生抖動時鐘信號J。ut;以及第二延遲模塊610,用來 依據第二延遲量控制信號CTL2以產生時鐘反饋信號CLKfb。在本實施例中， 每一延遲模塊通過電壓控制延遲線(voltage control delay line, VCDL )來實 現，由于利用鎖相環來進行時鐘鎖定操作的細節已為熟知相關技術者所知 悉，在此便不再贅述。值得注意的是，本實施例當中的第一延遲量控制信號CTL!與第二延遲量控制信號CTL2的差別在于其中一個延遲量控制信號由控 制信號CTL與抖動控制信號Jct,相加而得，而另一延遲量控制信號由控制信 號CTL與抖動控制信號Jd相減而得，如此一加一減一相同的量的效果使得 第一延遲模塊608與第二延遲模塊610合起來的效果等效于一個依據控制信 號CTL來控制延遲量的延遲模塊，因此延遲電路606中的兩個延遲模塊并 不會改變相位內插鎖相環的時鐘鎖定操作的功能。然而，從第一延遲模塊608 與第二延遲模塊610的間輸出的抖動時鐘信號J。ut便與反饋信號CLKft頻率 相同但相位相異。由于抖動控制信號Jetl為一個幅度大小不斷變動的連續波 形信號，使得第一延遲模塊608產生的延遲量會不斷的變動，亦即抖動時鐘
信號J。ut與時鐘輸入信號CLKin的相位差異會不斷的變動，因而使得抖動時 鐘信號J。ut具有時間抖動的效果。
此外，在本發明的第三實施例中，利用相位內插延遲鎖定環能夠產生的 抖動大小為正負零點五個單位區間(unit interval, UI);這是由于當圖7中 的延遲鎖定環400鎖住時鐘輸入信號CLKin的相位時，經由兩級電壓控制延 遲線的后時鐘反饋信號CLKfb的延遲量會與時鐘輸入信號CLKin正好差一個 周期。如圖9所示，在本發明的第四實施例中，將本發明第三實施例的相位 內插延遲鎖定環替換成相位內插鎖相環，雖然功能相同，但其產生的抖動幅 度可以不受一個單位區間的限制；這是因為相位內插鎖相環600內多了一個 分頻器614,使得時鐘輸入信號CLKin的頻率可以是時鐘反饋信號CLKft的
整數倍，因此抖動時鐘信號J。ut產生的抖動大小便可超過一個單位區間。
請參考圖10，圖10為本發明第五實施例的抖動產生器70的功能框圖。 請與圖6比較，兩者的結構大致相同，唯一的差異在于圖IO的抖動控制信 號產生器720由振蕩器722與可變增益放大器724所組成。振蕩器722用來 依據抖動頻率控制信號J—以產生振蕩信號SW，而可變增益放大器724耦 接至振蕩器722，用來根據抖動幅度控制信號J，將振蕩信號SW轉換成抖 動控制信號Jctl。本實施例所產生的抖動控制信號Jct,與圖6中第三實施例所 產生的抖動控制信號Jeu相同，為一個幅度大小不斷變動的連續波形信號， 可以控制相位內插延遲鎖定環710產生具有時間抖動的幅度信號。
請參考圖11，圖11為本發明第六實施例的抖動產生器80的功能框圖。 請與圖IO比較，兩者的結構大致相同，唯一的差異在于圖11的抖動時鐘產 生器800通過相位內插鎖相環810來實現。由于圖11中的相位內插鎖相環810與圖9的相位內插鎖相環600完全相同，而抖動控制信號產生器820與 圖10的抖動控制信號產生器720完全相同，故操作細節在此便不再贅述。
本發明所公開的抖動電路利于實現于芯片中以達到內建自測的目的，由 此可以節省批量測試時的機器成本。如果芯片中同時含有發射端的電路，則 利用本發明的方法在內建自測時可以與發射端共享部分硬件電路(如多相位 鎖相環、相位內插延遲鎖定環、或相位內插鎖相環)，以進一步節省芯片面 積，降低生產成本。
以上所述僅為本發明的實施例，凡依本發明權利要求所做的均等變化與 修飾，皆應屬本發明的涵蓋范圍。
ii
權利要求
1、一種用來產生抖動時鐘信號的抖動產生器，包括抖動控制信號產生器，用來于不同時間點自多個候選數字代碼中選擇一數字代碼，并分別輸出所選取的多個不同的數字代碼；以及抖動時鐘產生器，耦接于該抖動控制信號產生器，用來產生該抖動時鐘信號，其中該抖動時鐘產生器分別依據該多個不同的數字代碼來動態調整該抖動時鐘信號。
2、 如權利要求1所述的抖動產生器，其中該抖動控制信號產生器包括 直接數字頻率合成器，用來依據抖動頻率控制信號與抖動幅度控制信號來產 生該數字代碼。
3、 如權利要求1所述的抖動產生器，其中該抖動控制信號產生器還包 括譯碼器，其耦接于該直接數字頻率合成器，用來對該直接數字頻率合成器 的輸出進行譯碼以產生該數字代碼。
4、 如權利要求1所述的抖動產生器，其中該抖動時鐘產生器包括多相位時鐘產生器，用來根據時鐘輸入信號以產生多個候選時鐘輸出信 號，其中該多個候選時鐘輸出信號為頻率相同但相位相異的時鐘信號；以及相位選擇器，耦接至該多相位時鐘產生器以及該相位選擇控制信號產生 器，用來根據該抖動控制信號產生器的輸出從該多個候選時鐘輸出信號中選 擇一特定時鐘輸出信號以產生該抖動時鐘信號。
5、 一種用來產生抖動時鐘信號的抖動產生器，包括 抖動控制信號產生器，用來產生抖動控制信號；以及 抖動時鐘產生器，耦接于該抖動控制信號產生器，包括時鐘鎖定電路，用來依據時鐘輸入信號與時鐘反饋信號執行時鐘鎖定操作，以于第一節點產 生該時鐘反饋信號以及于第二節點產生該抖動時鐘信號。
6、 如權利要求5所述的抖動產生器，其中該時鐘鎖定電路為一延遲鎖 定環。
7、 如權利要求6所述的抖動產生器，其中該延遲鎖定環包括相位比較器，用來依據該時鐘輸入信號與該時鐘反饋信號產生比較結果；控制信號產生器，耦接于該相位比較器，用來依據該比較結果產生控制信號；以及延遲電路，耦接于該相位比較器與該控制信號產生器，延遲該時鐘輸入 信號以產生該時鐘反饋信號，包括第一延遲模塊，用來依據第一延遲量控制信號于該第二節點產生該 抖動時鐘信號；以及第二延遲模塊，耦接于該第一節點與該第二節點之間，用來依據第 二延遲量控制信號以于該第一節點產生該時鐘反饋信號，其中該相位調整電 路依據該控制信號與該抖動控制信號來分別產生該第一、第二延遲量控制信 號。
8、 如權利要求7所述的抖動產生器，其中該相位比較器將該控制信號 加上該抖動控制信號來產生該第一、第二延遲量控制信號中的一個，以及將 該控制信號減去該抖動控制信號來產生該第一、第二延遲量控制信號中的另 一個。
9、 如權利要求5所述的抖動產生器，其中該時鐘鎖定電路為一鎖相環。
10、 如權利要求9所述的抖動產生器，其中該鎖相環包括相位比較器，用來依據該時鐘輸入信號與該時鐘反饋信號產生比較結果；控制信號產生器，耦接于該相位比較器，用來依據該比較結果產生控制 信號；以及環形振蕩器，耦接于該相位比較器與該控制信號產生器，用來產生該時 鐘反饋信號，包括 反相模塊；第一延遲模塊，用來依據第一延遲量控制信號以于該第二節點產生 該抖動時鐘信號；以及第二延遲模塊，耦接于該第一節點與該第二節點的間，用來依據第 二延遲量控制信號以于該第一節點產生該時鐘反饋信號，其中該相位調整電 路依據該控制信號與該抖動控制信號來分別產生該第一、第二延遲量控制信 號。
11、 如權利要求10所述的抖動產生器，其中該相位比較器將該控制信 號加上該抖動控制信號來產生該第一、第二延遲量控制信號中的一個，以及 將該控制信號減去該抖動控制信號來產生該第一、第二延遲量控制信號中的另一個。
12、 如權利要求5所述的抖動產生器，其中該抖動控制信號產生器包括 直接數字頻率合成器，用來依據抖動頻率控制信號與抖動幅度控制信號來產生一數字代碼；以及數字/模擬轉換器，耦接至該直接數字頻率合成器與該相位調整電路， 用來將該數字代碼轉換成該抖動控制信號。
13、 如權利要求5所述的抖動產生器，其中該抖動控制信號產生器還包括振蕩器，用來依據抖動頻率控制信號以產生振蕩信號；以及 可變增益放大器，耦接至該振蕩器，用來根據抖動幅度控制信號將該振 蕩信號轉換成該抖動控制信號。
全文摘要
本發明提供一種用來產生抖動時鐘信號的抖動產生器，其包括抖動控制信號產生器以及抖動時鐘產生器。該抖動控制信號產生器用來于不同時間點自多個候選數字代碼中選擇一個數字代碼，并分別輸出所選取的多個不同的數字代碼；而該抖動時鐘產生器耦接于該抖動控制信號產生器，用來產生該抖動時鐘信號，其中該抖動時鐘產生器分別依據該多個不同的數字代碼來動態調整該抖動時鐘信號。
文檔編號H04L12/26GK101471816SQ200710160159
公開日2009年7月1日 申請日期2007年12月24日 優先權日2007年12月24日
發明者曾子建 申請人:瑞昱半導體股份有限公司