時鐘提供電路和時鐘提供方法

專利名稱：時鐘提供電路和時鐘提供方法
技術領域：
本發明屬于一種用于將時鐘提供到預定電路設備的時鐘提供設備和時鐘 提供方法，更具體的，屬于一種時鐘提供設備和時鐘提供方法，借助于該設 備和方法，即使在管理頻率的設備中的輸入頻率出現誤差時，通過使用附屬 于時鐘提供設備的PLL電路的保持功能，也可將高精度時鐘提供給預定電路 設備。
背景技術：
已有的時鐘提供設備被設計為產生與充當參考的輸入參考信號的頻率相 位同步的時鐘，在輸入參考信號中出現誤差的情況下，還產生與過去產生的 頻率不同的時鐘，以代替上述的時鐘。這種時鐘提供設備具有附屬于PLL (鎖相環)電路的保持功能。設計保持功能以輸出具有與在誤差之前剛剛輸 出的時鐘頻率相同的頻率的時鐘。在這種時鐘提供設備中，必須在輸入參考信號中出現誤差后的很長時間 期間內以高精度保持相同的頻率。為了實現這個效果，提出了一種技術，在 作為PLL電路的分頻器電路的分頻操作結果而獲得的時鐘信號中，選擇被確定為具有最高質量的時鐘信號，并在保持時使用所選擇的時鐘信號(例如見 日本專利申請公開特許公報No.2002-232407 (第
段，附圖1))。借助于該提出的技術，分頻器電路將提取的時鐘分頻為相位比較頻率， 以便獲得分頻的輸入時鐘。選擇信號產生電路基于檢測質量信息和輸入中斷 信息，選擇被確定為具有最高質量的分頻輸入時鐘。因此，要容納這些操作 的電路尺寸變得更大。此外，即使選擇了被確定為具有最高質量的時鐘信
號，保持所選擇時鐘信號頻率的功能的質量也是不可靠的。為了應對這些問 題，提出了使用具有高穩定性的壓控振蕩器，以增加PLL電路在保持時的可 靠性。圖9示出了常規時鐘提供設備，其具有設置在PLL電路中的高穩定性壓 控振蕩器。時鐘提供設備100具有附接到PLL電路101的保持電路單元102。在此，PLL電路101包括相位比較器113，其比較輸入參考信號103的 相位與分頻器111的輸出112的相位；存儲器115，其具有寫入其中的相位比 較結果114;選擇器117，其接收相位比較結果114和存儲器115的輸出116， 并選擇結果114或輸出116的任一個；數模轉換器119，其接收選擇器117的 輸出118，并將輸出118轉換為模擬信號；及高穩定性壓控振蕩器122，其接 收數模轉換器119的輸出120，并輸出具有與輸出120—致的頻率的輸出時鐘 信號121。從高穩定性壓控振蕩器122輸出的輸出時鐘信號121充當PLL電路 101的輸出信號，并且還分路到分頻器111中。在具有這種結構的PLL電路 101中，高穩定性壓控振蕩器122在與如下的電壓相對應的頻率振蕩，該電壓 與在具有預定頻率的輸入參考信號103與分頻器111的輸出112之間的相位差 相一致。因此，具有與分頻器111分頻比相一致的頻率的輸出時鐘信號121被 輸出。存儲器115和設置在存儲器115的輸出端的選擇器117構成保持電路單元 102的一部分，并接收來自頻率誤差監控電路131的監控結果132。在此，頻 率誤差監控電路131接收輸入參考信號103和從高穩定性固定頻率振蕩器133 輸出的時鐘信號134，并監控頻率誤差的出現，例如輸入參考信號103的中 斷。存儲器115存儲來自相位比較器1B的作為數值的相位比較結果114。當 頻率誤差監控電路131檢測到輸入參考信號103中的誤差時，選擇器117選擇 在誤差檢測之前存儲的數值，以便實現保持狀態。在沒有檢測到輸入參考信號103的頻率中的誤差的情況下，選擇器117選 擇并將相位比較結果114設定為輸出118。在檢測到輸入參考信號103的頻率 中誤差的情況下，選擇器117作為替代選擇存儲器115的輸出116。數模轉換 器119隨后將所選值轉換為模擬數據。基于與作為固定值的模擬數據相對應 的頻率，高穩定性壓控制動器122隨后產生具有高穩定性的輸出時鐘信號121。以這種方式，當誤差出現時，能夠保持替代頻率。上面說明了常規時鐘提供設備的示例。以相位比較器113、數模轉換器119、分頻器lll和高穩定性壓控振蕩器122構成的壓控振蕩器，其是PLL電 路101的基本部件，對于本領域技術人員是公知的。因此，在此省略對壓控 振蕩器所執行的操作的說明。作為配備了常規保持功能的PLL電路的上述時鐘提供設備存在一個問 題需要高穩定性固定頻率振蕩器，用于以高精度檢測從PLL電路輸出的、 緊接在頻率誤差出現之前的頻率。為了在誤差出現后保持緊接在誤差之前所 觀測到的頻率，并實現滿足特定標準的保持特性，必須使用高穩定性壓控振蕩器122，其接收作為緊接在誤差之前lr出的頻率檢測的高精度頻率，并且即使當環境改變時，例如在允許的誤差范圍內出現的溫度變化，也能夠以穩定 的方式振蕩。以這種方式，高穩定性壓控振蕩器122是必需的，而不是在 PLL電路中所常用的壓控振蕩器。如上所述，配備了保持功能的常規時鐘時鐘提供設備在一個電路中需要 兩個高穩定性振蕩器。這些高穩定性振蕩器包含其它額外的部件，例如用于 保持相同溫度以便穩定振蕩的電路部件。結果，設備尺寸在物理上變大，產 品成本和產品價格也提高。發明內容本發明代表性的目的是提供一種時鐘提供設備和時鐘提供方法，借助于 該設備和方法，僅通過添加一個高穩定性振蕩器就能夠簡單地實現預期的保 持特性。本發明目的還在于提供一種時鐘提供設備和時鐘提供方法，借助于該設 備和方法，能夠利用常規PLL電路實現保持特性，其保持與緊接在誤差之前 所觀測到的頻率相同的頻率。根據本發明示范性方面的時鐘提供電路包括平均單元，其反量化 (inverse-quantize)數字信號，平均在特定時間期間中的數字信號，并順序輸 出平均的數字信號，其中當在輸入信號中發現頻率誤差時，選擇平均的數字 信號以替代輸入信號。
根據本發明示范性方面的時鐘提供電路包括PLL電路，其包括分頻器 和壓控振蕩器，壓控振蕩器向外輸出輸出信號，輸出信號具有依照分頻器的 分頻比并與輸入信號相位同步的頻率；輸出頻率值存儲單元，其存儲通過對PLL電路的輸出信號頻率進行采樣和量化而獲得的數字信號，該數字信號以時間次序被順序存儲；誤差檢測單元，其檢測在要lr入到PLL電路的輸入信號中的頻率誤差；及信號切換單元，其在誤差檢測單元檢測到輸入信號中的頻率誤差之后，向PLL電路順序輸入如下的信號以替換輸入信號，該信號具有根據分頻器的分頻比而反量化的頻率，從平均單元輸出該信號。根據本發明示范性方面的時鐘提供電路包括PLL電路，其包括分頻器和壓控振蕩器，壓控振蕩器向外輸出輸出信號，輸出信號具有依照分頻器的分頻比并與輸入信號相位同步的頻率；輸入頻率值存儲單元，其存儲通過對PLL電路的輸入信號頻率進行采樣和量化而獲得的數字信號，該數字信號以時間次序被順序存儲；誤差檢測單元，其檢測在要輸入到PLL電路的輸入信 號中的頻率誤差；及信號切換單元，其在誤差檢測單元檢測到輸入信號中的頻率誤差之后，向PLL電路順序輸入如下的信號以替換輸入信號，該信號具 有反量化的頻率，從平均單元輸出該信號。根據本發明示范性方面的時鐘提供電路包括PLL電路，其包括分頻器 和壓控振蕩器，壓控振蕩器向外輸出輸出信號，輸出信號具有依照分頻器的 分頻比并與輸入信號相位同步的頻率；輸出頻率值存儲單元，其存儲通過對 PLL電路的輸出信號頻率進行采樣和量化而獲得的數字信號，該數字信號以 時間次序被順序存儲；輸入頻率值存儲單元，其存儲通過對PLL電路的輸入 信號頻率進行采樣和量化而獲得的數字信號，該數字信號以時間次序被順序 存儲；誤差檢測單元，其檢測在要輸入到PLL電路的輸入信號中的頻率誤 差；相位同步完成判斷單元，其判斷PLL電路的相位同步是否完成；及信號 切換單元，其在相位同步完成判斷單元判斷相位同步沒有完成的情況下，在 誤差檢測單元檢測到要輸入到PLL信號的輸入信號中的頻率誤差之后，向 PLL電路順序輸入如下的信號以替換輸入信號，該信號具有反量化的頻率， 并從平均單元被輸出，在相位同步完成判斷單元判斷相位同步完成的情況 下，信號切換單元也在誤差檢測單元檢測到要輸入到PLL信號的輸入信號中
的頻率誤差之后，向PLL電路順序輸入如下的信號以替換輸入信號，該信號 具有根據分頻器的分頻比而反量化的頻率，從平均單元輸出該信號。根據本發明示范性方面的時鐘提供方法包括步驟以時間次序順序(chronological order)接收數字信號，反量化數字信號，平均在特定時間期間 中的數字信號，其中當在輸入信號中發現頻率誤差時，選擇平均的數字信號 以替換輸入信號。根據本發明示范性方面的時鐘提供方法包括順序輸出平均的數字信號，該數字信號是通過對PLL電路的輸出信號的頻率進行采樣和量化而獲得 的，該PLL電路包括分頻器和壓控振蕩器，壓控振蕩器向外輸出輸出信號， 輸出信號具有依照分頻器的分頻比并與輸入信號相位同步的頻率；誤差檢測 步驟，通過將輸入信號的頻率與預定振蕩輸出相比較，檢測在PLL電路的輸 入信號中的頻率誤差；及信號切換步驟，在誤差檢測步驟檢測到PLL電路的 輸入信號中的頻率誤差之后，向PLL電路順序輸入如下的信號以替換輸入信 號，該信號具有根據分頻器的分頻比而反量化的頻率，該信號作為平均步驟 的結果被順序輸出。根據本發明示范性方面的時鐘提供方法包括順序輸出平均的數字信 號，該數字信號是通過對PLL電路的輸入信號的頻率進行采樣和量化而獲得 的，該PLL電路包括分頻器和壓控振蕩器，壓控振蕩器向外輸出輸出信號， 輸出信號具有依照分頻器的分頻比并與輸入信號相位同歩的頻率；誤差檢測 步驟，通過將輸入信號的頻率與預定振蕩輸出相比較，檢測在PLL電路的輸 入信號中的頻率誤差；及信號切換步驟，在誤差檢測步驟檢測到PLL電路的 輸入信號中的頻率誤差之后，向PLL電路順序輸入如下的信號以替換輸入信 號，該信號具有反量化的頻率，并作為平均步驟的結果被順序輸出。根據本發明示范性方面的時鐘提供方法包括通過彼此不同的路徑順序 輸出平均的數字信號，該數字信號的一個是通過對PLL電路的輸出信號的頻 率進行采樣和量化而獲得的，該PLL電路包括分頻器和壓控振蕩器，壓控振 蕩器向外輸出輸出信號，輸出信號具有依照分頻器的分頻比并與輸入信號相 位同步的頻率，通過對PLL電路的輸入信號的頻率進行采樣和量化來獲得另 一個數字信號；誤差檢測步驟，通過比較輸入信號的頻率與預定振蕩輸出，
檢測在PLL電路的輸入信號中的頻率誤差；相位同步完成判斷步驟，判斷 PLL電路的相位同步是否完成；及信號切換步驟，在判斷步驟判斷相位同步 沒有完成的情況下，在誤差檢測步驟檢測到要輸入到PLL電路的輸入信號中的頻率誤差之后，向PLL電路順序輸入如下的信號，以替換輸入信號，該信號具有反量化的頻率，并作為平均步驟的結果被輸出，而在判斷步驟判斷相位同步完成的情況下，在誤差檢測步驟檢測到要輸入到PLL電路的輸入信號 中的頻率誤差之后，向PLL電路順序輸入如下的信號以替換輸入信號，該信 號具有根據分頻器的分頻比而反量化的頻率，該信號作為平均步驟的結果被 輸出。根據本發明示范性方面的保持電路被連接到PLL電路，并包括輸出可 變信號的單元；和選擇器，當在輸入信號中發現頻率誤差時，其選擇可變信 號以替換輸入信號，并向PLL電路輸出所選擇的信號。


通過以下參照附圖的詳細描述，對公開的實施例的特征加以描述，其中-圖1是示意性地示出本發明的實施例中的時鐘提供設備的結構的框圖； 圖2是示出圖1中所示的保持參考產生電路的結構的框圖； 圖3示出了當在該實施例中的輸出頻率監控值為"+l"時，在保持參考 信號產生電路中觀測到的值的變化；圖4示出了當在該實施例中的輸出頻率監控值為時，在保持參考信號產生電路中觀測到的值的變化；圖5示出了當在該實施例中的輸出頻率監控值為"+400"時，在保持參考信號產生電路中觀測到的值的變化；圖6示出了當在該實施例中的輸出頻率監控值為"+600"時，在保持參考信號產生電路中觀測到的值的變化；圖7是示意性示出在本發明第一修改中的時鐘提供設備的結構的框圖； 圖8是示意性示出在本發明第二修改中的時鐘提供設備的結構的框圖； 圖9是示出在PLL電路中使用高穩定性壓控振蕩器的常規時鐘提供設備
的框圖。
具體實施方式
以下是參照附圖的本發明示范性實施例的詳細描述。第一示范性實施例圖1示意性地示出了根據本發明一個實施例的時鐘提供設備的結構。時鐘提供設備200具有由外部附接到常規PLL電路201的保持電路單元202。保 持電路單元202具有保持功能。PLL電路201包括相位比較器213，其將從保 持電路單元202提供的信號203的相位與分頻器211的輸出212的相位相比 較，數模轉換器215，其接收相位比較結果214，并將結果214轉換為模擬信 號，和壓控振蕩器218,其接收數模轉換器215的輸出216，并輸出具有與輸 出216 —致的頻率的輸出時鐘信號217。從壓控振蕩器218輸出的輸出時鐘信 號217充當PLL電路201的輸出信號，并還分路到分頻器211中。在PLL電 路201中，壓控振蕩器218在與如下的電壓相對應的頻率振蕩，該電壓與在具 有預定頻率的信號201與分頻器211的輸出212之間的相位差相一致。結果， 從時鐘提供設備200輸出取決于分頻器211的分頻比的輸出時鐘信號217。將輸入參考信號204作為要輸入到時鐘提供設備200的信號輸入到保持電 路單元202的頻率誤差監控電路221和選擇器222。頻率誤差監控電路221接 收從高穩定性固定頻率振蕩器223輸出的時鐘信號224，并監控頻率誤差，例 如輸入參考信號204的中斷。時鐘信號224還提供給輸出頻率監控器225和保 持參考信號產生電路226。在此，輸出頻率監控器225將從PLL電路201輸出的輸出時鐘信號217的 頻率與高穩定性時鐘信號224相比較。輸出頻率監控器225隨后輸出具有正或 負的符號的數字值227，該符號表示當輸出時鐘信號217的頻率與時鐘信號 224的頻率以預定比例相比較時，頻率是增加還是減小。通過量化該增加或減 小來獲得數字值227。當PLL電路201處于相位同步狀態中時，根據輸入參考信號204的頻率 的輸出時鐘信號217作為在特定時間期間上的平均值而被準確的輸出。因 此，當被視為時間平均值時，作為參考高穩定性時鐘信號224的結果而存儲
在存儲器228中的數字值227能夠具有合理的準確度。即使從存儲器228輸入 到保持參考信號產生電路226的輸出頻率監控值229變化，輸出頻率監控值 229的時間平均值也能夠具有合理的準確度。另一方面，選擇器222的輸入之 一的輸入參考信號204理論上沒有誤差，其是被輸入到PLL電路201并被參考的信號。頻率誤差監控電路221的監控結果230被輸入到選擇器222。從保持參考 信號產生電路226輸出的保持參考信號231也與輸入參考信號204 —起被輸入 到選擇器222，作為被選擇的信號。在該實施例中，在保持時的輸出時鐘信號217在頻率方面總是落入預定 誤差范圍。因此，設計保持參考信號產生電路226以產生作為保持參考信號 231的數值。通過對輸出頻率監控值229進行時間平均來獲得該數值，在每次 執行保持時都輸入輸出頻率監控值229。在保持時，由選擇器222選擇保持參 考信號231作為頻率信息，以代替輸入參考信號204，并輸入到PLL電路 201。 PLL電路201隨后執行相位同步，跟隨作為隨時間而變化的值的保持參 考信號231。結果，通過使用具有常規精確度的壓控振蕩器218，輸出時鐘信號217的 頻率能夠被限制在預定范圍內。當然也可以將輸出時鐘信號217的累積誤差 限制在允許的范圍內。換句話說，保持參考信號231是可變輸出，不是固定 輸出，從根本上與圖9所示的常規存儲器115的輸出116不同。在上述時鐘提供設備200中，分頻器211、相位比較器213、數模轉換器 215和壓控振蕩器218是組成PLL電路201的典型電路部件。時鐘提供設備 200具有比圖9所示的包含保持電路單元的PLL電路101更簡潔的設計。因 此，在此省略了對該實施例的PLL電路201的電路部件的詳細說明。圖2示出了圖1中所示的保持參考信號產生電路226的結構。在圖l所示 的保持電路單元202中的保持參考信號產生電路226接收從圖1中示出的存儲 器228輸出的輸出頻率監控值229。保持參考信號產生電路226隨后將輸出頻 率監控值229輸入到絕對值獲得電路241和符號獲得電路242 二者。輸出頻率監控值229是數字信號，其代表8位的二進制數。在這8位中， 最高位代表這個數是正數還是負數。在該實施例中，"0"表示這個數是正
數，"1"表示這個數是負數。其它7位表示絕對值，其代表作為輸出頻率監控值229的值的大小。絕對值獲得電路241是從輸出自存儲器228 (圖1)的輸出頻率監控值 229的8位減去代表正或負符號的最高位而獲得絕對值的電路。設計符號獲得 電路242以獲得輸出頻率監控值229的最高位，作為正或負符號。由符號獲得 電路242所獲得的輸入值的符號245與作為用于隨機游動濾波器(random walk filters)的計數器電路244的比較結果的輸出值246被輸入到符號添加電路 247，并被轉變回8位數字信號。來自用于隨機游動濾波器的計數器電路244 的輸出值246是表示頻率中的變化或無變化的"1"或"0"信號。因此，從符 號添加電路247輸出的加載值248是將正或負符號添加到信號值的、 "0"或"+l"。計數器電路249接收從圖1所示的高穩定性固定頻率振蕩器223輸出的時 鐘信號224，并加載加載值248。結果，計數器電路249輸出上述的保持參考 信號231。保持參考信號231還提供給用于隨機游動濾波器的計數器電路 244。用于隨機游動濾波器的計數器電路244包括加法器251，鎖存電路253， 其鎖存加法器251的輸出252，比較器電路256，其通過從平均操作所需的計 數255減去鎖存電路253的鎖存輸出254來執行預定的比較，和計算結果遮蔽 (masking)電路258，其接收比較器256從計數255減去鎖存輸出254的計算 結果257。鎖存電路253接收上述的保持參考信號231，作為鎖存定時信號， 還接收比較器256比較結果的輸出值246，作為復位信號。當輸出值246為 "0"時，計算結果遮蔽電路258遮蔽計算結果257。加法器251將計算結果 遮蔽電路258的遮蔽輸出259、鎖存輸出254與從絕對值獲得電路241輸出的 絕對值243相加。隨后加法器251的輸出252輸入到鎖存電路253。稍后將詳細說明由具有上述結構的保持參考信號產生電路226執行的操 作。現在要說明該實施例的時鐘提供設備200需要具有的電路特性。在該實 施例中，從高穩定性固定頻率振蕩器223輸出的時鐘信號224是40MHz，保 持參考信號產生電路226用時鐘信號224產生2KHz的保持參考信號231 。保持參考信號產生電路226旨在實現的保持特性具有相對于ITU-T (國際 電信聯盟-電信標準化部)G.813/Telcordia GR-1244的士0.05ppm (百萬分率) 的初始偏置。含有偏置，保持參考信號產生電路226旨在實現的保持特性是 土037ppm。因此，高穩定性固定頻率振蕩器223能夠每天確定穩定性，如以 下表達式(1)所表示的(±0.37ppm)-(±0.05ppm>= 士0.32ppm/1天 ...(1)當初始偏置被設定為士0.05ppm時，考慮到余量，存儲器輸出的輸出頻率 監控值229的值"1"與0.025ppm相對應。當輸出時鐘頻率是40MHz時，高 穩定性固定頻率振蕩器223產生在0.025ppm頻率的信號。因此，根據以下表 達式(2)，將用于平均誤差所需的平均時間確定為1秒1/(40MHzX0.025ppmhl秒 …(2)由于從保持參考信號產生電路226輸出的保持參考信號231是2KHz，且 需要1秒作為平均時間，所以根據以下的表達式(3)，平均所需的計數是 20000:(l/2KHz)/(l/40MHz)=20000 …(3)此外，當高穩定性固定頻率振蕩器223的時鐘頻率是40MHz時，產生 2KHz的頻率作為保持參考信號231。因此，根據以下表達式(4)，計數器電 路249的計數完成(count-up)值被確定為20000:(l/2KHz)/(l/40MHz)=20000 …(4)圖3示出了在輸出頻率監控值229是"+l"，或獲得0.025ppm的平均頻 率作為輸出參考信號的情況下，在保持參考信號產生電路226中觀測到的數 值變化。以下是參照圖2和圖3的描述。如圖3所示，每當保持參考信號產生 電路226的鎖存電路253鎖存一個值時，用于說明電路操作的標號被遞增1 。在此，標號是"1"，輸出頻率監控值229是"+l"，且鎖存在鎖存電路 253中的值是"1"。比較器電路256將平均操作所需的計數255的數值"A" 與鎖存電路253的鎖存輸出254的值"B"相比較。如果值"A"大于值 "B"，比較器電路256就輸出比較結果"0"，作為輸出值246。如果值 "B"等于或大于值"A"，比較器電路256就輸出比較結果"1"，作為輸出 值246。在該示例的情況下，作為值"A"的數值"2000"大于作為值"B" 的"1"，作為比較結果的輸出值246為"0"。
作為輸出值246的比較結果"0"被輸入到符號添加電路247。符號添加 電路247將符號"+"添加到"0"，并輸出沒有改變的"0"。因此，計數器 電路249加載初始值"0"作為計數值。在該情況下，計數器電路249計數從 如圖1所示的高穩定性固定頻率振蕩器223輸出的40MHz的時鐘信號224的 次數。當計數值變為"20000"時，只輸出保持參考信號231的一個時鐘。保持參考信號231不僅通過圖1所示的選擇器222提供給PLL電路201 ， 還充當鎖存電路253的鎖存輸出254。在鎖存電路253中，加法器251的輸出 252被鎖存。這是由圖3中的標號"2"所表示的情況。輸出頻率監控值229在由標號"2"表示的鎖存定時中保持為"+l"。加 法器251隨后將絕對值"1"、鎖存電路253的鎖存輸出254和計算結果遮蔽 電路258的遮蔽輸出259相加。在此，鎖存輸出254是"1"，其是當標號為 "1"時獲得的值。通過從值"B"減去值"A"而獲得的計算結果257，與作 為輸出值246的"0"被輸入到計算結果遮蔽電路258。當輸出值246為"0" 時，計算結果遮蔽電路258遮蔽計算結果257。因此，在此情況下，作為"1-2000"結果的"-1999"的計算結果257被遮蔽，并且將"0"輸入到加法器 251。結果，在標號為"2"的情況下，加法器251將"1" 、 "1"和"0"相 加，在鎖存電路253中鎖存的值變為"2"。比較器電路256將作為鎖存輸出 254的值"2"與平均操作所需的計數255即"2000"相比較。在此情況下， 計數255 "2000"較大。因此，比較器電路256輸出"0"作為輸出值246。因此，在標號為"2"的情況下，此后將被執行的電路操作與在標號為 "1"的情況下所執行的電路操作相同。更具體的，計數器電路249加載初始 值"0"作為計數值。在該情況下，計數器電路249計數40MHz的時鐘信號 224被輸出的次數。當計數值變為"20000"時，只輸出保持參考信號231的 一個時鐘。在標號為"3"的情況下，當輸出頻率監控值229為"+l"時，加法器 251將"2"和"1"相加，將被鎖存在鎖存電路253中的值為"3"。比較器 電路256將作為鎖存輸出254的值"3"與平均操作所需的計數255即 "2000"相比較。在此情況下，計數255 "2000"較大。因此，比較器電路256輸出"0"作為輸出值246。因此，在標號為"3"之后的電路操作與標號為"1"的情況下所執行的 電路操作相同。更具體的，計數器電路249加載初始值"0"作為計數值。在 該情況下，計數器電路249計數40MHz的時鐘信號224被輸出的次數。當計 數值變為"20000"時，只輸出保持參考信號231的一個時鐘。此后，每次標號遞增1時，鎖存輸出254以與上述方式相同的方式遞增 1。在標號為"2000"的情況下，輸出頻率監控值229是"+l"，加法器251 將"1999"與"1"相加，從而值"2000"被鎖存電路253鎖存。比較器電路 256將作為鎖存輸出254的值"2000"與平均操作所需的計數255即"2000" 相比較。在此情況下，作為計數255的值"A"等于作為鎖存輸出254的值 "B"。因此，比較器電路256輸出"1"作為輸出值246。同時，從作為鎖存輸出254的值"B"減去作為計數255的值"A"的比 較器電路256的計算結果257是"0"。當輸出值246從"0"變為"1"時， 符號添加電路247添加"+l",而不是"0"，作為輸入值的符號245。結 果，計數器電路249加載初始值"+l"作為計數值。當計數器電路249第 "19999"次檢測到從高穩定性固定頻率振蕩器223輸出的時鐘信號224時， 計數值變為"20000"，并輸出保持參考信號231的一個時鐘，盡管直到這 時，每當計數器電路249第"20000"次檢測到時鐘信號224時，輸出保持參 考信號231的一個時鐘。隨著比較器電路256的輸出值246變為"1"，鎖存電路253被復位。結 果，在標號是"2001"的情況下，電路操作與標號為"1"的情況下所執行的 電路操作相同。此后重復與上述相同的過程。在標號是"4000"的情況下， 與其中標號是"2000"的情況相同，當第"19999"次檢測到時鐘信號224 時，輸出保持參考信號231的一個時鐘。如上所述，每當第"20000"次檢測到40MHz的時鐘信號224時，正常輸 出保持參考信號231的一個時鐘。然而，每當標號第"2000"次遞增時，在第 "19999"次檢測到時鐘信號224時，輸出保持參考信號231的一個時鐘。以 這種方式，每單位時間保持參考信號231的時鐘數被減小，以便當輸出頻率 監控值229為"+l"時，校正輸出頻率監控值229。 在上述的電路操作中，計算結果遮蔽電路258的遮蔽輸出259 —直是 "0"。因此，計算結果遮蔽電路258不影響加法器251的輸出252。計算結 果遮蔽電路258執行電路操作，以將當去除遮蔽時獲得的計算結果加到加法 器251的輸出252。稍后將說明該電路操作。圖4示出了在輸出頻率監控值229是，或獲得"-0.025"的平均頻 率作為輸出參考信號的情況下，在保持參考信號產生電路226中觀測到的數 值變化。以下是參照圖2和圖4的描述。如圖4所示，每當保持參考信號產生 電路226的鎖存電路253鎖存一個值時，用于說明電路操作的標號被遞增1 。在此，標號是"1"，輸出頻率監控值229是，且鎖存在鎖存電路 253中的值是"1"。比較器電路256將平均操作所需的計數255的數值"A" 與鎖存電路253的鎖存輸出254的值"B"相比較。如果值"A"大于值 "B"，比較器電路256就輸出比較結果"0"，作為輸出值246。如果值 "B"等于或大于值"A"，比較器電路256就輸出比較結果"1"，作為輸出 值246。在該示例的情況下，作為值"A"的數值"2000"大于作為值"B" 的"1"，作為比較結果的輸出值246為"0"。作為輸出值246的比較結果"0"被輸入到符號添加電路247。符號添加 電路247將符號"-"添加到"0"，并輸出保持未變的"0"。因此，計數器 電路249加載初始值"0"作為計數值。在該情況下，計數器電路249計數從 如圖1所示的高穩定性固定頻率振蕩器223輸出的40MHz的時鐘信號224的 次數。當計數值變為"20000"時，只輸出保持參考信號231的一個時鐘。保持參考信號231不僅通過如圖1所示的選擇器222提供給PLL電路 201,還充當鎖存電路253的鎖存輸出254。在鎖存電路253中，在此情況 下，加法器251的輸出252被鎖存。這是由圖4中的標號"2"所表示的情 況。輸出頻率監控值229在由標號"2"表示的鎖存定時中保持為。加 法器251隨后將絕對值"1"、鎖存電路253的鎖存輸出254和計算結果遮蔽 電路258的遮蔽輸出259相加。在此，鎖存輸出254是"1"，其是當標號為 "1"時獲得的值。通過從值"B"減去值"A"而獲得的計算結果257，與作 為輸出值246的"0"被輸入到計算結果遮蔽電路258。當輸出值246為"0"
時，計算結果遮蔽電路258遮蔽計算結果257。因此，在此情況下，作為"1-2000"結果的"-1999"的計算結果257被遮蔽，并且將"0"輸入到加法器 251。結果，在標號為"2"的情況下，加法器251將"1" 、 "1"和"0"相 加，在鎖存電路253中鎖存的值變為"2"。比較器電路256將作為鎖存輸出 254的值"2"與平均操作所需的計數255的值"2000"相比較。在此情況 下，計數255 "2000"較大。因此，比較器電路256輸出"0"作為輸出值 246。因此，在標號為"2"的情況下，此后將要執行的電路操作與在標號為 "1"的情況下所執行的電路操作相同。更具體的，計數器電路249加載初始 值"0"作為計數值。在該情況下，計數器電路249計數40MHz的時鐘信號 224被輸出的次數。當計數值變為"20000"時，只輸出保持參考信號231的 一個時鐘。如上所述，當輸出頻率監控值229為時，電路操作與當輸出頻率監 控值229為"+l"時所執行的電路操作相同，直到標號為"1999"。直到此 時，符號添加電路247將"-"添加到作為輸出值246的"0"，并輸出 "0"。然而，當標號變為"2000"時，符號添加電路247將"-"添加到作為 輸出值246的"1"，并輸出。結果，計數器電路249加載初始值作為計數值。當計數器電路249 第"20001"次檢測到從高穩定性固定頻率振蕩器223輸出的時鐘信號224 時，計數值變為"20000",并輸出保持參考信號231的一個時鐘，盡管直到 這時，每當計數器電路249第"20000"次檢測到時鐘信號224時，輸出保持 參考信號231的一個時鐘。同時，當比較器電路256的輸出值246變為"1"時，鎖存電路253被復 位。結果，在標號是"2001"的情況下，電路操作與標號為"1"的情況下所 執行的電路操作相同。此后重復與上述相同的過程。在標號是"4000"的情 況下，與其中標號是"2000"的情況相同，當第"20001"次檢測到時鐘信號 224時，輸出保持參考信號231的一個時鐘。如上所述，每當第"20000"次檢測到40MHz的時鐘信號224時，正常輸 出保持參考信號231的一個時鐘。然而，每當標號第"2000"次遞增時，在第 "20001"次檢測到時鐘信號224時，輸出保持參考信號231的一個時鐘。以 這種方式，每單位時間保持參考信號231的時鐘數被增加，以便當輸出頻率 監控值229為時，校正輸出頻率監控值229。圖5示出了在輸出頻率監控值229是"+400"，或獲得"+10" ppm的平 均頻率作為輸出參考信號的情況下，在保持參考信號產生電路226中觀測到 的數值變化。以下是參照圖2和圖5的描述。如圖5所示，每當保持參考信號 產生電路226的鎖存電路253鎖存一個值時，用于說明電路操作的標號被遞增 1。在此，標號是"1"，輸出頻率監控值229是"+400"，且鎖存在鎖存電 路253中的值是"1"。比較器電路256將平均操作所需的計數255的數值 "A"與鎖存電路253的鎖存輸出254的值"B"相比較。如果值"A"大于值 "B"，比較器電路256就輸出比較結果"0"，作為輸出值246。如果值 "B"等于或大于值"A"，比較器電路256就輸出比較結果"1"，作為輸出 值246。在該示例的情況下，作為值"A"的數值"2000"大于作為值"B" 的數值"400"，作為比較結果的輸出值246為"0"。作為輸出值246的比較結果"0"被輸入到符號添加電路247。符號添加 電路247將符號"+"添加到"0"，并輸出保持未變的"0"。因此，計數器 電路249加載初始值"0"作為計數值。在該情況下，計數器電路249計數從 如圖1所示的高穩定性固定頻率振蕩器223輸出的40MHz的時鐘信號224的 次數。當計數值變為"20000"時，只輸出保持參考信號231的一個時鐘。保持參考信號231不僅通過如圖1所示的選擇器222提供給PLL電路 201，還充當鎖存電路253的鎖存輸出254。在鎖存電路253中，在此情況 下，加法器251的輸出252被鎖存。這是由圖5中的標號"2"所表示的情 況。輸出頻率監控值229在由標號"2"所表示的鎖存定時中保持為 "+400"。加法器251隨后將絕對值"400"、鎖存電路253的鎖存輸出254 和計算結果遮蔽電路258的遮蔽輸出259相加。在此，鎖存輸出254是 "400"，其是當標號為"1"時獲得的值。通過從值"B"減去值"A"而獲 得的計算結果257，與作為輸出值246的"0"被輸入到計算結果遮蔽電路 258。當輸出值246為"0"時，計算結果遮蔽電路258遮蔽計算結果257。因 此，在此情況下，作為"400-2000"的結果的"-1600"的計算結果257被遮 蔽，并且將"0"輸入到加法器251。結果，在標號為"2"的情況下，加法器251將"400" 、 "400"和"0" 相加，在鎖存電路253中鎖存的值變為"800"。比較器電路256將作為鎖存 輸出254的值"800"與平均操作所需的計數255的值"2000"相比較。在此 情況下，計數255 "2000"仍然較大。因此，比較器電路256輸出"0"作為 輸出值246。因此，在標號為"2"的情況下，此后執行的電路操作與在標號為"1" 的情況下所執行的電路操作相同。更具體的，計數器電路249加載初始值 "0"作為計數值。在該情況下，計數器電路249計數40MHz的時鐘信號224 被輸出的次數。當計數值變為"20000"時，只輸出保持參考信號231的一個 時鐘。如上所述，當輸出頻率監控值229為"+400"時，電路操作與當輸出頻 率監控值229為"+l"時所執行的電路操作相同，直到標號為"4"。直到此 時，符號添加電路247將"+ "添加到作為輸出值246的"0"，并輸出 "0"。然而，當標號變為"5"時，符號添加電路247將"+"添加到作為輸 出值246的"1"，并輸出"+l"。結果，計數器電路249加載初始值"+l"作為計數值。當計數器電路249 第"19999"次檢測到從高穩定性固定頻率振蕩器223輸出的時鐘信號224 時，計數值變為"20000"，并輸出保持參考信號231的一個時鐘，盡管直到 這時，每當計數器電路249第"20000"次檢測到時鐘信號224時，輸出保持 參考信號231的一個時鐘。同時，當比較器電路256的輸出值246變為"1"時，鎖存電路253被復 位。結果，在標號是"6"的情況下，電路操作與標號為"1"的情況下所執 行的電路操作相同。此后重復與上述相同的過程。在標號是"10"的情況 下，與其中標號是"5"的情況相同，當第"19999"次檢測到時鐘信號224 時，輸出保持參考信號231的一個時鐘。
如上所述，每當第"20000"次檢測到40MHz的時鐘信號224時，正常輸 出保持參考信號231的一個時鐘。然而，每當標號第"5"次遞增時，當第 "19999"次檢測到時鐘信號224時，輸出保持參考信號231的一個時鐘。以 這種方式，每單位時間保持參考信號231的時鐘數被增加，以便當輸出頻率 監控值229為"+400"時，校正輸出頻率監控值229。在此情況下，每單位時 間的時鐘數增加率比圖3所示的在輸出頻率監控值229為"+l"的情況下高 400倍。在上述參照圖3到圖5所述的情況下，通過將設定在計數器電路249中的 數值"20000"除以輸出頻率監控值229的絕對值而獲得的數值是整數。然 而，實際上，任何整數都可以存儲在圖l所示的存儲器228中。現在描述在通 過將設定在計數器電路249中的數值"20000"除以輸出頻率監控值229不能 獲得整數的情況下，所執行的操作。圖6示出了在輸出頻率監控值229是"+600"，或獲得"+15" ppm的平 均頻率作為輸出參考信號的情況下，在保持參考信號產生電路226中觀測到 的數值變化。以下是參照圖2和圖6的描述。如圖6所示，每當保持參考信號 產生電路226的鎖存電路253鎖存一個值時，用于說明電路操作的標號被遞增 1。在此，標號是"1"，輸出頻率監控值229是"+600"，且鎖存在鎖存電 路253中的值是"1"。比較器電路256將平均操作所需的計數255的數值 "A"與鎖存電路253的鎖存輸出254的值"B"相比較。如果值"A"大于值 "B"，比較器電路256就輸出比較結果"0"，作為輸出值246。如果值 "B"等于或大于值"A"，比較器電路256就輸出比較結果"1"，作為輸出 值246。在該示例的情況下，作為值"A"的數值"2000"大于作為值"B" 的數值"600"，作為比較結果的輸出值246為"0"。作為輸出值246的比較結果"0"被輸入到符號添加電路247。符號添加 電路247將符號"+"添加到"0"，并輸出保持未變的"0"。因此，計數器 電路249加載初始值"0"作為計數值。在該情況下，計數器電路249計數從 如圖1所示的高穩定性固定頻率振蕩器223輸出的40MHz的時鐘信號224的 次數。當計數值變為"20000"時，只輸出保持參考信號231的一個時鐘。
保持參考信號231不僅通過如圖1所示的選擇器222提供給PLL電路 201，還充當鎖存電路253的鎖存輸出254。在鎖存電路253中，在此情況 下，加法器251的輸出252被鎖存。這是由圖6中的標號"2"所表示的情 況。輸出頻率監控值229在由標號"2"所表示的鎖存定時中保持為 "+600"。加法器251隨后將絕對值"600"、鎖存電路253的鎖存輸出254 和計算結果遮蔽電路258的遮蔽輸出259相加。在此，鎖存輸出254是 "600"，其是當標號為"1"時獲得的值。通過從值"B"減去值"A"而獲 得的計算結果257，與作為輸出值246的"0"被輸入到計算結果遮蔽電路 258。當輸出值246為"0"時，計算結果遮蔽電路258遮蔽計算結果257。因 此，在此情況下，作為"600-2000"結果的"-1400"的計算結果257被遮蔽， 并且將"0"輸入到加法器251。結果，在標號為"2"的情況下，加法器251將"600" 、 "600"和"0" 相加，在鎖存電路253中鎖存的值變為"1200"。比較器電路256將作為鎖存 輸出254的值"1200"與平均操作所需的計數255的值"2000"相比較。在此 情況下，計數255 "2000"仍然較大。因此，比較器電路256輸出"0"作為 輸出值246。因此，在標號為"2"的情況下，此后執行的電路操作與在標號為"1" 的情況下所執行的電路操作相同。更具體的，計數器電路249加載初始值 "0"作為計數值。在該情況下，計數器電路249計數40MHz的時鐘信號224 被輸出的次數。當計數值變為"20000"時，只輸出保持參考信號231的一個 時鐘。如上所述，當輸出頻率監控值229為"+600"時，電路操作與當輸出頻 率監控值229為"+l"時所執行的電路操作相同，直到標號為"3"。直到此 時，符號添加電路247將"+ "添加到作為輸出值246的"0"，并輸出 "0"。然而，當標號變為"4"時，符號添加電路247將"+"添加到作為輸 出值246的"1"，并輸出"+l"。結果，計數器電路249加載初始值"+l"作為計數值。當計數器電路249 第"19999"次檢測到從高穩定性固定頻率振蕩器223輸出的時鐘信號224
時，計數值變為"20000"，并輸出保持參考信號231的一個時鐘，盡管直到 這時，每當計數器電路249第"20000"次檢測到時鐘信號224時，輸出保持 參考信號231的一個時鐘。同時，當比較器電路256的輸出值246變為"1"時，鎖存電路253被復 位。結果，在標號是"5"的情況下，加法器251將絕對值"600"、鎖存電路 253的鎖存輸出254與計算結果遮蔽電路258的遮蔽輸出259相加。在此，隨 著鎖存電路253被復位，鎖存輸出254是"0"。當輸出值246為"1"時，計 算結果遮蔽電路258輸出計算結果257。因此，在此情況下，作為計算結果 257的"2400-2000"的結果的數值"400"被輸入到加法器251。借助于此， 之前除法的余數被轉入下一次計算。因此，在標號為"5"的情況下，加法器251將"600" 、 "0"和"400" 相加，在鎖存電路253中鎖存的值變為"1000"。比較器電路256將作為鎖存 輸出254的值"1000"與平均操作所需的計數255的值"2000"相比較。在此 情況下，計數255 "2000"仍然較大。因此，比較器電路256輸出"0"作為 輸出值246。因此，在標號為"5"的情況下，此后將要執行的電路操作與在標號為 "1"的情況下所執行的電路操作相同。更具體的，計數器電路249加載初始 值"0"作為計數值。在該情況下，計數器電路249計數40MHz的時鐘信號 224被輸出的次數。當計數值變為"20000"時，只輸出保持參考信號231的 一個時鐘。在標號為"6"的情況下，所執行的電路操作也基本上與在標號為"1" 的情況下所執行的電路操作相同。更具體的，計數器電路249加載初始值 "0"作為計數值。在該情況下，計數器電路249計數40MHz的時鐘信號224 被輸出的次數。當計數值變為"20000"時，只輸出保持參考信號231的一個 時鐘。在標號為"7"的情況下，所執行的電路操作基本上與在標號為"4"的 情況下所執行的電路操作相同。更具體的，計數器電路249加載初始值 "+l"作為計數值。在該情況下，計數器電路249第"19999"次檢測到時鐘 信號224，計數值變為"20000"，然后只輸出保持參考信號231的一個時鐘。同時，當比較器電路256的輸出值246變為"1"時，鎖存電路253被復 位。結果，在標號為"8"的情況下，加法器251將絕對值"600"、鎖存電路 253的鎖存輸出254與計算結果遮蔽電路258的遮蔽輸出259相加。在此，隨 著鎖存電路253被復位，鎖存輸出254是"0"。當輸出值246為"1"時，計 算結果遮蔽電路258輸出計算結果257。因此，在此情況下，作為計算結果 257的"2200-2000"的結果的數值"200"被輸入到加法器251。借助于此， 之前除法的余數被轉入下一次計算。因此，在標號為"8"的情況下，加法器251將"600" 、 "0"和"200" 相加，在鎖存電路253中鎖存的值變為"800"。比較器電路256將作為鎖存 輸出254的值"800"與平均操作所需的計數255的值"2000"相比較。在此 情況下，計數255 " 2000"仍然較大。因此，比較器電路256輸出"0"作為 輸出值246。此后，每當鎖存在鎖存電路253中的數值變得大于"2000"時，剩余量被 加到下一次要鎖存的數值。此外，在鎖存在鎖存電路253中的數值等于或大 于"2000"的情況下，在計數器電路249的計數值變為"19999"時，輸出保 持參考信號231的一個時鐘。在其它情況下，在計數器電路249的計數值變為 "20000"時，輸出保持參考信號231的一個時鐘。在上述的實施例中，依據高穩定性固定頻率振蕩器223所產生的保持參 考信號231充當用于PLL電路201的參考信號。以這種配置，能夠實現士 037ppm/1天的穩定性，其是通過將土0.05ppm的初始偏置與士0.32ppm相加而 獲得的數值。第一修改圖7示意性地示出了在本發明第一修改中的時鐘提供設備的結構。在圖7 所示的時鐘提供設備200A中，以圖1所示的相同標號來表示與圖1所示實施 例的時鐘提供設備200相同的部件，并且在此省略對它們的說明。在第一修改的時鐘提供設備200A中，沒有圖1所示的輸出頻率監控器 225，但作為替代，設置了輸入頻率監控器301，其監控輸入參考信號204的
頻率。輸入頻率監控器301接收從高穩定性固定頻率振蕩器223輸出的時鐘信 號224和輸入參考信號204，并在存儲器228A中存儲頻率監控信號302，作為 代表輸入參考信號204的頻率的數字信號。作為代替圖1所示的實施例的輸出 頻率監控值229，從存儲器228A讀出的輸入頻率監控{直303A被提供到保持 參考信號產生電路226A。保持參考信號產生電路226A與圖2所示的保持參考信號產生電路226相 同。從保持參考信號產生電路226A輸出的保持參考信號231A與輸入參考信 號204 —起提供給選擇器222。當檢測到諸如輸入參考信號204中斷之類的頻 率誤差時，頻率誤差監控電路221將信號203從輸入參考信號204切換到保持 參考信號231A，并隨后輸出信號203。當在同步操作的初始狀態中，PLL電路201與輸入參考信號204不同步 時，第一修改的時鐘提供設備200A展示了其效果。例如在緊接在PLL電路 201的激活之后，當輸出時鐘信號217的頻率沒有設定為通過分頻器211的分 頻比而預定的頻率時，如果在輸入參考信號204中出現誤差，在常規情況 下，就不再存在用于同步的參考頻率。在本發明的第一修改的時鐘提供設備200A中，從PLL電路201的同步操 作的起始開始，監控輸入參考信號204。因此，如果緊接在開始同步操作之 后，頻率誤差監控電路221在輸入參考信號204中檢測到頻率誤差，則從存儲 器228A讀出輸入頻率監控值303A，然后選擇器222選擇從保持參考信號產 生電路226A輸出的保持參考信號231A,并將保持參考信號231A輸入到PLL 電路201。雖然頻率監控信號302不是無誤差地代表輸入參考信號204的數字信號， 但保持參考信號產生電路226A平均頻率監控信號302從而滿足預定標準，并 隨后將平均的結果作為保持參考信號231A輸出。因此，即使在PLL電路201 的同步沒有完成的情況下，在輸入參考信號204中檢測到頻率誤差時，也能 夠執行根據輸入參考信號204的相位同步。然而在第一修改中，在輸入參考信號204中檢測到頻率誤差之后，保持 參考信號產生電路226A以平均信號的形式輸出作為保持參考信號231A的固 定值。
第二修改圖8示意性地示出了本發明第二修改的時鐘提供設備的結構。在圖8所示的時鐘提供設備200B中，以圖1和圖7所示的相同標號來表示與圖1和圖 7所示的時鐘提供設備200和200A相同的部件，并且在此省略對它們的說 明。第二修改的時鐘提供設備200B具有一種電路結構，其結合了圖1所示的 實施例與圖7所示的第一修改。更具體的，當在PLL電路201的同步完成之 前，在輸入參考信號204中出現誤差時，從存儲器228A讀出輸入頻率監控值 303A，然后通過新設置的選擇器401，將輸入頻率監控值303A提供到保持參 考信號產生電路226B。如果在PLL電路201的同步完成之后，在輸入參考信號204中檢測到誤 差，就從存儲器228讀出輸出頻率監控值229，存儲器228存儲從輸出頻率監 控器225輸出的數字值227。輸出頻率監控值229隨后被通過新增加的選擇器 401提供到保持參考信號產生電路226B。由輸出頻率監控電路403來切換新增加的選擇器401，輸出頻率監控電路 403接收從PLL電路201輸出的輸出時鐘信號217和從高穩定性固定頻率振蕩 器223輸出的時鐘信號224。更具體的，基于輸出時鐘信號217相對于時鐘信 號224的變化，輸出頻率監控電路403判斷PLL電路201的同步是否完成。如 果PLL電路201的同步沒有完成，則參考由輸入頻率監控器301檢測到的輸 入參考信號204，將保持參考信號231A輸入到PLL電路201。如果在任何其 它時期期間在輸入參考信號204中出現頻率誤差，則借助于使用從存儲器228 讀出的輸出頻率監控值229，將保持參考信號231輸入到PLL電路201 。當使用從存儲器228讀出的輸出頻率監控值229時，第二修改的保持參考 信號產生電路226B執行與本實施例的保持參考信號產生電路226相同的電路 操作。當使用從存儲器228A讀出的輸入頻率監控值303A時，第二修改的保 持參考信號產生電路226B執行與第一修改的保持參考信號產生電路226A相 同的電路操作。在上述的實施例中，描述了特定的頻率。然而，這些頻率僅是示例，在 本發明中當然可以使用不同的頻率，以便滿足不同的標準。
在第二修改中，采用輸出頻率監控電路403來判斷PLL電路201的同步 是否完成。然而，本發明并不限于此配置。例如，可以監控在通過選擇器222 輸入到PLL電路201的相位比較器213的信號203與分頻器211的輸出212之 間的相位差，以判斷同步狀態。第二示范性實施例是使用振蕩器等的輸出，通過采樣和量化常規PLL電 路的輸出信號頻率來產生數字信號。數字信號被作為PLL電路的輸出信號變 化的記錄順序存儲到輸出頻率值存儲單元。同時，平均單元反量化存儲在輸 出頻率值存儲單元中的數字信號，平均在特定時間期間中的數字信號，并順 序輸出平均的數字信號。借助于此，執行時間上的平均以消除誤差。誤差檢 測單元檢測在要輸入到PLL電路的輸入信號中的頻率誤差。 一旦誤差檢測單 元檢測到輸入信號中的頻率誤差，信號切換單元就向PLL電路輸入具有反量 化的頻率的信號，以代替輸入信號。信號具有根據PLL電路的分頻比而反量 化的頻率，并從平均單元被輸出。以這種方式， 一旦誤差檢測單元檢測到輸 入信號中的頻率誤差，要輸入到PLL電路的信號就被切換為作為過去數據而 存儲的平均的輸入信號。因此，基于在誤差檢測之前觀測的并消除了誤差的 輸出信號來執行保持，從而能夠以高精度保持緊接在誤差出現之前所觀測到 的、在PLL電路的輸出側的頻率。第三示范性實施例是用振蕩器等的輸出，通過采樣和量化輸入信號的頻 率來產生數字信號，該數字信號與要輸入到常規PLL電路的輸入信號相對 應。數字信號作為PLL電路的輸入信號變化的記錄，被順序存儲到輸入頻率 值存儲單元。同時，平均單元反量化存儲在輸入頻率值存儲單元中的數字信 號，平均在特定時間期間中的數字信號，并順序輸出平均的數字信號。借助 于此，執行時間上的平均以消除誤差。誤差檢測單元檢測在要輸入到PLL電 路的輸入信號中的頻率誤差。 一旦誤差檢測單元檢測到輸入信號中的頻率誤 差，信號切換單元就向PLL電路輸入具有反量化頻率的信號，以代替輸入信 號。信號具有反量化的頻率，并從平均單元被輸出。以這種方式， 一旦誤差 檢測單元檢測到輸入信號中的頻率誤差，要輸入到PLL電路的信號被切換為 作為過去數據而存儲的平均的輸入信號。因此，基于在誤差檢測之前觀測的
并消除了誤差的輸入信號來執行保持，從而能夠以高精度保持緊接在誤差出 現之前所觀測到的、在PLL電路的輸入側的頻率。第四示范性實施例是用振蕩器等的輸出，通過采樣和量化輸出信號的頻率來產生數字信號，該數字信號以預定比值與常規PLL電路的輸出信號相對 應。數字信號作為PLL電路的輸出信號變化的記錄，被順序存儲到輸出頻率 值存儲單元。用振蕩器等的輸出，通過采樣和量化輸入信號的頻率來產生另 一個數字信號，該另一個數字信號與要輸入到PLL電路的輸入信號相對應。 該數字信號被順序存儲到輸入頻率值存儲單元。同時，平均單元通過彼此不 同的路徑，接收存儲在輸出頻率值存儲單元中的數字信號和存儲在輸入頻率 值存儲單元中的數字信號。平均單元隨后反量化每一個數字信號，平均在特 定時間期間中的每一個數字信號，并通過彼此不同的路徑，順序輸出平均的 數字信號。借助于此，執行時間上的平均以消除誤差。誤差檢測單元檢測在 要輸入到PLL電路的輸入信號中的頻率誤差。相位同步完成判斷單元判斷 PLL電路的相位同步是否完成。在PLL電路的相位同步完成之前，檢測到輸 入信號中的頻率誤差的情況下， 一旦誤差檢測單元檢測到輸入信號中的頻率 誤差，信號切換單元就向PLL電路輸入具有反量化的頻率的信號，以替換輸 入信號。該信號具有反量化的頻率，并從平均單元被輸出。以這種方式，一 旦誤差檢測單元檢測到輸入信號中的頻率誤差，要輸入到PLL電路的信號就 被切換為作為過去數據而存儲的平均的輸入信號。因此，基于在誤差檢測之 前觀測的并消除了誤差的輸入信號來執行保持，從而能夠以高精度保持緊接 在誤差出現之前所觀測到的、在PLL電路的輸入側的頻率。另一方面，在 PLL電路的相位同步完成之后，檢測到輸入信號中的頻率誤差的情況下，一 旦誤差檢測單元檢測到輸入信號中的頻率誤差，信號切換單元就向PLL電路 輸入具有反量化的頻率的信號，以替換輸入信號。該信號具有根據分頻器的 分頻比而反量化的頻率，并從平均單元被輸出。以這種方式， 一旦誤差檢測 單元檢測到輸入信號中的頻率誤差，要輸入到PLL電路的信號就被切換為作 為過去數據而存儲的平均的輸入信號。因此，基于PLL電路的在誤差檢測之 前觀測的并消除了誤差的輸出信號或輸入信號來執行保持，從而能夠以高精 度保持緊接在誤差出現之前所觀測到的、在PLL電路的輸出側的頻率。
第五示范性實施例是用振蕩器等的輸出，通過采樣和量化常規PLL電路 的輸出信號的頻率來產生數字信號。數字信號作為PLL電路的輸出信號變化 的記錄，被順序存儲到輸出頻率值存儲單元。同時，在平均步驟中，存儲在 輸出頻率值存儲單元中的數字信號被反量化，并在特定時間期間中被平均， 并且平均的數字信號被順序輸出。借助于此，執行時間上的平均以消除誤差。在誤差檢測步驟，檢測要輸入到PLL電路的輸入信號中的頻率誤差。一旦在誤差檢測步驟檢測到輸入信號中的頻率誤差，則在信號切換步驟中，將具有反量化頻率的信號輸入到PLL電路，以代替輸入信號。該信號具有根據 PLL電路的分頻比而反量化的頻率，并從平均單元被輸出。以這種方式，一 旦在誤差檢測步驟檢測到輸入信號中的頻率誤差，則將要輸入到PLL電路的 信號切換為作為過去數據而存儲的平均的輸入信號。因此，基于在誤差檢測 之前觀測的并消除了誤差的輸出信號來執行保持，從而能夠以高精度保持緊 接在誤差出現之前所觀測到的、在PLL電路的輸出側的頻率。第六示范性實施例是用振蕩器等的輸出，通過采樣和量化輸入信號的頻 率來產生數字信號，該數字信號與要輸入到常規PLL電路的輸入信號相對 應。數字信號作為PLL電路的輸入信號變化的記錄，被順序存儲到輸入頻率 值存儲單元。同時，在平均步驟中，存儲在輸入頻率值存儲單元中的數字信 號被反量化，并在特定時間期間中被平均，并且平均的數字信號被順序輸 出。借助于此，執行時間上的平均以消除誤差。在誤差檢測歩驟，檢測要輸 入到PLL電路的lr入信號中的頻率誤差。 一旦在誤差檢測步驟檢測到輸入信 號中的頻率誤差，則在信號切換步驟中，將具有反量化頻率的信號輸入到 PLL電路，以代替輸入信號。該信號具有反量化的頻率，并作為平均步驟的 結果被輸出。以這種方式， 一旦在誤差檢測步驟檢測到輸入信號中的頻率誤 差，則將要輸入到PLL電路的信號切換為作為過去數據而存儲的平均的輸入 信號。因此，基于在誤差檢測之前觀測的并消除了誤差的輸入信號來執行保 持，從而能夠以高精度保持緊接在誤差出現之前所觀測到的、在PLL電路的 輸入側的頻率。第七示范性實施例是用振蕩器等的輸出，通過采樣和量化輸出信號的頻 率來產生數字信號，該數字信號與常規PLL電路的輸出信號相對應。數字信
號作為PLL電路的輸出信號變化的記錄，被順序存儲到輸出頻率值存儲單 元。用振蕩器等的輸出，通過采樣和量化輸入信號的頻率來產生另一個數字信號，該另一個數字信號與要輸入到PLL電路的輸入信號相對應。該數字信號被順序存儲到輸入頻率值存儲單元。同時，在平均步驟中，通過彼此不同 的路徑輸入存儲在輸出頻率值存儲單元中的數字信號與存儲在輸入頻率值存 儲單元中的數字信號。每一個數字信號隨后被反量化，并在特定時間期間中 被平均。平均的數字信號通過彼此不同的路徑被順序輸出。借助于此，執行時間上的平均以消除誤差。在誤差檢測步驟中，檢測在要輸入到PLL電路的 輸入信號中的頻率誤差。在相位同步完成判斷步驟中，執行檢測以判斷PLL 電路的相位同步是否完成。在PLL電路的相位同步完成之前，檢測到輸入信 號中的頻率誤差的情況下， 一旦誤差檢測單元檢測到輸入信號中的頻率誤 差，則在信號切換步驟中，將具有反量化的頻率的信號輸入到PLL電路，以 代替輸入信號。該信號具有反量化的頻率，并從平均單元被輸出。以這種方 式， 一旦在誤差檢測步驟檢測到輸入信號中的頻率誤差，要輸入到PLL電路 的信號就被切換為作為過去數據而存儲的平均的輸入信號。因此，基于在誤 差檢測之前觀測的并消除了誤差的輸入信號來執行保持，從而能夠以高精度 保持緊接在誤差出現之前所觀測到的、在PLL電路的輸入側的頻率。另一方 面，在PLL電路的相位同步完成之后，檢測到輸入信號中的頻率誤差的情況 下， 一旦在誤差檢測步驟檢測到輸入信號中的頻率誤差，則在信號切換步驟 中，將具有反量化的頻率的信號輸入到PLL電路，以代替輸入信號。該信號 具有根據分頻器的分頻比而反量化的頻率，并作為平均步驟的結果而被輸 出。以這種方式， 一旦在誤差檢測步驟檢測到輸入信號中的頻率誤差，要輸 入到PLL電路的信號就被切換為作為過去數據而存儲的平均的輸入信號。因 此，基于PLL電路的在誤差檢測之前觀測的并消除了誤差的輸出信號或輸入 信號來執行保持，從而能夠以高精度保持緊接在誤差出現之前所觀測到的、 在PLL電路的輸出側的頻率。如以上所闡明的，根據本發明的典型優勢在于要輸入到PLL電路的輸入 信號或要從PLL電路輸出的輸出信號被平均，并且在保持的時候，執行了切 換到平均的輸入信號或在時間上略有延遲的平均的輸出信號。因此，能夠實
現具有高穩定性的保持特性。此外，通過將平均的輸入信號或平均的輸出信號設定為PLL電路的參考信號，能夠消除相位差(phase gap)。此外，根據 本發明，能夠使用配備了常規壓控振蕩器的廉價、小型的PLL電路。因此， 能夠以低成本生產小型時鐘提供設備和用于實現時鐘提供方法的小型設備。而且，即使緊接在PLL電路啟動后出現諸如輸入信號中斷之類的誤差， 也能夠基于如下的信號來執行保持，該信號具有通過平均過去的輸入信號的 頻率而獲得的頻率，過去的輸入信號包括緊接在誤差出現之前所產生的輸入 信號。盡管已經參考其示范性實施例具體示出并描述了本發明，但本發明并不 限于這些實施例。本領域普通技術人員將會理解可以在本發明中做出形式和 細節上的各種變化，而不會脫離由權利要求所定義的本發明的精神和范圍。
權利要求
1.一種時鐘提供電路，包括平均單元，其反量化數字信號，平均在特定時間期間中的所述數字信號，并順序輸出平均的數字信號，其中當在輸入信號中發現頻率誤差時，選擇所述平均的數字信號以替代所述輸入信號。
2. 根據權利要求1的時鐘提供電路，還包括PLL電路，其包括分頻器和壓控振蕩器，所述壓控振蕩器向外輸出輸出信號，所述輸出信號具有依照所述分頻器的分頻比并與輸入信號相位同步的 頻率；輸出頻率值存儲單元，其存儲通過對所述PLL電路的輸出信號頻率進行采樣和量化而獲得的數字信號，所述數字信號以時間次序被順序存儲；誤差檢測單元，其檢測在要輸入到所述PLL電路的輸入信號中的頻率誤 差；及信號切換單元，其在所述誤差檢測單元檢測到所述輸入信號中的頻率誤 差之后，向所述PLL電路順序輸入如下的信號以替代所述輸入信號，所述信 號具有根據分頻器的分頻比而反量化的頻率，從所述平均單元輸出所述信 號。
3. 根據權利要求1的時鐘提供電路，還包括PLL電路，其包括分頻器和壓控振蕩器，所述壓控振蕩器向外輸出輸出 信號，所述輸出信號具有依照所述分頻器的分頻比并與輸入信號相位同步的 頻率；輸入頻率值存儲單元，其存儲通過對所述PLL電路的輸入信號頻率進行 采樣和量化而獲得的數字信號，所述數字信號以時間次序被順序存儲；誤差檢測單元，其檢測在要輸入到所述PLL電路的輸入信號中的頻率誤 差；及信號切換單元，其在所述誤差檢測單元檢測到所述輸入信號中的頻率誤 差之后，向所述PLL電路順序輸入如下的信號以替代所述輸入信號，所述信號具有反量化的頻率，從所述平均單元輸出所述信號。
4. 根據權利要求1的時鐘提供電路，還包括PLL電路，其包括分頻器和壓控振蕩器，所述壓控振蕩器向外輸出輸出信號，所述輸出信號具有依照所述分頻器的分頻比并與輸入信號相位同步的 頻率；輸出頻率值存儲單元，其存儲通過對所述PLL電路的輸出信號頻率進行采樣和量化而獲得的數字信號，所述數字信號以時間次序被順序存儲；輸入頻率值存儲單元，其存儲通過對所述PLL電路的輸入信號頻率進行采樣和量化而獲得的數字信號，所述數字信號以時間次序被順序存儲；誤差檢測單元，其檢測在要輸入到所述PLL電路的輸入信號中的頻率誤差；相位同步完成判斷單元，其判斷PLL電路的相位同步是否完成；及 信號切換單元，其在所述相位同步完成判斷單元判斷相位同步沒有完成 的情況下，在所述誤差檢測單元檢測到所述要輸入到PLL信號的輸入信號中 的頻率誤差之后，向所述PLL電路順序輸入如下的信號以替代所述輸入信 號，所述信號具有反量化的頻率，并從所述平均單元被輸出，信號切換單元，其在所述相位同步完成判斷單元判斷相位同步完成的情 況下，在所述誤差檢測單元檢測到所述要輸入到PLL信號的輸入信號中的頻 率誤差之后，向所述PLL電路順序輸入如下的信號以替代所述輸入信號，所 述信號具有根據所述分頻器的分頻比而反量化的頻率，從所述平均單元輸出 所述信號。
5. 根據權利要求2的時鐘提供電路，其中在將所述數字信號存儲到所述 輸出頻率值存儲單元或所述輸入頻率值存儲單元時，所述平均單元對每個數 字信號的頻率執行時間上的平均操作以消減誤差。
6. 根據權利要求3的時鐘提供電路，其中在將所述數字信號存儲到所述 輸出頻率值存儲單元或所述輸入頻率值存儲單元時，所述平均單元對每個數 字信號的頻率執行時間上的平均操作以消減誤差。
7. 根據權利要求4的時鐘提供電路，其中在將所述數字信號存儲到所述 輸出頻率值存儲單元或所述輸入頻率值存儲單元時，所述平均單元對每個數字信號的頻率執行時間上的平均操作以消減誤差。
8. 根據權利要求2的時鐘提供電路，其中所述誤差檢測單元通過將從高 穩定性振蕩器輸出的信號頻率與所述輸入信號的頻率相比較來檢測頻率誤 差，所述高穩定性振蕩器以高穩定性輸出具有恒定頻率的信號，所述恒定頻 率具有比由所述壓控振蕩器產生的頻率更高的穩定性。
9. 根據權利要求3的時鐘提供電路，其中所述誤差檢測單元通過將從高穩定性振蕩器輸出的信號頻率與所述輸入信號的頻率相比較來檢測頻率誤 差，所述高穩定性振蕩器以高穩定性輸出具有恒定頻率的信號，所述恒定頻 率具有比由所述壓控振蕩器產生的頻率更高的穩定性。
10. 根據權利要求4的時鐘提供電路，其中所述誤差檢測單元通過將從高 穩定性振蕩器輸出的信號頻率與所述輸入信號的頻率相比較來檢測頻率誤 差，所述高穩定性振蕩器以高穩定性輸出具有恒定頻率的信號，所述恒定頻 率具有比由所述壓控振蕩器產生的頻率更高的穩定性。
11. 一種時鐘提供方法，包括以下步驟以時間次序順序接收數字信號，反量化所述數字信號，平均在特定時間 期間中的數字信號，其中當在輸入信號中發現頻率誤差時，選擇所述平均的數字信號以替代 所述輸入信號。
12. 根據權利要求11的時鐘提供方法，還包括以下步驟順序輸出所述平均的數字信號，所述數字信號是通過對PLL電路的輸出 信號的頻率進行采樣和量化而獲得的，所述PLL電路包括分頻器和壓控振蕩 器，所述壓控振蕩器向外輸出輸出信號，所述輸出信號具有依照所述分頻器 的分頻比并與輸入信號相位同步的頻率；通過將所述輸入信號的頻率與預定振蕩輸出相比較，檢測在所述PLL電 路的輸入信號中的頻率誤差；及在所述誤差檢測步驟檢測到所述PLL電路的輸入信號中的頻率誤差之 后，向所述PLL電路順序輸入如下的信號以替代所述輸入信號，所述信號具 有根據所述分頻器的分頻比而反量化的頻率，所述信號作為所述平均步驟的 結果被順序輸出。
13. 根據權利要求11的時鐘提供方法，還包括以下步驟順序輸出所述平均的數字信號，所述數字信號是通過對PLL電路的輸入信號的頻率進行采樣和量化而獲得的，所述PLL電路包括分頻器和壓控振蕩 器，所述壓控振蕩器向外輸出輸出信號，所述輸出信號具有依照所述分頻器 的分頻比并與輸入信號相位同步的頻率；通過將所述輸入信號的頻率與預定振蕩輸出相比較，檢測在所述PLL電 路的輸入信號中的頻率誤差；及在所述誤差檢測步驟檢測到所述PLL電路的輸入信號中的頻率誤差之 后，向所述PLL電路順序輸入如下的信號以替代所述輸入信號，所述信號具 有反量化的頻率，并作為所述平均步驟的結果被順序輸出。
14. 根據權利要求11的時鐘提供方法，還包括以下步驟 通過彼此不同的路徑順序輸出所述平均的數字信號，所述數字信號的一個是通過對PLL電路的輸出信號的頻率進行采樣和量化而獲得的，所述PLL 電路包括分頻器和壓控振蕩器，所述壓控振蕩器向外輸出輸出信號，所述輸 出信號具有依照所述分頻器的分頻比并與輸入信號相位同步的頻率，所述數 字信號的另一個是通過對所述PLL電路的輸入信號的頻率進行采樣和量化而 獲得的；通過將所述輸入信號的頻率與預定振蕩輸出相比較，檢測在所述PLL電 路的輸入信號中的頻率誤差；判斷所述PLL電路的相位同步是否完成；及在所述判斷步驟判斷相位同步沒有完成的情況下，在所述誤差檢測步驟 檢測到所述要輸入到所述PLL電路的輸入信號中的頻率誤差之后，向所述 PLL電路順序輸入如下的信號以替代所述輸入信號，所述信號具有反量化的 頻率，并作為所述平均步驟的結果被輸出，而在所述判斷步驟判斷相位同步 完成的情況下，在所述誤差檢測步驟檢測到所述要輸入到所述PLL電路的輸 入信號中的頻率誤差之后，向所述PLL電路順序輸入如下的信號以替代所述輸入信號，所述信號具有根據所述分頻器的分頻比而反量化的頻率，所述信 號作為所述平均步驟的結果被輸出。
15. —種時鐘提供電路，包括平均裝置，用于反量化數字信號，平均在特定時間期間中的所述數字信 號，并順序輸出平均的數字信號，其中當在輸入信號中發現頻率誤差時，選擇所述平均的數字信號以替代 所述輸入信號。
16. —種連接到PLL電路的保持電路，包括輸出可變信號的單元；及選擇器，當在輸入信號中發現頻率誤差時，其選擇所述可變信號以替代所述輸入信號，并向所述PLL電路輸出所選擇的信號。
全文摘要
本發明提供一種時鐘提供設備和時鐘提供方法，借助于本發明，僅通過添加一個高穩定性振蕩器，就能夠簡單地實現以高精度保持與緊接在誤差之前所觀測到的頻率相同的頻率的保持特性。用高穩定性固定頻率振蕩器的時鐘信號監控從常規PLL電路輸出的輸出時鐘信號，并將監控結果寫入存儲器。保持參考信號產生電路平均在特定時間期間中寫入的結果。當頻率誤差監控電路檢測到輸入參考信號中的頻率誤差時，選擇器選擇保持參考信號以替代輸入參考信號，并將該保持參考信號輸入到PLL電路。或者，保持參考信號產生電路可以選擇在出現誤差時PLL電路的輸入，并隨后執行保持。
文檔編號H04J3/06GK101132271SQ20071015264
公開日2008年2月27日 申請日期2007年8月22日 優先權日2006年8月22日
發明者奧山慶一, 信 昆 申請人:日本電氣株式會社