專利名稱：：用于td-scdma和4g終端的脈沖密度調(diào)制器的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明提出一種用于TD-SCDMA、B3G(Beyond3G)、4G(第四代移動通信)終端的脈沖密度調(diào)制器，屬移動通信技術(shù)制造領(lǐng)域。技術(shù)背景在數(shù)字信號處理中，常常需要將多位數(shù)字信號轉(zhuǎn)化為一位數(shù)字信號。例如，在通信領(lǐng)域，接收器接收到經(jīng)過編碼的數(shù)字語音信號，需將它轉(zhuǎn)化為模擬信號，即將原來的模擬語音信號復(fù)原。經(jīng)過編碼的語音信號，通常是多位的比特流。因此，如何將多位比特流轉(zhuǎn)化為模擬語音信號，便成為保證通信質(zhì)量的關(guān)鍵。又如，在一些控制電路中，控制信號是經(jīng)過計算生成的多位數(shù)字信號，而這些數(shù)字信號必須轉(zhuǎn)化為模擬信號才能對電路進(jìn)行控制。因此，如何將多位數(shù)字信號轉(zhuǎn)化為符合實際要求的模擬信號，則成為控制電路設(shè)計者最關(guān)心的問題。在傳統(tǒng)的電路設(shè)計中，面對上述問題時，通常選擇使用由多個分離的電子元器件組成的D/A轉(zhuǎn)換器，有時我們也稱它為靜態(tài)D/A轉(zhuǎn)換器。但是由于靜態(tài)D/A轉(zhuǎn)換器的組成結(jié)構(gòu)，決定了它在系統(tǒng)中，必須占用一定的空間及消耗一定量的功率。于是在那些要求攜帶方便的系統(tǒng)方案中，靜態(tài)D/A轉(zhuǎn)換器就不得不被替換掉。十是人們選擇所謂"數(shù)字基礎(chǔ)"的D/A轉(zhuǎn)換器。而用于數(shù)字D/A轉(zhuǎn)換的方法有2種PWM(PulseWidthModulation)脈沖寬度調(diào)制和PDM(PulseDensityModulation)脈沖密度調(diào)制。這種數(shù)字D/A轉(zhuǎn)換器所占用的物理空間比較小，消耗的功率也比較小。因此，適用于對系統(tǒng)硬件大小以及功耗要求比較嚴(yán)格的系統(tǒng)。早在20世紀(jì)40年代，PWM就開始被應(yīng)用在電話中。由于PWM的局限性，人們在二十年后，提出了PDM調(diào)制方法。但由于當(dāng)時的應(yīng)用市場尚不成規(guī)模，因而這種調(diào)制方法一直未能得到廣泛的關(guān)注和應(yīng)用。近年來，由于數(shù)字技術(shù)在各個領(lǐng)域里得到了廣泛的應(yīng)用，數(shù)字產(chǎn)品飛速發(fā)展，數(shù)字信號處理開始得到越來越多的關(guān)注。于是PDM調(diào)制技術(shù)重新得到重視，并被應(yīng)用在不同的領(lǐng)域中。PDM是一種在數(shù)字領(lǐng)域提供模擬信號的調(diào)制方法。在PDM信號中，邏輯T表示單個脈沖，邏輯"0"表示沒有脈沖。通常邏輯"1"和邏輯"0"是不連續(xù)的，邏輯'T'比較均勻地分布在每個調(diào)制信號周期里。其中單個脈沖并不表示幅值，而一系列脈沖的密度才對應(yīng)于模擬信號中的幅值。完全由"l"組成的PDM信號對應(yīng)于幅值為正的電壓；而完全由"0"組成的PDM信號則對應(yīng)于負(fù)幅值的電壓；由'T鄰"O"交替組成的信號則對應(yīng)于0幅值的電壓。數(shù)字信號經(jīng)過PDM調(diào)制后，經(jīng)過一個簡單的低通濾波器就可以實現(xiàn)數(shù)字信號的數(shù)模轉(zhuǎn)換。在RC濾波電路中，選用不同的R、C值，對于調(diào)制結(jié)果的精度以及上升沿和下降沿的持續(xù)時間有很大的影響。因此，合理選取R、C值，使得交流成分的大小和響應(yīng)速度都能夠滿足實際應(yīng)用的要求，這是系統(tǒng)設(shè)計的關(guān)鍵。在近幾年里，PDM技術(shù)廣泛地應(yīng)用于數(shù)字系統(tǒng)的各個領(lǐng)域中。在通信領(lǐng)域，許多通信工具中的語音信號還原都使用了PDM技術(shù)。幾乎所有CDMA手機(jī)中，都使用了PDM的專利技術(shù)。在控制領(lǐng)域，許多控制單元如電源管理中PDM技術(shù)也有應(yīng)用。在音頻電子領(lǐng)域，PDM技術(shù)也得到了廣泛的應(yīng)用，如許多消費電子產(chǎn)品中的數(shù)字化麥克風(fēng)。當(dāng)然，PDM技術(shù)也有其局限性。例如，當(dāng)需要調(diào)制的數(shù)字信號位數(shù)增加時，調(diào)制周期就相應(yīng)變長，濾波器的響應(yīng)速度也相應(yīng)變慢。而在應(yīng)用于D/A轉(zhuǎn)換的調(diào)制方法中，PDM技術(shù)無疑是一種比較理想的調(diào)制方法。
發(fā)明內(nèi)容圖1是本設(shè)計提出的用于TD-SCDMA、Beyond3G、4G終端的脈沖密度調(diào)制系統(tǒng)組成框圖。該脈沖密度調(diào)制系統(tǒng)由以下部件構(gòu)成(1)以DSP為核心的控制器(編號101)(2)脈沖密度調(diào)制器PDM(102)(3)時鐘生成器(103)(4)脈沖密度調(diào)制器片外RC低通濾波器(104)其中，DSP101為脈沖密度調(diào)制器PDM102提供控制信號，控制脈沖密度調(diào)制器PDM102輸出信號的電平幅度以及輸出信號的刷新速率。時鐘生成器103為脈沖密度調(diào)制器PDM102提供工作時鐘信號。片外RC低通濾波器104則用于將脈沖密度調(diào)制器PDM102的輸出轉(zhuǎn)換成模擬信號。在上述脈沖密度調(diào)制系統(tǒng)中，脈沖密度調(diào)制器PDM102由以下部件構(gòu)成(如圖2所示)(1)DSP接口201;(2)時鐘門控單元203;(3)時鐘分頻器202;(4)累加器204;(5)或門205;(6)輸出寄存器206;(7)復(fù)位電路208;(8)輸出控制電路207。如圖2所示。在上述組成中，DSP接口201，作為脈沖密度調(diào)制器PDM102與外部的DSP101之間的輸入輸出接口，對外與DSP101之間具有連接接口，對內(nèi)則與PDM102內(nèi)部的時鐘分頻器202、累加器204、或門205、復(fù)位電路208之間具有信號連接關(guān)系。時鐘門控爭元203從外部時鐘生成器103接收時鐘信號，同時從外部時鐘生成器103接收PDM時鐘使能控制信號，在PDM時鐘使能控制信號的作用下，對外部時鐘生成器103輸入的時鐘信號進(jìn)行門控，產(chǎn)生脈沖密度調(diào)制器PDM102內(nèi)部的工作時鐘信號，并將PDM102內(nèi)部的工作時鐘信號輸出到時鐘分頻器202、累加器204、輸出寄存器206、復(fù)位電路208。時鐘分頻器202從時鐘門控單元203接收工作時鐘信號，從DSP接口201接收時鐘分頻控制信號，在時鐘分頻控制信號的作用下，利用其內(nèi)部計數(shù)器完成分頻，將分頻輸出信號提供給累加器204使用。累加器204從DSP接口201接收控制信號，從時鐘分頻器202接收時鐘分頻信號，從復(fù)位電路208接收復(fù)位信號，以及從時鐘門控單元203接收工作時鐘信號。累加器204輸出結(jié)果到或門205?；蜷T205對來自累加器204的累加結(jié)果以及來自DSP接口201的信號做或運算，運算結(jié)果輸出到輸出寄存器206進(jìn)行寄存。輸出寄存器206寄存來自或門205的運算結(jié)果，按內(nèi)部工作時鐘同步輸出到輸出控制電路207。輸出控制電路207接收來自輸出寄存器206的輸出，以及來自DSP接口201的控制信號。在來自DSP接口201的控制信號作用下，將來自輸出寄存器206的輸出發(fā)送到外部的RC低通濾波器104。由RC低通濾波器104完成數(shù)字量到模擬量的轉(zhuǎn)換。復(fù)位電路208根據(jù)通過DSP接口201接收到的來自外部DSP101的復(fù)位信號，并按照PDM102內(nèi)部工作時鐘節(jié)拍，同步產(chǎn)生PDM102內(nèi)部復(fù)位信號，將PDM102內(nèi)部復(fù)位信號發(fā)送到PDM102內(nèi)部的累加器204、時鐘分頻器202。PDM102與外部及其內(nèi)部的詳細(xì)輸入輸出信號關(guān)系，如圖3所示。DSP接口201的輸入輸出信號如表1所示。時鐘門控單元203的輸入輸出信號如表2所示。累加器204的輸入輸出信號如表3所示。時鐘分頻器202的輸入輸出信號如表4所示。或門205的輸入輸出信號如表5所示。輸出寄存器206的輸入輸出信號如表6所示。輸出控制電路207的輸入輸出信號如表7所示。復(fù)位電路208的輸入輸出信號如表8所示。PDM102輸出邏輯1和邏輯0。它的瑜出是通過一個模擬低通片外濾波器產(chǎn)生一個模擬值。當(dāng)它輸出高電平信號時，電壓非常接近電源電壓Vcc(在本設(shè)計中為3.3V)，而當(dāng)它輸出低電平信號時，電壓非常接近于地GND電壓。7PDM102應(yīng)具備有足夠的分辨率來執(zhí)行上述任務(wù)。目前，我們期望獲得12比特的分辨率。并且，PDM102可以輸出從VL到VH(其中Vl是邏輯低電平對應(yīng)的電壓，Vn是邏輯高電平對應(yīng)的電壓)范圍內(nèi)的所有電壓值。同時，PDM102的輸出還可以被設(shè)置成高阻態(tài)Hi-Z(即，PDM輸出被設(shè)置成輸出禁止。輸出禁止僅在輸出腳執(zhí)行)。PDM102的刷新速率可以由DSP101用DSP軟件/固件來設(shè)置，更快的刷新速率對應(yīng)于更短的刷新周期。y在目前的TD-SCDMA、Beyond3G、4G終端中，通常會同時使用多個PDM。在多數(shù)情況下，所有的PDM可以被分成若干組。每一組可以包含若干個PDM。每組PDM可以單獨使能。這些組均由PDM時鐘使能信號PDM—CLK—EN信號控制。每一組PDM均有自己的復(fù)位電路。PDM102運行時使用的VCTCXO的頻率為19.6608MHz或者19.68MHz。每次PDM102收到DSP的復(fù)位信號時進(jìn)行復(fù)位，此時PDM102被初始化為高阻態(tài)。當(dāng)PDM102被設(shè)置成高軌電平輸出(Rail-Hi)或者是高阻態(tài)，PDM102的內(nèi)部時鐘分頻器202停止工作。每一個PDM內(nèi)部的DSP接口201主要由DSP地址總線(DSP—PDM—A)的地址譯碼器和數(shù)據(jù)寄存器構(gòu)成。DSP接口201完成對地址總線(DSP—PDM_A)的地址譯碼。當(dāng)譯碼出的地址落入對應(yīng)于PDM的內(nèi)存映射時，DSP數(shù)據(jù)總線發(fā)送到DSP接口201中的數(shù)據(jù)被寄存到相應(yīng)的寄存器中。每一個PDM都由其DSP接口中的一個16比特的寄存器所控制，后者被稱為PDM寄存器。該PDM寄存器中的存儲比特結(jié)構(gòu)如圖4所示。如圖4所示，標(biāo)為"PDMValue"的比特位中的值表示在一個212周期內(nèi)高電平脈沖的數(shù)目(處于正常模式時)。DSP101通過其與脈沖密度調(diào)制器PDM102之間的地址總線、數(shù)據(jù)總線寫PDM寄存器，在VL至IJ((212-1)/212)*(VH-Vl)的范圍內(nèi)設(shè)置PDMValue值。如圖4所示，PDM寄存器中的比特位OE_B和RAIL_HI被用作模式比特，OE—B和RAIL—HI的值來自DSP的內(nèi)存映射寄存器。DSP接口201寄存這些信號并提供給PDM內(nèi)部相關(guān)模塊使用。如圖4所示，要將PDM102設(shè)置成輸出VH，需要將模式比特設(shè)置成"01"，如表9和表11所示。(若要輸出低電平，可以將PDM模式比特設(shè)置為成"OO"。)若要禁止PDM102輸出，需要OE_B比特置成"1"，如表9和表11所示。時鐘分頻比率比特位用來對輸入時鐘進(jìn)行分頻，將輸入時鐘降低到PDM刷新速率，如表10所示。較長的刷新周期可以節(jié)省電源功率，但要求在PDM輸出電路使用較大的RC值。該PDM寄存器對于DSP也是可讀的。表9模式比特說明。表10時鐘分頻比特說明表11PDM寄存器用法舉例如圖5所示，累加器模塊204由一個加法器和一個相同比特寬度的寄存器構(gòu)成。目前該加法器是一個脈動進(jìn)位加法器，累加器模塊204是PDM的"心臟"(即核心)。在復(fù)位時，累加器模塊204內(nèi)部寄存器的所有比特位被置成0。否則，在獲得時鐘使能信號(CK_EN)條件下，在每一個時鐘(CK—PDM)脈沖，累加器模塊204內(nèi)部寄存器將保持其值等于該寄存器當(dāng)前值與PDM一VALUE相加的結(jié)果。加法器輸出的最高有效位比特即是PDM值(該過程需要在采用輸出使能、高軌電平控制、寄存等信號等發(fā)送消息之前完成)。如圖2和圖3所示，圖2和圖3中的時鐘分頻器202產(chǎn)生用于累加器模塊204的時鐘使能信號(CLK—EN)。該模塊的用途是對通過分頻降低時鐘頻率來降低累加器模塊的耗電。為進(jìn)一步省電，當(dāng)輸出禁止或當(dāng)PDM輸出被設(shè)置成RAIL—ffl模式時，時鐘分頻單元202也被禁止輸出。時鐘分頻器202還被用于實現(xiàn)對PDM工作時鐘分頻。利用PDM寄存器的時鐘分頻比率比特CLK一SELECT比特設(shè)定分頻比率(請參見表10:時鐘分頻比特說明)。在復(fù)位時(收到ARST—B信號)，時鐘分頻器202的值被置成0。如圖2和圖3所示，PDM102內(nèi)部的時鐘門控單元203還使用來自外部時鐘生成器CLK_GEN模塊103產(chǎn)生的PDM時鐘使能信號PDM_CLK_EN信號。它使用該信號門控時鐘CK—VCTCXO，從而獲得供給各PDM的內(nèi)部時鐘CK—PDM。如圖6所示，利用一個一階RC濾波器實現(xiàn)對PDM輸出的片外低通濾波。用"T表示PDM輸出PDM_OUTPUT的刷新次數(shù)(即，當(dāng)CLK—EN有效時，在時鐘CK—PDM的一個上升沿出現(xiàn)時的刷新次數(shù))，其中r是PDM刷新速率的倒數(shù)。這樣，若用^^//W表示PDM—OUTPUT在時刻wr的輸出電壓，用F^;表示在時刻的模擬輸出電壓，則不難得到,=r卿fW-W-e-徴C)十e，c如圖7所示。通過建立一個圖5所示累加器的SPW(signalprocessingworkstation,信號處理工作站)模型，以及建立一個圖7所示電路的SPW模型，就可以在各種不同的PDM寄存器值PDM_VALUE、各種不同的刷新速率、各種不同RC常數(shù)條件下，采用SPW仿真來計算PDM的模擬輸出電壓波形f丫W(wǎng)。利用這個方法，對于給定的PDM值寄存器，我們測算了經(jīng)過濾波的PDM輸出到達(dá)穩(wěn)定狀態(tài)時的峰-峰紋波電壓。到達(dá)穩(wěn)定狀態(tài)所需要的時間由RC時間常數(shù)決定，正如同一階濾波器的單步響應(yīng)時間的情形(即信號在經(jīng)歷一個時間常數(shù)后到達(dá)最終均值的63%)。到達(dá)穩(wěn)定狀態(tài)之后，該紋波電壓的值取決于PDM寄存器的值。我們發(fā)現(xiàn)當(dāng)PDM值為最小和最人時，紋波電壓的值最大。當(dāng)設(shè)定PDM的值小于0x008，穩(wěn)定狀態(tài)時輸出紋波電壓的增加值可以忽略(在較高的PDM值時情況類似)。最大的峰-峰紋波電壓&扭&、基于19.68MHz時鐘(即最大刷新速率為19.68MHz)的可選刷新速率的濾波器時間常數(shù)如表12所示。時間常數(shù)RC的選擇要保證可以提供給濾波器所要求的全部響應(yīng)時間，在選擇RC后，為了避兔不必要的電源消耗，在F々^e得到銜足盼前提下，應(yīng)盡可能遝擇較慢的刷新速度。圖1是脈沖密度調(diào)制系統(tǒng)組成框圖。圖2是脈沖密度調(diào)制器PDM的組成框圖。圖3是脈沖密度調(diào)制器PDM輸入輸出信號描述圖。圖4是脈沖密度調(diào)制器PDM寄存器的存儲比特結(jié)構(gòu)描述圖。圖5是脈沖密度調(diào)制器PDM內(nèi)部累加器框圖。圖6是脈沖密度調(diào)制器PDM片外RC低通濾波器示意圖。圖7是計算離散時刻的模擬輸出電壓示意圖。具體實施方式實施例1:圖1是本設(shè)計提出的用于TD-SCDMA、Beyond3G、4G終端的脈沖密度調(diào)制系統(tǒng)組成框圖。該脈沖密度調(diào)制系統(tǒng)由以下部件構(gòu)成(1)以DSP為核心的控制器(編號101)(2)脈沖密度調(diào)制器PDM(102)(3)時鐘生成器(103)(4)脈沖密度調(diào)制器片外RC低通濾被器(104)其中，DSP101為脈沖密度調(diào)制器PDM102提供控制信號，控制脈沖密度調(diào)制器PDM102輸出信號的電平幅度以及輸出信號的刷新速率。時鐘生成器103為脈沖密度調(diào)制器PDM102提供工作時鐘信號。片外RC低通濾波器104則用于將脈沖密度調(diào)制器PDM102的輸出轉(zhuǎn)換成模擬信號。在上述脈沖密度調(diào)制系統(tǒng)中，脈沖密度調(diào)制器PDM102由以下部件構(gòu)成(如圖2所示)(1)DSP接口201;(2)時鐘門控單元203;(3)時鐘分頻器202;(4)累加器204;(5)或門205;(6)輸出寄存器206;(7)復(fù)位電路208;(8)輸出控制電路207。如圖2所示。在上述組成中，DSP接口201，作為脈沖密度調(diào)制器PDM102與外部的DSP101之間的輸入輸出接口，對外與DSP101之間具有連接接口，對內(nèi)則與PDM102內(nèi)部的時鐘分頻器202、累加器204、或門205、復(fù)位電路208之間具有信號連接關(guān)系。時鐘門控單元203從外部時鐘生成器103接收時鐘信號，同時從外部時鐘生成器103接收PDM時鐘使能控制信號，在PDM時鐘使能控就信號的作用下，對'外都時鐘生成器103輸入的時鐘信號進(jìn)行門控，產(chǎn)生脈沖密度調(diào)制器PDM102內(nèi)部的工作時鐘信號，并將PDM102內(nèi)部的工作時鐘信號輸出到時鐘分頻器202、累加器204、輸出寄存器206、復(fù)位電路208。時鐘分頻器202從時鐘門控單元203接收工作時鐘信號，從DSP接口201接收時鐘分頻控制信號，在時鐘分頻控制信號的作用下，利用其內(nèi)部計數(shù)器完成分頻，將分頻輸出信號提供給累加器204使用。累加器204從DSP接口201接收控制信號，從時鐘分頻器202接收時鐘分頻信號，從復(fù)位電路208接收復(fù)位信號，以及從時鐘門控單元203接收工作時鐘信號。累加器204輸出結(jié)果到或門205?；蜷T205對來自累加器204的累加結(jié)果以及來自DSP接口201的信號做或運算，運算結(jié)果輸出到輸出寄存器206進(jìn)行寄存。輸出寄存器206寄存來自或門205的運算結(jié)果，按內(nèi)部工作時鐘同步輸出到輸出控制電路207。輸出控制電路207接收來自輸出寄存器206的輸出，以及來自DSP接口201的控制信號。在來自DSP接口201的控制信號作用下，將來自輸出寄存器206的輸出發(fā)送到外部的RC低通濾波器104。由RC低通濾波器104完成數(shù)字量到模擬量的轉(zhuǎn)換。復(fù)位電路208根據(jù)通過DSP接口201接收到的來自外部DSP101的復(fù)位信號，并按照PDM102內(nèi)部工作時鐘節(jié)拍，同步產(chǎn)生PDM102內(nèi)部復(fù)位信號，將PDM102內(nèi)部復(fù)位信號發(fā)送到PDM102內(nèi)部的累加器204、時鐘分頻器202。實施例2:PDM102與外部及其內(nèi)部的詳細(xì)輸入輸出信號關(guān)系，如圖3所示。DSP接口201的輸入輸出信號如表1所不。時鐘門控單元203的輸入輸出信號如表2所示。累加器204的輸入輸出信號如表3所示。時鐘分頻器202的輸入輸出信號如表4所示?；蜷T205的輸入輸出信號如表5所示。輸出控制電路207的輸入輸出信號如表7所示。復(fù)位電路208的輸入輸出信號如表8所示。實施例3:PDM102輸出邏輯1和邏輯0。它的輸出是通過一個模擬低通片外濾波器產(chǎn)生一個模擬值。當(dāng)它輸出高電平信號時，電壓非常接近電源電壓Vcc(在本設(shè)計中為3.3V)，而當(dāng)它輸出低電平信號時，電壓非常接近于地GND電壓。PDM102應(yīng)具備有足夠的分辨率來執(zhí)行上述任務(wù)。目前，我們期望獲得12比特的分辨率。并且，PDM102可以輸出從Vl到VH(其中Vi^是邏輯低電平對應(yīng)的電壓，VH是邏輯高電平對應(yīng)的電壓)范圍內(nèi)的所有電壓值。同時，PDM102的輸出還可以被設(shè)置成高阻態(tài)Hi-Z(即，PDM輸出被設(shè)置成輸出禁止。輸出禁止僅在輸出腳執(zhí)行)。PDM102的刷新速率可以由DSP101用t)SP軟件/問件來'設(shè)置'，'更快的刷新速率對應(yīng)子更短的刷新周期。在目前的TD-SCDMA、Beyond3G、4G終端中，通常會同時使用多個PDM。在多數(shù)情況下，所有的PDM可以被分成若干組。每一組可以包含若干個PDM。每組PDM可以單獨使能。這些組均由PDM時鐘使能信號PDM一CLK—EN信號控制。每一組PDM均有自己的復(fù)位電路。PDM102運行時使用的VCTCXO的頻率為19.6608MHz或者19.68MHz。每次PDM102收到DSP的復(fù)位信號時進(jìn)行復(fù)位，此時PDM102被初始化為高阻態(tài)。當(dāng)PDM102被設(shè)置成高軌電T輸出(Rail-Hi)或者是高阻態(tài)，PDM102的內(nèi)部時鐘分頻器202停止工作。實施例4:每-個PDM內(nèi)部的DSP接口201主要由DSP地址總線(DSP一PDM—A)的地址譯碼器和數(shù)據(jù)寄存器構(gòu)成。DSP接口201完成對地址總線(DSP—PDM—A)的地址譯碼。當(dāng)譯碼出的地址落入對應(yīng)于PDM的內(nèi)存映射時，DSP數(shù)據(jù)總線發(fā)送到DSP接口201中的數(shù)據(jù)被寄存到相應(yīng)的寄存器中。每一個PDM都由其DSP接口中的一個16比特的寄存器所控制，后者被稱為PDM寄存器。該PDM寄存器中的存儲比特結(jié)構(gòu)如圖4所示。如圖4所示，標(biāo)為"PDMValue"的比特位中的值表示在一個212周期內(nèi)高電平脈沖的數(shù)目(處于正常模式時)。DSP101通過其與脈沖密度調(diào)制器PDM102之間的地址總線、數(shù)據(jù)總線寫PDM寄存器，在V,.至U((212-1)/212)*(VH-Vl)的范圍內(nèi)設(shè)置PDMValue值。如圖4所示，PDM寄存器中的比特位OE—B和RAIL—ffl被用作模式比特，OE—B和RAIL_HI的值來自DSP的內(nèi)存映射寄存器。DSP接口201寄存這些信號并提供給PDM內(nèi)部相關(guān)模塊使用。如圖4所示，要將PDM102沒置成瑜出Vh,需要將模式比特設(shè)置成"01"，如表9和表ll所示。(若要輸出低電平，可以將PDM模式比特設(shè)置為成"00"。)若要禁止PDM102輸出，需要OE一B比特置成'T'，如表9和表11所示。時鐘分頻比率比特位用來對輸入時鐘進(jìn)行分頻，將輸入時鐘降低到PDM刷新速率，如表10所示。較長的刷新周期可以節(jié)省電源功率，但要求在PDM輸出電路使用較大的RC值。該PDM寄存器對于DSP也是可讀的。模式比特說明如表9。時鐘分頻比特說明如表10。PDM寄存器用法舉例如表11。實施例5:如圖5所示，累加器模塊204由一個加法器和一個相同比特寬度的寄存器構(gòu)成。目前該加法器是一個脈動進(jìn)位加法器，累加器模塊204是PDM的"心臟"(即核心)。在復(fù)位時，累加器模塊204內(nèi)部寄存器的所有比特位被置成0。否則，在獲得時鐘使能信號(CK—EN)條件下，在每一個時鐘(CK_PDM)脈沖，累加器模塊204內(nèi)部寄存器將保持其值等于該寄存器當(dāng)前值與PDM—VALUE相加的結(jié)果。加法器輸出的最高有效位比特即是PDM值(該過程需要在采用輸出使能、高軌電平控制、寄存等信號等發(fā)送消息之前完成)。如圖2和圖3所示，圖2和圖3中的時鐘分頻器202產(chǎn)生用于累加器模塊204的時鐘使能信號(CLK—EN)。該模塊的用途是對通過分頻降低時鐘頻率來降低累加器模塊的耗電。為進(jìn)-步省電，當(dāng)輸出禁止或當(dāng)PDM輸出被設(shè)置成RAIL一HI模式時，時鐘分頻單元也被禁止輸出。時鐘分頻器202還被用于實現(xiàn)對PDM工作時鐘分頻。利用PDM寄存器的時鐘分頻比率比特CLK—SELECT比特設(shè)定分頻比率(請參見表10:時鐘分頻比特說明)。在復(fù)位時(收到ARST_B信號)，時鐘分頻器202的值被置成0。如圖2和圖3所示，圖2和圖3中的PDM102內(nèi)部的時鐘門控單元203還使用來自外部時鐘生成器CLK—GEN模塊103產(chǎn)生的PDM時鐘使能信號PDM一CLK—EN信號。它使用該信號門控時鐘CK—VCTCXO，從而獲得供給各PDM的內(nèi)部時鐘CK—PDM。實施例6:如圖6所示，利用一個一階RC濾波器實現(xiàn)對PDM輸出的片外低通濾波。用"r表示PDM輸出PDM—OUTPUT的刷新次數(shù)(即，當(dāng)CLK—EN有效時，在時鐘CK—PDM的一個上升沿出現(xiàn)時的刷新次數(shù))，其中r是PDM刷新速率的倒數(shù)。這樣，若用「tf/p表示pdm—output在時刻"r的輸出電壓，用r^)表示在時刻"r的模擬輸出電壓，則不難得到如圖7所示。通過建立一個圖5所示累加器的SPW(signalprocessingworkstation,信號處理工作站)模型，以及建立一個圖7所示電路的SPW模型，就可以在各種不同的PDM寄存器值PDM—VALUE、各種不同的刷新速率、各種不同RC常數(shù)條件下，采用SPW仿真來計算PDM的模擬輸出電壓波形PY^。利用這個方法，對于給定的PDM值寄存器，我們測算了經(jīng)過濾波的PDM輸出到達(dá)穩(wěn)定狀態(tài)時的峰-峰紋波電壓。到達(dá)穩(wěn)定狀態(tài)所需要的時間由RC時間常數(shù)決定，正如同一階濾波器的單步響應(yīng)時間的情形(即信號在經(jīng)歷一個時間常數(shù)后到達(dá)最終均值的63%)。到達(dá)穩(wěn)定狀態(tài)之后，該紋波電壓的值取決于PDM寄存器的值。我們發(fā)現(xiàn)當(dāng)PDM值為最小和最大時，紋波電壓的值最大。當(dāng)設(shè)定PDM的值小于0x008，穩(wěn)定狀態(tài)時輸出紋波電壓的增加值可以忽略(在較高的PDM值時情況類似)。最大的峰-峰紋波電壓、基于19.68MHz時鐘(即最大刷新速率為19.68MHz)的可選刷新速率的濾波器時間常數(shù)如表12所示。時間常數(shù)RC的選擇要保證可以提供給濾波器所要求的全部響應(yīng)時間，在選擇RC后，為了避免不必要的電源消耗，在F^pp/e得到滿足的前提下，應(yīng)盡可能選擇較慢的刷新速度。表1是DSP接口'20r的輸X輸出信號"<table>tableseeoriginaldocumentpage14</column></row><table><table>tableseeoriginaldocumentpage15</column></row><table>表10是時鐘分頻比特說明:-<table>tableseeoriginaldocumentpage16</column></row><table>表11是PDM寄存器用法舉例<table>tableseeoriginaldocumentpage16</column></row><table>表12需要理解到的是上述實施例雖然對本發(fā)明作了比較詳細(xì)的說明，但是這些說明，只是對本發(fā)明的簡單說明，而不是對本發(fā)明的限制，任何不超出本發(fā)明實質(zhì)精神內(nèi)的發(fā)明創(chuàng)造，均落入本發(fā)明的保護(hù)范圍內(nèi)。權(quán)利要求1.一種用于TD-SCDMA、Beyond3G、4G終端的脈沖密度調(diào)制器，其特征為，該脈沖密度調(diào)制器由以下部件構(gòu)成(1)DSP接口；(2)時鐘門控單元；(3)時鐘分頻器；(4)累加器；(5)或門；(6)輸出寄存器；(7)復(fù)位電路；(8)輸出控制電路；在上述組成中，DSP接口，作為脈沖密度調(diào)制器PDM與外部的DSP之間的輸入輸出接口，對外與DSP之間具有連接接口關(guān)系，對內(nèi)則與PDM內(nèi)部的時鐘分頻器、累加器、或門、復(fù)位電路之間具有信號連接關(guān)系；時鐘門控單元從外部時鐘生成器接收時鐘信號，同時從外部時鐘生成器接收PDM時鐘使能控制信號，在PDM時鐘使能控制信號的作用下，對外部時鐘生成器輸入的時鐘信號進(jìn)行門控，產(chǎn)生脈沖密度調(diào)制器PDM內(nèi)部的工作時鐘信號，并將PDM內(nèi)部的工作時鐘信號輸出到時鐘分頻器、累加器、輸出寄存器、復(fù)位電路；時鐘分頻器從時鐘門控單元接收工作時鐘信號，并從DSP接口接收時鐘分頻控制信號，在時鐘分頻控制信號的作用下，利用其內(nèi)部計數(shù)器完成分頻，將分頻輸出信號提供給累加器使用；累加器從DSP接口接收控制信號，從時鐘分頻器接收時鐘分頻信號，從復(fù)位電路接收復(fù)位信號，以及從時鐘門控單元接收工作時鐘信號，累加器輸出結(jié)果到或門；或門對來自累加器的累加結(jié)果以及來自DSP接口的信號做或運算，運算結(jié)果輸出到輸出寄存器進(jìn)行寄存；輸出寄存器寄存來自或門的運算結(jié)果，按內(nèi)部工作時鐘同步輸出到輸出控制電路；輸出控制電路接收來自輸出寄存器的輸出，以及來自DSP接口的控制信號，在來自DSP接口的控制信號作用下，將來自輸出寄存器的輸出發(fā)送到外部的RC低通濾波器，由RC低通濾波器完成數(shù)字量到模擬量的轉(zhuǎn)換；復(fù)位電路根據(jù)通過DSP接口接收來自外部DSP的復(fù)位信號，并按照PDM內(nèi)部工作時鐘節(jié)拍，同步產(chǎn)生PDM內(nèi)部復(fù)位信號，將PDM內(nèi)部復(fù)位信號發(fā)送到PDM內(nèi)部的累加器、時鐘分頻器。2、一種用于TD-SCDMA、Beyond3G、4G終端的脈沖密度調(diào)制器PDM，其特征是(1)該脈沖密度調(diào)制器PDM輸出邏輯1和邏輯0，它的輸出是通過一個模擬低通片外濾波器產(chǎn)生一個模擬值，當(dāng)它輸出高電平信號時，電壓非常接近電源電壓Vcc——在本設(shè)計中為3.3V,而當(dāng)它輸出低電平信號時，電壓非常接近于地GND電壓；(2)該脈沖密度調(diào)制器PDM具備多比特表示的高分辨率，可以輸出從VL到VH——其中Vr^是邏輯低電平對應(yīng)的電壓，VH是邏輯高電平對應(yīng)的電壓——范圍內(nèi)的所有電壓值，同時，該脈沖密度調(diào)制器PDM的輸出還可以被設(shè)置成高阻態(tài)Hi-Z，即，PDM輸出被設(shè)置成輸出禁止，輸出禁止僅在輸出腳執(zhí)行；(3)該脈沖密度調(diào)制器PDM的刷新速率可以由DSP用DSP軟件/固件來設(shè)置，更快的刷新速率對應(yīng)于更短的刷新周期；(4)在同時使用多個脈沖密度調(diào)制器PDM時，所有的PDM可以被分成若干組，每一組可以包含若干個PDM，每組PDM可以單獨使能，這些組均由PDM時鐘使能信號控制，每一組PDM均有自己的復(fù)位電路；(5)每次脈沖密度調(diào)制器PDM收到DSP的復(fù)位信號時進(jìn)行復(fù)位，此時PDM被初始化為高阻態(tài)；(6)當(dāng)脈沖密度調(diào)制器PDM被設(shè)置成高軌電平輸出~~Rail-Hi——或者是高阻態(tài)，脈沖密度調(diào)制器PDM的內(nèi)部時鐘分頻器停止工作。3、一種用于TD-SCDMA、Beyond3G、4G終端的脈沖密度調(diào)制器PDM，該脈沖密度調(diào)制器PDM由DSP接口、時鐘門控單元、時鐘分頻器、累加器、或門、輸出寄存器、復(fù)位電路、輸出控制電路等部件構(gòu)成，其特征是(1)脈沖密度調(diào)制器PDM內(nèi)部的DSP接口主要由DSP地址總線的地址譯碼器和數(shù)據(jù)寄存器構(gòu)成，DSP接口完成對地址總線的地址譯碼，當(dāng)譯碼出的地址落入對應(yīng)于PDM的內(nèi)存映射時，DSP數(shù)據(jù)總線發(fā)送到DSP接口中的數(shù)據(jù)被寄存到相應(yīng)的寄存器中；(2)脈沖密度調(diào)制器PDM都由其DSP接口中的一個16比特的寄存器所控制，后者被稱為PDM寄存器；(3)PDM寄存器中用其存儲的數(shù)據(jù)比特位的值表示在一個周期內(nèi)高電平脈沖的數(shù)目；(4)DSP通過其與脈沖密度調(diào)制器PDM之間的地址總線、數(shù)據(jù)總線寫PDM寄存器，設(shè)置PDM寄存器中的值；(5)PDM寄存器中的部分比特位被用作模式比特，這些模式比特的值來自DSP的內(nèi)存映射寄存器，PDM寄存器寄存這些信號并提供給PDM內(nèi)部相關(guān)模塊使用，這些模式比特決定了脈沖密度調(diào)制器PDM工作的不同模式；(6)PDM寄存器中的模式比特決定了脈沖密度調(diào)制器PDM可以工作在正常操作模式、高軌電平輸出模式、禁止輸出模式即高阻態(tài)Hi-Z模式；(7)PDM寄存器中的部分比特位被用作時鐘分頻比率比特位，時鐘分頻比率比特位用來對輸入時鐘進(jìn)行分頻，將輸入時鐘降低到PDM刷新速率，較長的刷新周期可以節(jié)省電源功率，但要求在PDM輸出電路使用較大的RC值；(8)該PDM寄存器對于DSP也是可讀的。4、一種用于TD-SCDMA、Beyond3G、4G終端的脈沖密度調(diào)制器PDM，該脈沖密度調(diào)制器PDM由DSP接口、時鐘門控單元、時鐘分頻器、累加器、或門、輸出寄存器、復(fù)位電路、輸出控制電路等部件構(gòu)成，其特征是(1)脈沖密度調(diào)制器PDM內(nèi)部的累加器模塊由一個加法器和一個相同比特寬度的寄存器構(gòu)成，該加法器是一個脈動進(jìn)位加法器；(2)在復(fù)位時，該累加器模塊內(nèi)部寄存器的所有比特位被置成O。否則，在獲得時鐘使能信號條件下，在每一個時鐘脈沖，累加器模塊內(nèi)部寄存器將保持其值等于該寄存器當(dāng)前值與PDM寄存器中PDM值相加的結(jié)果，加法器輸出的最高有效位比特即是PDM值；(3)脈沖密度調(diào)制器PDM內(nèi)部的時鐘分頻器產(chǎn)生用于累加器模塊的時鐘使能信號，該模塊的用途是對通過分頻降低時鐘頻率來降低累加器模塊的耗電，為進(jìn)一步省電，當(dāng)輸出禁止或當(dāng)PDM輸出被設(shè)置成高軌電平輸出模式RAIL一HI模式時，時鐘分頻單元被禁止輸出；(4)時鐘分頻器還被用于實現(xiàn)對PDM工作時鐘分頻。利用PDM寄存器的時鐘分頻比率比特設(shè)定分頻比率，在復(fù)位時，時鐘分頻器的值被置成0;(5)脈沖密度調(diào)制器PDM內(nèi)部的時鐘門控單元還使用來自外部時鐘生成器模塊產(chǎn)生的PDM時鐘使能信號，它使用該信號門控外部時鐘生成器發(fā)來的時鐘信號，從而獲得供給各PDM的內(nèi)部時鐘。全文摘要本發(fā)明提出一種用于TD-SCDMA、Beyond3G、4G終端的脈沖密度調(diào)制器。該脈沖密度調(diào)制器PDM由DSP接口、時鐘門控單元、時鐘分頻器、累加器、或門、輸出寄存器、復(fù)位電路、輸出控制電路等部件構(gòu)成。它的輸出是通過一個模擬低通片外濾波器產(chǎn)生一個模擬值。當(dāng)它輸出高電平信號時，電壓非常接近電源電壓Vcc，而當(dāng)它輸出低電平信號時，電壓非常接近于地GND電壓。該脈沖密度調(diào)制器PDM可以具備多比特表示的高分辨率，可以輸出從邏輯低電平到邏輯高電平范圍內(nèi)的所有電壓值。該脈沖密度調(diào)制器PDM的輸出還可以被設(shè)置成高阻態(tài)。該脈沖密度調(diào)制器PDM的刷新速率可以由DSP用DSP軟件/固件來設(shè)置。在同時使用多個脈沖密度調(diào)制器PDM時，所有的PDM可以被分成若干組。每一組可以包含若干個PDM。每組PDM可以單獨使能。這些組均由PDM時鐘使能信號控制。每一組PDM均有自己的復(fù)位電路。每次脈沖密度調(diào)制器PDM收到DSP的復(fù)位信號時進(jìn)行復(fù)位，被初始化為高阻態(tài)。當(dāng)脈沖密度調(diào)制器PDM被設(shè)置成高軌電平輸出或者是高阻態(tài)，脈沖密度調(diào)制器PDM的內(nèi)部時鐘分頻器停止工作。文檔編號H04B14/04GK101252397SQ20071006908公開日2008年8月27日申請日期2007年6月15日優(yōu)先權(quán)日2007年6月15日發(fā)明者許曉斌,許雪琦申請人:浙江華立通信集團(tuán)有限公司