專利名稱：跟蹤浮動擴散復位電平的抗重疊電路系統的制作方法
技術領域：
一般來說，本發明涉及半導體成像器的像素體系結構。更具體來說，本發明涉及 成像傳感器的抗重疊系統。
背景技術：
圖l是傳統四晶體管(4T)像素100的圖解。像素100包括光敏元件IOI (其 顯示為光電二極管)、浮動擴散節點C及四個晶體管(轉移晶體管111、復位晶體管112、 源跟隨器晶體管113及行選擇晶體管114)。像素100接收如下信號TX控制信號， 其用于控制轉移晶體管111的導電性；RST控制信號，其用于控制復位晶體管112的 導電性；及ROW控制信號，其用于控制行選擇電晶體114的導電性。浮動擴散節點 C的電壓控制源跟隨器晶體管113的導電性。當行選擇晶體管114導電時，在節點B 處提供源跟隨器晶體管113的輸出。
轉移及復位晶體管111、 112的狀態決定；浮動擴散節點C是在電荷累積周期期 間耦合至光敏元件101，以接收由光敏元件101所產生的光生電荷；還是在復位周期 期間耦合至來自節點A的像素功率源VAAPIX。
如下操作像素100。斷言ROW控制信號以致使行選擇晶體管114導電。同時， 斷言RST控制信號，但不斷言TX控制信號。此將浮動擴散節點C耦合到節點A處的 像素功率VAAPIX，且將節點C處的電壓復位到像素功率VAAPIX。像素100在節點 B處輸出復位信號Vrst。如下文結合圖2更加詳細地解釋，通常將節點B耦合到成像 器200的列線215 (圖2)。
在已輸出復位信號Vrst之后，不斷言RST控制信號。在電荷累積周期期間光敏 元件101暴露于入射光并基于所述入射光的電平積聚電荷。在電荷累積周期之后，斷 言TX控制信號。此將浮動擴散節點C耦合到光敏元件101。電荷流過轉移晶體管111 并減小浮動擴散節點C處的電壓。像素100在節點B處輸出光信號Vsig。所述復位及 光信號Vrst、 Vsig是總像素輸出的不同分量(即，Voutput=Vrst-Vsig)，如下文更詳 細解釋，此通常由成像器200 (圖2)處理。
圖2是成像器200的圖解，其包括多個形成像素陣列201的像素100、 100'。像 素陣列201包括由暗(即，不成像)像素100'組成的外部區域201a及由成像像素100 組成的內部區域201b。由于空間限制，將像素陣列201畫為4x4陣列。所屬技術領 域的技術人員應認識到，在多數成像器200中，像素陣列201的外部區域201a及內部
區域201b兩者都通常將包括多得多的像素100，、 100。
暗像素100，實質上與成像像素100 (圖1)相同，但其不用于捕捉圖像。通常， 暗像素100'的光敏元件101被遮蔽而避開入射光。如圖2中所示，暗像素100'也被耦 合到列線215。在一些成像器中，不迸一步處理由暗像素100，產生的輸出，但在其他 成像器中將所述輸出處理為不成像信號以提供暗信號電平。
成像器200還包括行電路系統210、列電路系統220、數字處理電路240及存儲 裝置250。成像器200還包括控制器260。行電路系統210自像素陣列201選擇像素行 100、 100'。所述選定的像素行IOO、 IOO，通過列線路215將其復位及像素信號Vrst、 Vsig輸出到列電路系統220。列電路220取樣并保持復位及像素信號Vrst、 Vsig。對 于由成像像素100產生的信號，列電路系統220還形成像素輸出(Vrst-Vsig)，通過線 路216將其提供給數字轉換電路230。數字轉換電路230將所述像素輸出信號轉換為 相應的數字值，且可包括(例如)復數個模擬數字轉換器。然后，由數字處理電路240 處理所述數字值，其將經處理的值存儲于存儲裝置250中(以供輸出)。控制器260 耦合到像素陣列201、行電路系統210、列電路系統220、數字處理電路240及存儲裝 置250，且提供控制信號以實施上述處理。從不成像像素100'產生的信號或者既不由 數字轉換電路230、數字處理電路240取樣并保持且隨后處理，也不存儲于存儲裝置 250中，或者被取樣并保持且處理以提供暗信號電平。
像素IOO易受到一種稱為重疊的失真影響。重疊是指當即使亮光入射到像素上所 述像素仍輸出對應于暗像素的像素信號時所出現的失真。當像素暴露于亮光時可能出 現重疊，因為光敏元件IOI可產生大量光生電荷。雖然，像素100正在輸出復位信號 Vrst，但在正在進行的累積周期期間一部分由光敏元件101產生的光生電荷可能從轉 移晶體管111溢出到浮動擴散節點C中。此減小所述浮動擴散節點處的所述復位電壓 且可以導致像素100輸出不正確的復位信號Vrst(即，減小的電壓)。此又可以導致所 述復位既光信號Vrst、 Vsig是幾乎相同的電壓。舉例而言，光及復位信號Vrst、 Vsig 可各自是約O伏特。因此，像素輸出(Vrst-Vsig)可變成約O伏特，其對應于通常與 暗像素相關聯的輸出電壓。重疊不涉及不成像像素100'，這是因為其光敏元件101被 遮蔽而避開入射光。
抗重疊電路可用于最小化重疊的影響。舉例而言，由于在重疊期間像素的復位電 壓將趨向于下降到O伏特，故抗重疊電路可監控所述復位信號的電壓電平。如果所述 電壓電平下降到閾值電壓之下，則所述抗重疊電路可假定可能出現了 (或正在出現) 重疊且然后通過將所述復位電平拉升到正確電壓而校正所述復位信號的電壓電平，借 此最小化所述重疊影響。
圖3是采用抗重疊電路的圖2的列電路系統220的一個實施方案的更詳細圖解。 在列電路系統220中，通過節點D將與成像像素100相關聯的每一列線路215耦合到 抗重疊(AE)電路310、負載電路390及取樣及保持(SH)電路380。每一 SH電路 380也通過線路216耦合到數字轉換電路230 (圖2)。負載電路390用來將節點D處
的電壓穩定為所述復位信號Vrst，且光信號Vsig通過列線路215在像素100與負載電 路390之間行進。或者，SH電路380取樣并將節點D處的電壓保持為復位信號Vrst， 且在列線路215上于像素100與負載電路390之間傳輸光信號Vsig。當在像素100與 負載電路390之間傳導復位信號Vrst時，AE電路310通過監控節點D處的電壓而起 作用以最小化重疊的影響。如果在復位信號Vrst的輸出期間節點D處的電壓下降到預 定閾值之下，則AE電路310通過將復位信號Vrst的電壓箝位到預定電壓閾值而進行 干預。如此，通過確保所述復位電壓不下降到預定閾值之下而最小化重疊失真。在列 電路系統220中，與不成像像素100'相關聯的每一列線路215僅耦合到相應負載電路 390。此實施方案對應于不進一步處理不成像像素100，的成像器，然而如先前所提到， 一些成像器可處理來自不成像像素100'的信號。如圖3中所示，每一AE電路310接 收控制信號AE_SHR及AE_Vref。下文將結合圖4解釋所述信號的功能。
圖4是AE電路310的實例性實施方案的圖解。AE電路310用于選擇性地將節 點D箝位到節點E，借此將節點D處的電壓設定為AE—Vref減去晶體管320的閾值電 壓(晶體管330起開關的作用且不應可觀地影響節點D處的電壓電平)。更具體來說， 如果所述像素正在輸出復位信號且所述復位信號電平在預定電壓之下，則AE電路310 將節點D處的電壓箝位為AE—Vref減去晶體管320的閾值電壓，借此最小化所述重疊 失真的影響。
更具體來說，AE電路310接收節點E處的像素功率VAAPIX，節點E耦合到AE 晶體管320的一個源極/漏極。AE晶體管320串聯耦合開關晶體管330，開關晶體管 330又串聯耦合到節點D。將AE閾值電壓AE—Vref供給AE晶體管320的柵極，同時 將控制信號AE—SHR供給開關晶體管320的柵極。
AE—SHR控制信號用于僅當復位信號Vrst正在由像素100輸出并由取樣及保持電 路380取樣時通過致使AE晶體管330導電而激活AE電路310。 AE_SHR控制信號可 相同于(例如)由控制電路260 (圖2)產生以控制何時取樣及保持電路380 (圖3) 取樣并保持復位信號Vrst的SHP控制信號。AE—SHR控制信號可以是由控制電路260 (圖2)產生的。
現在也參照圖5，可看到，AE閾值電壓AE—Vref是由電路500從像素功率VAAPIX 產生的。電路500通常是基于電阻器的分壓器，其從像素功率VAAPIX產生AE閨值 電壓AE_Vref 。在圖5中，由電阻器510及520控制AE閾值電壓AE_Vref 。 AE閾值 電壓AE_Vref被設定為預定電平。如果節點D處的電壓下降到AE閾值電壓AE_Vref 的電平之下同時開關晶體管330正在導電，則AE電路310將節點D處的電壓箝位到 AE—Vref減去晶體管320的閾值電壓。
因而，為提供抗重疊功能，必須將AE閾值電壓AE一Vref設定在正確電平，所述 正確電平對應于像素的標稱(即，不在重疊期間)復位信號電壓電平的偏移量。不幸 地，半導體制造在每一集成電路中產生變化。與(例如)在復位操作期間注入像素的 浮動擴散節點C的電荷量或晶體管的閾值電壓相關聯的差可改變標稱復位信號電壓電
平及(因而)AE閾值電壓AE—Vref的理想電壓電平。雖然可通過校準所述AE閾值電 壓信號的電壓電平而校正所述變化，但仍希望并需要一種最小化制造后校準的抗重疊 電路。
發明內容
本發明的實例性實施例提供一種用于成像器的抗重疊電路。所述抗重疊電路是由 與成像像素相同的半導體襯底上的像素電路系統所形成。更具體來說，兩個毗鄰像素 電路經修改以形成放大器。所述放大器的一個輸入適合于從所述像素電路中的一者接 收復位信號，同時另一輸入適合于被設定為所述放大器的輸出的預定偏移電壓。所述 放大器較佳地是單位增益放大器以便將所述放大器的輸出設定為等于離開所述復位信 號的電壓電平預定偏移量的電壓電平。
由于所述抗重疊電路受到與所述成像陣列像素相同的制造處理條件的影響且可 以在不需要大范圍的制造后校準的情況下可靠地向所述抗重疊電路提供電壓基準。
參照附圖閱讀下文所給出的關于本發明實例性實施例的詳細說明，本發明的前述
及其他優點和特征將變得更顯而易見，其中 圖1圖解傳統像素； 圖2圖解利用圖1像素的成像器； 圖3圖解來自圖2成像裝置的列電路系統； 圖4圖解抗重疊電路；
圖5圖解用于產生抗重疊閾值電壓的電路；
圖6A圖解用于根據本發明的第一實例性實施例產生抗重疊閾值電壓的電路； 圖6B是用于圖解圖6A中所圖解電路的操作的簡化方塊圖；及 圖7圖解并入具有圖6電路的成像器的系統。
具體實施例方式
現在參照附圖，其中相同編號指示相同元件，圖6中顯示用于根據本發明的實例 性實施例產生抗重疊閾值電壓AE—Vref的電路600的圖解。電路600較佳地至少與相 關成像器的像素陣列201及列電路220列電路形成于相同集成電路上，但在其他方面 不是產生像素信號的成像陣列的一部分。電路600產生用于成像器200的抗重疊電路 310 (圖3)中的每一者的抗重疊閾值電壓AE—Vref。如下文將更詳細地解釋，電路600 的部分是像素電路(例如，將不進一步處理其輸出的非成像像素)的修改。通過相同 集成電路上的經修改像素電路作為所述像素陣列及列電路220，電路600受到與成像
器200的成像像素100相同的半導體制造所引入的變化，且因而產生抗重疊閾值電壓 AE_Vref，其可不管由所述變化導致的對復位信號電壓電平的改變而位于復位信號電 壓電平的預定偏移量處。
電路600被組織為三個交迭方塊601、 602及603、偏移電壓產生器630、及可選 取樣及保持電路650。如下文進一步說明，電路600包括三個功率輸入節點Al、 A2 及A3 (其中的每一者均用于接收像素功率VAAPIX)及三個控制信號輸入節點XI、 X2及Y、輸出信號節點Z及內部節點C、 I+、 I-、 IL及OUT。內部節點IL耦合到負 載電路390'。
方塊601較佳地是用于與電路600相關聯的成像器中的像素電路100 (圖1)的 改型。方塊601包括光敏元件IOI (其可以是當用于電路601時被遮蔽而避開入射 光的光電二極管)、N-信道轉移晶體管lll、 N-信道復位晶體管112、 N-信道第一源跟 隨器晶體管113a、 N-信道第一行選擇晶體管114a及浮動擴散節點C。第一源跟隨器晶 體管113a的柵極對應于內部節點I+。在電路601中，轉移晶體管111的柵極永久地耦 合到預定電壓，其致使轉移晶體管111在復位操作期間保持關閉且不導電，類似于成 像像素操作。在一個實例性實施例中，轉移晶體管lll的柵極耦合到地電位。類似于 像素IOO，復位晶體管112的源極/漏極(通過節點A1)耦合到像素功率VAAPIX，且 復位晶體管112的另一源極/漏極耦合到浮動擴散節點C。復位晶體管112的柵極對應 于節點Y且耦合到控制信號AE_RST，其是跟隨用于像素陣列201 (圖2)中選定行 的RST控制信號的狀態的控制信號。第一源跟隨器晶體管113a具有耦合到浮動擴散 節點C的柵極、 一個耦合到行選擇晶體管114a的源極/漏極的源極/漏極、及另一個耦 合到節點II的源極/漏極，其通過晶體管610及電路603的節點A2接收像素功率 VAAPIX。第一行選擇晶體管114a的柵極耦合到節點XI以接收控制信號AE_ROW， 其是跟隨用于像素陣列201中所述選定行的ROW控制信號的狀態的控制信號。第一 行選擇晶體管114a的另一源極/漏極通過節點12耦合到負載電路390'。
方塊601的不與方塊603共享的部分的功能是提供信號到節點I+。所述信號是由 成像器200 (圖2)的像素IOO (圖l)產生的標稱復位信號的等效物。更具體來說， 當斷言控制信號AE_RST高到致使晶體管112導電時，從節點C到節點I+之間流動的 信號等于在不重疊狀態下由像素100產生的復位信號。此信號不需校準，這是因為電 路601共享與成像器200的像素100類似的設計且制造于同一集成電路上，且因而共 享相同的半導體制造引入變化。方塊601不經受重疊失真，這是因為其光敏元件101 被遮蔽而避開入射光。
方塊602也較佳地是與電路600相關聯的成像器200中所使用的像素電路IOO(圖 1)的改型。舉例而言，方塊602包括第二 N-信道源跟隨器晶體管113b及第二 N-信 道行選擇晶體管114b。晶體管113b及114b通過其源極及漏極串聯耦合。第二源跟隨 器晶體管113b的柵極對應于節點I-，同時不耦合到第二行選擇器晶體管114b的第二 行選擇晶體管U3b的源極/漏極對應于節點OUT。第二行選擇晶體管114b的柵極對應于節點X2。偏移電壓產生器630耦合于節點I-與OUT之間，并接收控制信號IN。偏 移電壓產生器630較佳地是具有數字輸入接收控制字IN、耦合到節點OUT的負輸出 端子及耦合到節點I-的模擬輸出的數字-模擬轉換器。偏移電壓產生器630基于控制字 IN的內容強制節點I-與OUT之間的電壓差。所述數字字可由控制器供應，例如，成 像器200的控制器260 (圖2)。
最大方塊是方塊603，其形成一個放大器，其中分別于端子I+及I-處供應正及負 輸入，同時在節點OUT處供應輸出AE—Vref。節點OUT還可以耦合到取樣及保持電 路650，其可用于在所述取樣及保持電路的輸出處提供AE一Vref電壓。方塊603包括 節點IL,其耦合到第一及第二行選擇晶體管114a、 114b的源極/漏極。節點IL也耦合 到負載電路390'，在一個實例性實施例中其包含經偏壓以流動兩倍于標準負載電路 390電流的電流的晶體管640。
圖6B是用于解釋圖6A的電路600的操作的簡化圖。圖6B圖解放大器6，其具 有正及負輸入A+、 A-及輸出0及用于形成偏移電壓的電池7。如果將對應標稱復位信 號電平的電壓提供于輸入A+，則該放大器將在節點O輸出電壓AE一Vref，其比標稱 復位信號電平低由所述電池形成的偏移電壓的量值。
同樣地，在圖6A中，方塊603的放大器由晶體管610、 620、負載電路390'及兩 個經修改電路601、 602的某些部分形成。方塊601的不與方塊603交迭的部分產生標 稱復位信號電壓電平。所述偏移電壓由偏移電壓產生器630產生。方塊603在節點OUT 處產生處于等于VAAPIX電壓電平減去由偏移電壓產生器630形成的偏移電壓的電壓 電平的AE_Vref電壓。
圖7圖解基于處理器的系統700。系統700是具有成像裝置的數字系統的示例。 在不限定于的情況下，系統700可以是計算機系統的一部分、照相機、掃描器、機 器視覺系統、車輛或個人導航系統、有照相機的便攜式電話、電視電話、監視系統、 自動聚焦系統、光學跟蹤系統、成像穩定系統、運動檢測系統、或其他具有成像功能 的系統。系統700 (例如，照相機)通常包含總線720。處理器(例如，CPU702)、存 儲器(例如，RAM704)、可裝卸存儲器714、 I/O裝置706及成像器200耦合到總線 720，成像器200包括本發明的電路600以產生用于其抗重疊電路310 (圖3)的基準 電壓。
應了解，本發明的其他實施例包括制造電路600的方法。舉例而言，在一個實例 性實施例中，制造抗重疊電路的方法包括如下步驟在對應于單集成電路的襯底的一 部分上提供至少多個成像像素100、列電路系統220及電路600。可使用熟知的半導體 制造技術將像素100、列電路系統220及電路600制造于相同集成電路上。
因此，本發明利用如下可能性與成像器的像素陣列的像素及列電路系統位于相 同集成電路上的經修改電路將具有相同的半導體制造引入工藝變化。理想地，不成像 像素經修改以變成基準電壓產生器的一部分。盡管成像器之間因半導體制造工藝所致 在此電壓方面存在差異，但所述基準電壓發生器經設計以產生等于所述成像器像素的
正常復位信號電壓電平的可控偏移量的電壓。
雖然上文己結合實例性實施例詳細地闡述了本發明，但應理解本發明并不限于上 文所揭示的實施例。相反，本發明可經修改而包含任何數量的此前并未闡述的變化形 式、更改形式、替代形式或等效布置，但這些變化形式、更改形式、替代形式或等效 布置與本發明精神及范圍相一致。相應地，本發明并非受限于前述說明書或圖式，而 僅受限于隨附權利要求書的范圍。
權利要求
1、一種成像器電路，其包括像素陣列，其用于產生各個復位信號及圖像輸出信號；抗重疊電路，其用于控制所述復位信號的電平并利用基準電壓；基準電壓產生電路，其用于響應于受制造條件影響的信號產生所述基準電壓，所述制造條件影響由所述像素產生的所述復位信號。
2、 如權利要求1所述的成像器電路，其中所述像素陣列、所述抗重疊電路及所 述基準電壓產生電路均位于同 一集成電路上。
3、 如權利要求1所述的成像器電路，其中所述基準電壓產生電路包含 像素電路，其用于產生標稱復位信號；及電壓電路，其用于產生處于離開所述標稱復位信號的電壓電平一偏移量處的所述 基準電壓。
4、 如權利要求3所述的成像器電路，其中所述像素電路包含被遮蔽ffD避升入射 光的光敏元件。
5、 如權利要求4所述的成像器電路，其中所述像素電路進一步包含浮動擴散節點；及轉移晶體管，其通過其源極及漏極耦合于所述光敏元件與所述浮動擴散節點之 間，所述轉移晶體管具有耦合到電位源的柵極，從而使所述轉移晶體管保持處于不導 電狀態。
6、 如權利要求3所述的成像器電路，其進一步包括 負載電路，其耦合到所述像素電路以接收所述標稱復位信號；其中所述電壓電路包含電流鏡，其用于產生與所述標稱復位信號相同的鏡像信號；及偏移電路，其用于產生所述基準電壓作為所述鏡像信號的電壓電平的偏移電壓電平。
7、 如權利要求6所述的成像器電路，其中所述偏移電路進一步包含晶體管，其具有經耦合以接收所述鏡像信號的第一源極/漏極、耦合到所述負載電 路的第二源極/漏極、及耦合到偏移電壓產生器的柵極，所述偏移電壓產生器用于形成 所述第一源極/漏極與所述柵極之間的偏移電壓。
8、 如權利要求7所述的成像器電路，其中所述偏移電壓產生器包含數字-模擬轉換器，所述數字-模擬轉換器具有耦合到所述晶體管的所述柵極的模擬輸出及耦合到所 述第一源極/漏極的接地功率端子。
9、 如權利要求l所述的成像器電路，其進一步包括取樣及保持電路，其耦合到所述基準電壓產生電路，所述取樣及保持電路適合于取樣并保持所述基準電壓。
10、 一種成像器，其包括像素陣列，其用于產生各個復位信號及圖像輸出信號； 列電路，其耦合到所述像素陣列以從所述陣列中選擇像素行進行處理； 多個抗重疊電路，其用于控制從所述選定的像素行接收的所述復位信號的電平并 利用基準電壓；基準電壓產生電路，其用于響應于受制造條件影響的信號產生所述基準電壓，所 述制造條件影響由所述像素產生的所述復位信號。
11、 如權利要求10所述的成像器，其中所述像素陣列、所述抗重疊電路及所述 基準電壓產生電路均位于同一集成電路上。
12、 如權利要求10所述的成像器，其中所述基準電壓產生電路包含 像素電路，其用于產生標稱復位信號；及電壓電路，其用于產生處于離開所述標稱復位信號的電壓電平一偏移量處的所述 基準電壓。
13、 如權利要求12所述的成像器，其中所述像素電路包含被遮蔽而避開入射光 的光敏元件。
14、 如權利要求13所述的成像器，其中所述像素電路進一步包含浮動擴散節點；及轉移晶體管，其通過其源極及漏極耦合于所述光敏元件與所述浮動擴散節點之 間，所述轉移晶體管具有耦合到電位源的柵極，從而使所述轉移晶體管保持處于不導 電狀態。
15、 如權利要求12所述的成像器，其進一步包括 負載電路，其耦合到所述像素電路以接收所述標稱復位信號；其中所述電壓電路包含電流鏡，其用于產生與所述標稱復位信號相同的鏡像信號；及偏移電路，其用于產生所述基準電壓作為所述鏡像信號的電壓電平的偏移電壓電平。
16、 如權利要求15所述的成像器，其中所述偏移電路進一步包含晶體管，其具有經耦合以接收所述鏡像信號的第一源極/漏極、耦合到所述負載電 路的第二源極/漏極、及耦合到偏移電壓產生器的柵極，所述偏移電壓產生器用于形成 所述第一源極/漏極與所述柵極之間的偏移電壓。
17、 如權利要求16所述的成像器，其中所述偏移電壓產生器包含數字-模擬轉換 器，所述數字-模擬轉換器具有耦合到所述晶體管的所述柵極的模擬輸出及耦合到所述 第一源極/漏極的負輸出端子。
18、 如權利要求10所述的成像器，其進一步包括取樣及保持電路，其耦合到所述基準電壓產生電路，所述取樣及保持電路適合于取樣并保持所述基準電壓。
19、 一種成像系統，其包括-處理器；及成像器，其耦合到所述處理器，所述成像器包括像素陣列，其用于產生各個復位信號及成像輸出信號；列電路，其耦合到所述像素陣列以從所述陣列中選擇像素行進行處理；多個抗重疊電路，其用于控制從所述選定的像素行接收的所述復位信號的所述電平并利用基準電壓；基準電壓產生電路，其用于響應于受制造條件影響的信號產生所述基準電壓，所述制造條件影響由所述像素產生的所述復位信號。
20、 如權利要求19所述的成像系統，其中所述像素陣列、所述抗重疊電路及所 述基準電壓產生電路均位于同一集成電路上。
21、 如權利要求19所述的成像系統，其中所述基準電壓產生電路包含-像素電路，其用于產生標稱復位信號；及電壓電路，其用于產生處于離開所述標稱復位信號的電壓電平一偏移量處的所述 基準電壓。
22、 如權利要求21所述的成像系統，其中所述像素電路包含被遮蔽而避開入射 光的光敏元件。
23、 如權利要求22所述的成像系統，其中所述像素電路進一步包含 浮動擴散節點；及轉移晶體管，其通過其源極及漏極耦合于所述光敏元件與所述浮動擴散節點之 間，所述轉移晶體管具有耦合到電位源的柵極，從而使所述轉移晶體管保持處于不導 電狀態。
24、 如權利要求21所述的成像系統，其進一步包括 負載電路，其耦合到所述像素電路以接收所述標稱復位信號；其中所述電壓電路包含電流鏡，其用于產生與所述標稱復位信號相同的鏡像信號；及偏移電路，其用于產生所述基準電壓作為所述鏡像信號的電壓電平的偏移電壓電平。
25、 如權利要求24所述的成像系統，其中所述偏移電路進一步包含-晶體管，其具有經耦合以接收所述鏡像信號的第一源極/漏極、耦合到所述負載電路的第二源極/漏極、及耦合到偏移電壓產生器的柵極，所述偏移電壓產生器用于形成 所述第一源極/漏極與所述柵極之間的偏移電壓。
26、 如權利要求25所述的成像系統，其中所述偏移電壓產生器包含數字-模擬轉 換器，所述數字-模擬轉換器具有耦合到所述晶體管的所述柵極的模擬輸出及耦合到所 述第一源極/漏極的接地功率端子。
27、 如權利要求19所述的成像系統，其進一步包括-取樣及保持電路，其耦合到所述基準電壓產生電路，所述取樣及保持電路適合于 取樣并保持所述基準電壓。
28、 一種用于形成成像電路的方法，其包括-提供半導體襯底；在所述半導體襯底上形成用于產生各個復位信號及成像輸出信號的像素陣列；在所述半導體襯底上形成抗重疊電路，所述抗重疊電路用于控制所述復位信號的 電平并利用基準電壓；在所述半導體襯底上形成基準電壓產生電路，所述基準電壓產生電路用于響應于 受制造條件影響的信號產生所述基準電壓，所述制造條件影響由所述像素產生的所述 復位信號；及使用所述半導體襯底形成集成電路。
29、 一種基準電壓產生器，其形成于還包括成像器的像素及列電路系統的集成電 路中，所述基準電壓產生器用于產生基準電壓且包括負載電路，其用于可控地使電流流動到地電位；第一電路，所述第一電路包括第一節點及第二節點，所述第一電路用于產生等于 所述成像器的像素的標稱復位信號電平的信號，且用于使所述信號作為第一電流經由 所述第二節點在所述第一節點與所述負載電路之間流動；第二電路，其包括第三節點、用于輸出所述基準電壓的輸出節點、所述第二節點、 第二電路源跟隨器晶體管及偏移電壓產生器，所述第二電路源跟隨器晶體管具有耦合 到所述第三節點的第一源極/漏極及耦合到所述第四節點的第二源極/漏極，所述偏移電 壓產生器用于產生所述第三節點與所述第二電路源跟隨器晶體管的柵極之間的電壓 差，所述第二電路用于使第二電路經由所述第二節點從所述第三節點流動到所述負載 電路；及第三電路，其包括電流鏡，所述電流鏡耦合到功率源且用于使來自所述功率源的 相同電流分別地流入所述第一及第三節點中。
30、 如權利要求29所述的基準電壓產生器，其進一步包括 取樣及保持電路，其用于取樣在所述輸出節點處產生的所述基準電壓。
全文摘要
本發明涉及一種用于成像器的抗重疊電路，其由與成像像素位于同一半導體襯底上的像素電路系統形成。更具體來說，兩個毗鄰像素電路經修改以形成放大器。所述放大器的一個輸入適合于從所述像素電路中的一者接收復位信號，而另一輸入適合于被設定在來自所述放大器的所述輸出的預定偏移電壓。所述放大器較佳地是單位增益放大器，以使得所述放大器的所述輸出被設定至等于離開所述復位信號的所述電壓電平預定偏移量的電壓電平。因此，所述抗重疊電路以來自像素的所述復位電壓的預定電平輸出基準電壓，且不需要針對復位電壓中與制造有關的變化而加以校準。
文檔編號H04N3/15GK101171829SQ200680015581
公開日2008年4月30日 申請日期2006年4月5日 優先權日2005年4月7日
發明者埃斯彭·A·奧爾森 申請人:美光科技公司