固體攝像裝置、固體攝像裝置中模數變換方法及攝像裝置的制作方法

專利名稱：固體攝像裝置、固體攝像裝置中模數變換方法及攝像裝置的制作方法
技術領域：
本發明涉及固體攝像裝置、固體攝像裝置中的模數變換方法以及攝像裝置，特別涉及具有將從單位像素經由列信號線所輸出的模擬信號變換為數字信號并讀出結構的固體攝像裝置、該固體攝像裝置中的模數變換方法及使用該固體攝像裝置作為攝像器件的攝像裝置。
背景技術：
作為固體攝像裝置，近年公開了對單位像素的行列狀(矩陣狀)的布置按每列配置模數變換裝置(以下，簡稱為ADC(Analog-Digital Converter))的列并列ADC搭載的CMOS圖像傳感器(例如，參考非專利文獻1)。
W.Yang et.al，“An Integrated 800×600 CMOS ImageSystem”ISSCC Digest of Technical Papers，pp.304-305，Feb.1999圖8為示意根據現有例的列并列ADC搭載CMOS圖像傳感器100結構的模塊圖。
在圖8中，單位像素101具有光電二極管和像素內放大器，其通過被行列狀二維配置來構成像素陣列部102。對于該像素陣列部102的行列狀像素配置，按每行布線行控制線103(103-1，103-2，…)，按每列布線列信號線104(104-1，104-2，…)。像素陣列部102的行地址或行掃描控制由行掃描電路105通過行控制線103-1，103-2，…來進行。
在列信號線104-1，104-2，…一端側，為這些列信號線104-1，104-2，…每個配置ADC106來構成列處理部(列并列ADC模塊)107。另外，對各個ADC106設置生成傾斜(RAMP)波形的參考電壓RAMP的數模變換裝置(以下，簡稱為DAC(Digital-Analog Converter))108；和通過同步到規定周期時鐘CK進行計數動作，來測量由后述比較器110進行比較動作的時間的計數器109。
ADC106包括在每個行控制線103-1、103-2…，將從選擇行的單位像素101經由列信號線104-1、104-2、…獲得的模擬信號與由DAC108所生成的參考電壓RAMP相比較的比較器110；以及響應該比較器110的比較輸出從而保持計數器109計數值的存儲器裝置111，其具有將從單位像素101給予的模擬信號變換為N比特的數字信號的功能。
對于各個列處理部107的ADC106的列地址或列掃描控制是通過列掃描電路112進行的。即由各個ADC106所AD變換的N比特數字信號由列掃描電路112通過列掃描順序地讀出到2N比特寬度的水平輸出線113，由該水平輸出線113傳送到信號處理電路114。信號處理電路114由對應2N比特寬度的水平輸出線113的2N個傳感電路、減法電路和輸出電路等構成。
時序控制電路115根據主時鐘MCK生成行掃描電路105、ADC106、DAC108、計數器109和列掃描電路112等各種動作時所必需的時鐘信號或時序信號，將這些時鐘信號或時序信號提供給相應電路部分。
下面，使用圖9的時序圖說明根據上述結構的現有例的CMOS圖像傳感器100的動作。
在從某選擇行的單位像素101到列信號線104-1、104-2、…的第一次讀出動作穩定后，通過從DAC108向比較器110施加傾斜波形的參考電壓RAMP，在該比較器110中進行列信號線104-1、104-2、…的信號電壓Vx與參考電壓RAMP的比較動作。在該比較動作中，在參考電壓RAMP和信號電壓Vx變得相等時反轉比較器110的輸出Vco的極性。接受該比較器110的反轉輸出，在存儲器裝置111中保持對應該比較器110的比較時間的計數器109的計數值N1。
在該第一次讀出動作時，進行單位像素101的復位分量ΔV的讀出。在該復位分量ΔV內，每個單位像素101包含作為偏移(offset)的離散固定模式噪聲。但是，該復位分量ΔV的離散一般較小，而且因為復位電平是全部像素所共用的，第一次讀出時的列信號線14的信號電壓Vx基本是已知的。因而，在第一次復位分量ΔV讀出時，通過調整傾斜波形的參考電壓RAMP，能夠縮短比較器110的比較期間。在現有例中，在7比特量的計數期間(128時鐘)進行復位分量ΔV的比較。
在第二次讀出時，對應附加到復位分量ΔV的每個單位像素101的入射光量的信號分量的讀出通過與第一次讀出相同的動作來進行。即，在從某選擇行的單位像素101向列信號線104-1、104-2、…的第二次讀出動作穩定后，通過從DAC108向比較器110施加傾斜波形的參考電壓RAMP，在該比較器110中進行列信號線104-1、104-2、…的信號電壓Vx與參考電壓RAMP的比較動作。
在將參考電壓RAMP施加到比較器110的同時，由計數器109來進行第二次的計數。從而，在第二次比較動作中，在參考電壓RAMP和信號電壓Vx變得相等時，反轉比較器110的輸出Vco的極性。接受該比較器110的反轉輸出，在存儲器裝置111中保持對應該比較器110的比較時間的計數器109的計數值N2。此時，第一次計數值N1和第二次計數值N2保持在存儲器裝置111內的不同位置。
上述一連串AD變換動作結束后，通過由列掃描電路112的列掃描，將在存儲器裝置111內所保持的第一次和第二次各個N比特的數字信號經由2N條水平輸出線113提供給信號處理電路114，在該信號處理電路114內的減法電路(圖中未示)中完成(第二次信號)-(第一次信號)的減法處理后輸出到外部。此后，通過順序地按每行反復相同動作生成二維圖像。
如上說明，在ADC106中進行由比較器110將從選擇行的單位像素101經由列信號線104-1、104-2、…獲得的信號電壓Vx與由DAC108所生成的參考電壓RAMP相比較，響應該比較輸出在存儲器裝置111中保持計數器109的計數值，從而進行將信號電壓Vx變換為N比特數字信號的動作。
這里，比較器110一般考慮使用較為公知的差動放大器結構。在該差動放大器結構的比較器110中存在從差動放大器的二個輸入端電壓平衡的狀態，在直接向二個輸入端的一個施加信號電壓Vx、向另一端施加參考電壓RAMP來進行比較時，比較器110的輸出在參考電壓RAMP輸入期間正常反轉的情況，但有可能會完全不反轉，或者在參考電壓RAMP輸入后馬上進行反轉。

發明內容
因此，本發明的目的是提供在使用差動放大器結構的比較器的AD變換動作中，在參考電壓RAMP的輸入期間能夠確實地使比較輸出反轉的固體攝像裝置、在該固體攝像裝置中的AD變換方法以及攝像裝置。
為完成上述目的，本發明采用以下結構固體攝像裝置具有像素陣列部，將包括光電變換元件的單位像素行列狀二維配置，同時，對該單位像素的行列狀配置按每列布線列信號線；行掃描裝置，按每行選擇控制上述像素陣列部的各單位像素，在用具有復位二個輸入端電位的復位裝置，將從由上述行掃描裝置所選擇控制的行的單位像素經由上述列信號線施加到一個輸入端的模擬信號與施加到另一個輸入端的傾斜狀的參考電壓相比較的差動放大器結構的比較裝置，將上述模擬信號變換為數字信號的AD變換中，在由上述復位裝置復位動作后將上述另一個輸入端的電壓變更為規定電壓；然后使上述參考信號傾斜狀變化并測量上述比較裝置從比較開始到比較結束的比較時間；根據該比較時間進行AD變換。
在上述結構的固體攝像裝置中，在由復位裝置進行復位動作后，將施加比較裝置的參考信號的輸入端電壓暫時變更為規定電壓，然后通過使參考信號傾斜狀變化，即使在比較裝置的二個輸入端電壓殘留一些離散，由于被施加比較裝置參考信號的輸入端的電壓必定比被施加模擬信號的輸入端電壓要高，因此在參考信號輸入期間，即參考信號與模擬信號比較期間確實地反轉比較裝置的輸出。
按照本發明，在使用差動放大器結構的比較器的AD變換動作中，因為在參考信號輸入期間能夠確實反轉比較輸出，能夠確實地進行AD變換動作。


圖1為示意根據本發明一種實施方式的列并列ADC搭載CMOS圖像傳感器結構的模塊圖。
圖2為示意差動放大器結構的比較器電路例子的電路圖。
圖3為用于說明比較器電路動作的時序圖。
圖4為示意具有變更裝置功能的DAC的具體結構例子的模塊圖。
圖5為示意構成DAC的電流源陣列的單位電流源電路的結構例子的電路圖。
圖6為用于根據本實施方式的CMOS圖像傳感器電路動作說明的時序圖。
圖7為示意根據本發明攝像裝置結構一例的模塊圖。
圖8為示意根據現有例的列并列ADC搭載CMOS圖像傳感器結構的模塊圖。
圖9為用于根據現有例CMOS圖像傳感器電路動作說明的時序圖。
附圖標記說明10…CMOS圖像傳感器；11…單位像素；12…像素陣列部；13…行掃描電路；14…列處理部；15…參考電壓供給部；16…列掃描電路；17…水平輸出線；18…時序控制電路；21-1～21-n…行控制線；22-1～22-m…列信號線；23-1～23-m…ADC(模數變換電路)；24…參考信號線；25…變更部；31…比較器；32…上/下計數器；33…傳送開關；34…存儲器裝置。
具體實施例方式
以下，參考附圖對本發明實施方式進行詳細地說明。
圖1為示意根據本發明一種實施方式的固體攝像裝置，例如列并列ADC搭載CMOS圖像傳感器結構的模塊圖。
如圖1所示，根據本實施方式的CMOS圖像傳感器10構成為除了行列狀(矩陣狀)多個二維配置包含光電變換元件的單位像素11的像素陣列部12，還具有行掃描電路13、列處理部14、參考電壓供給部15、列掃描電路16、水平輸出線17和時序控制電路18。
在該系統結構中，時序控制電路18根據主時鐘MCK，以行掃描電路13、列處理部14、參考電壓供給部15和列掃描電路16等動作為基準生成時鐘信號或控制信號等，對行掃描電路13、列處理部14、參考電壓供給部15和列掃描電路16等進行施加。
而且，在與像素陣列部12相同芯片(半導體基板)19上集成驅動控制像素陣列部12的各單位像素11的外圍驅動系統或信號處理系統，即行掃描電路13、列處理部14、參考電壓供給部15、列掃描電路16、水平輸出線17和時序控制電路18等的外圍電路。
這里省略單位像素11的圖示，但除了光電變換元件(例如光電二極管)，例如還能夠使用將由該光電變換元件光電變換得到的電荷傳送到FD(浮置擴散)部的傳送晶體管、控制該FD部電位的復位晶體管、輸出對應FD部電位的信號的放大晶體管的三個晶體管來構成的，或者還具有用于進行像素選擇的選擇晶體管的四個晶體管來構成等。
在像素陣列部12中，僅m列n行二維配置單位像素11，同時對該m列n行像素排列按每行布線行控制線21(21-1～21-n)，按每列布線列信號線22(22-1～22-m)。每個行控制線21-1～21-n的一端連接到對應行掃描電路13各行的各輸出端。行掃描電路13由移位寄存器或解碼器構成，經由行控制線21-1～21-n進行像素陣列部12的行地址或行掃描的控制。
列處理部14例如具有在每像素陣列部12的像素列，即在每列信號線22-1～22-m上設置的ADC(模數變換電路)23-1～23-m，將從像素陣列部12的各單位像素11向每列輸出的模擬信號變換為數字信號并輸出。在本發明中特征在于這些ADC23-1～23-m的結構，在后對其進行詳細描述。
參考電壓供給部15隨時間經過使電平階梯狀(傾斜狀)變化(在本例中為下降)，作為生成所謂傾斜(RAMP)波形的參考電壓RAMP的裝置，例如具有DAC(數模變換電路)151。并且作為生成傾斜波形的參考電壓RAMP的裝置并不限于DAC151。
DAC151在由來自時序控制電路18所施加的控制信號CS1的控制下，根據從該時序控制電路18所施加的時鐘CK來生成參考電壓RAMP，經由參考信號線24提供給各列處理部15的ADC23-1～23-m。
這里，對于作為本發明特征的ADC23-1～23-m的結構進行具體說明。
并且，各ADC23-1～23-m構成為能夠選擇地進行對應以讀出全部單位像素11的信息的逐行掃描方式的通常幀速率模式、和與通常幀速率模式時相比將單位像素11的曝光時間設定為1/N來將幀速率提高到例如2倍的N倍的高速幀速率模式的各動作模式的AD變換動作。
通常幀速率模式和高速幀速率模式的模式切換通過從時序控制電路18施加的控制信號CS2、CS3的控制來執行。而且，對于時序控制電路18，從外部的上游裝置(圖中未示)，施加用于切換通常幀速率模式和高速幀速率模式各動作模式的指示信息。
ADC23-1～23-m構成為完全相同，這里例舉ADC23-m來進行說明。ADC23-m構成為具有比較器31、作為計數裝置的諸如上/下計數器(圖中記為U/DCNT)32、傳送開關33和存儲器裝置34。
比較器31將對應從像素陣列部12的第n列各單位像素11所輸出的信號的列信號線22-m的信號電壓Vx與從參考電壓供給部15提供的傾斜波形的參考電壓RAMP相比較，例如在參考電壓RAMP比信號電壓Vx大時輸出Vco為“H”電平，在參考電壓RAMP在信號電壓Vx以下時輸出Vco為“L”電平。在后對于該比較器31的具體電路例子和動作例子的細節進行描述。
上/下計數器32是非同步計數器，在由從時序控制電路18所施加的控制信號CS2的控制下，從時序控制電路18與DAC151同時地施加時鐘CK，通過與該時鐘CK同步地進行下(DOWN)計數或上(UP)計數，從而測量從比較器31的比較動作開始到比較動作結束的比較時間。
具體地，在以通常幀速率模式，從一個單位像素單位11信號的讀出動作中，通過在第一次讀出動作時下計數來測量第一次讀出時的比較時間，通過在第二次讀出動作時進行上計數來測量第二次讀出時的比較時間。
另一方面，在以高速幀速率模式原樣保持對于某行單位像素11的計數結果時，接著對于下行的單位像素11，根據上次計數結果通過在第一次讀出動作時進行下計數來測量第一次讀出時的比較時間，通過在第二次讀出動作時進行上計數來測量第二次讀出的比較時間。
傳送開關33在由時序控制電路18所施加的控制信號CS3的控制下，在以通常幀速率模式結束對某行單位像素11的上/下計數器32的計數動作的時刻成為開(閉合)狀態，并將該上/下計數器32的計數結果傳送到存儲器裝置34。
另一方面，在以例如N＝2的高速幀速率對某行單位像素11結束上/下計數器32的計數動作的時刻成為關(打開)狀態，接著在結束對下行的單位像素11的上/下計數器32的計數動作的時刻成為開狀態，將對于該上/下計數器32的垂直二像素量的計數結果傳送到存儲器裝置34。
這樣，從像素陣列部12的各單位像素11經由列信號線22-1～22-m提供給每列的模擬信號通過ADC23(23-1～23-m)中比較器31和上/下計數器32的各動作，變換為N比特數字信號并存儲到存儲器裝置34(34-1～34-m)中。
列掃描電路16由移位寄存器等構成，進行列處理部14中的ADC23-1～23-m列地址或列掃描的控制。在該列掃描電路16的控制下，順序地向水平輸出線17讀出由各ADC23-1～23-m所AD變換的N比特數字信號，經由該水平輸出線17作為攝像數據輸出。
并且，因為在本發明中并沒有直接關聯所以沒有特別進行圖示，但在上述構成要素以外還可以設置對經由水平輸出線17所輸出的攝像數據實施各種信號處理的電路等。
根據上述結構的本實施方式，在列并列ADC搭載的CMOS圖像傳感器10中，因為能夠經由傳送開關33選擇性地向存儲器裝置34傳送上/下計數器32的計數結果，因而能夠獨立控制上/下計數器32的計數動作、和該上/下計數器32的計數結果向水平輸出線17的讀出動作。
(比較器31的電路例子)圖2為示意比較器31具體電路結構一例的電路圖。根據本例比較器31由以差動放大器310為基本構成的差動比較器。
在圖2中，差動放大器310由共同連接電源的Nch.的輸入晶體管對311、312；連接到這些晶體管對311、312的各漏極和電源VDD間、共同連接到柵極的Pch.的晶體管對313、314；連接到輸入晶體管對311、312的電源共同連接節點和地之間所連接的Nch.的電源流晶體管315構成。
在該差動放大器310中在輸入晶體管對311、312的各柵極和漏極之間分別連接Pch.的晶體管316、317。這些晶體管316、317通過向各柵極施加Low活性的復位電平PSET成為開狀態，短路輸入晶體管對311、312的各柵極和漏極，作為復位這些晶體管對311、312的各柵極電壓，即比較器31的二個輸入端電壓的復位裝置的功能。
在輸入晶體管對311、312的各柵極上分別連接用于切斷DC電平的各個電容318、319一端。電容318的另一端連接到傳送從像素陣列部12的各單位像素11所輸出的模擬信號Vx的列信號線22(22-1～22-m)上。電容319的另一端連接到傳送由DAC151所生成的參考電壓RAMP的參考信號線24上。
(比較器31的動作例)下面，使用圖3的時序圖對于上述結構的比較器31電路動作進行說明。
從單位像素11向列信號線22讀出后述的復位分量，從DAC151向參考信號線24施加任意電壓VS1，在列信號線22和參考信號線24的電位穩定后，在比較開始之前通過激活復位脈沖PSET(低活性)后，使晶體管316、317成為導通狀態來短路晶體管對311、312的各柵極和漏極，將這些輸入晶體管對311、312的動作點復位為漏極電壓。
在該被決定動作點，幾乎消除差動放大器310的二個輸入端電壓，即輸入晶體管對311、312的各柵極電壓的偏移分量(模擬信號Vx和參考電壓RAMP的DC偏移，以及輸入晶體管對311、312的閾值離散引起的偏移)(以下該動作稱為自動歸零)。也就是說，差動放大器310的二個輸入端電壓幾乎相同。通過這樣自動歸零，能夠縮短此后模擬信號Vx和參考電壓RAMP的比較時間。
但是，自動歸零時自動歸零時間較短等情況，應考慮在差動放大器310的二個輸入端電壓中殘留了一些離散。從而，在根據任意的電壓VS1向比較器31原樣輸入參考電壓RAMP來將其與模擬信號Vx進行比較時，存在比較器31輸出Vco在參考電壓RAMP輸入時正常地反轉的情況，但卻完全不反轉，或者是在參考電壓RAMP輸入后馬上反轉的可能。而且，即使在完全取消偏移的情況，根據任意電壓VS1來輸入原樣參考電壓RAMP來將其與模擬信號Vx進行比較時，也會存在比較器31的輸出Vco完全不反轉，或者是在參考電壓RAMP輸入后馬上進行反轉。
因此，在本實施方式中，例如可采用追加變更參考信號線24電位的變更部25，采用通過該變更部25的作用，在自動歸零后，即通過作為復位裝置的晶體管316、317的復位動作后，將施加參考信號線24的電位，即比較器31的參考電壓RAMP的輸入端電壓從任意電壓VS1變更為比其更高的電壓VS2(VS2＞VS1)的結構。
變更部25例如可通過連接到施加電壓VS2的電壓線251和參考信號線24之間如Nch.晶體管252來構成。該晶體管252在自動歸零后，即消除復位脈沖PSET后，通過向柵極施加由時序控制電路15生成的High激活的控制脈沖CS4來成為導通狀態，向參考信號線24施加電壓VS2。
這樣，在自動歸零后，即在由晶體管316、317的復位動作后，將施加比較器31的參考電壓RAMP的輸入端電壓暫時從電壓VS1變更為電壓VS2，通過在此后階梯狀地使參考電壓RAMP變化，在自動歸零時間較短等情況中，即使在差動放大器310的二個輸入端殘留一些離散，因為施加比較器31的參考電壓RAMP的輸入端電壓必定比施加模擬信號Vx的輸入端電壓較高，所以在參考電壓RAMP輸入中，即參考電壓RAMP和模擬信號Vx的比較期間中確實地反轉比較器31的輸出Vco。也就是說，沒有比較器31的輸出Vco完全不反轉或者是在參考電壓RAMP輸入后馬上反轉的情況。
這里，對于電壓VS2，在與電壓VS1相比電壓值較大的情況下，不增長設定參考電壓RAMP和模擬信號Vx的比較期間本身則不反轉比較器31的輸出Vco。因此，對于電壓VS2，將自動歸零的離散，即補償由晶體管316、317復位動作后差動放大器310的二個輸入端電壓差程度的電壓值一般可以設定為從數mV到數十mV以下。
并且，在本例中，設置由連接到電壓線251和參考信號線24間的Nch.晶體管252構成的變更部25，通過該變更部25的作用，將施加比較器31的參考電壓RAMP的輸入端電壓變更為規定電壓VS2，但其僅僅是一例，作為將施加比較器31的參考電壓RAMP的輸入端電壓變更為規定電壓VS2的變更裝置并不局限于由晶體管252構成的變更部25。
作為變更裝置的其它例，例如可以考慮產生參考電壓RAMP的DAC151本身。在該DAC151中，由于不根據任意電壓VS1原樣產生參考電壓RAMP，在產生任意電壓VS1后，暫時產生規定電壓VS2，然后通過產生傾斜波形參考電壓RAMP，能夠將施加于比較器31的參考電壓RAMP的輸入端電壓變更為規定電壓VS2。
以下，舉具體例對于具有變更裝置功能的DAC151進行說明。圖4為示意具有變更裝置功能的DAC151的具體結構例的模塊圖。
如圖4所示，根據本例的DAC151構成為具有傾斜用電流源陣列41、順序選擇電路42、偏移用電流源陣列43、偏移選擇電路44和電阻45。電阻45連接在電路輸入端子46和電路輸出端子47之間。向電路輸入端子46施加特定的基準電壓VREF。
傾斜用電流源陣列41例如構成為將圖5所示結構的單位電流源電路50配置為陣列狀。單位電流源電路50由共同連接到源極的例如Nch.開關晶體管對51、52；連接到這些開關晶體管對51、52的源極共用連接節點和地之間的電流源晶體管53構成。偏移用電流源陣列43也與傾斜用電流源陣列41相同，構成為陣列狀配置單位電流源電路50。
在上述結構的DAC151中，單位電流源電路50的控制脈沖或者其反轉脈沖XS為激活的，通過導通開關晶體管51或52，電流流入電阻45一端，改變從電路輸出端子47所輸出的參考電壓RAMP。根據由順序選擇電路42的順序選擇，通過緩緩增加流入到電阻45的電路輸出端子47側的電流這樣來順序地導通單位電流源電路50的開關晶體管對的一個(51或52)，生成傾斜波形(階梯狀波形)的參考電壓RAMP。
而且，在生成參考電壓RAMP前，與該參考電壓RAMP的生成完全相同，通過控制單位電流源電路50開關晶體管對51、52，能夠生成作為偏移的規定電壓VS2。通過對應能夠從外部任意設定的偏移量所決定的偏移選擇電路44的輸出，進行流入到電阻45的電路輸入端子46側的任意單位電流源電路50的電流的控制，從電路輸出端子47輸出任意電壓(偏移)VS2。
另外作為變更裝置，不用說也可以為其它的能夠將施加比較器31的參考電壓RAMP的輸入端電壓從任意電壓VS 1暫時變更為規定電壓VS2的其它構成也是可以的，并不限于上述兩例。
下面，對于上述結構的CMOS圖像傳感器10的整體動作，使用圖6的時序圖進行說明。
這里，對于單位像素11的具體動作省略說明，但如眾所周知，在單位像素11內進行復位動作和傳送動作，將在復位動作中被復位到特定電位時的FD部的電位作為復位分量從單位像素11輸出到列信號線22-1～22-m，在傳送動作中將由光電變換元件光電變換的電荷被傳送時的FD部的電位作為信號分量從單位像素11輸出到列信號線22-1～22-m。
首先，由DAC151設定任意的電壓VS1。從而，由行掃描電路13通過行掃描選擇某行i，在從該選擇行i的單位像素11向列信號線22-1～22-m的第一次讀出動作穩定后，通過復位脈沖PSET復位比較器31，此后例如由變更部25將施加ADC23-1～23-m的各比較器31的參考電壓RAMP的輸入端的電壓從任意電壓VS1變更為規定電壓VS2，然后從DAC151向各比較器31施加傾斜波形的參考電壓RAMP，在各比較器31中進行列信號線22-1～22-m的各信號電壓(模擬信號)Vx和參考電壓RAMP的比較動作。
在將參考電壓RAMP施加到比較器31的同時，通過從時序控制電路18向上/下計數器32施加時鐘CK，由該上/下計數器32通過下計數動作測量一次讀出動作時比較器31中的比較時間。從而，在參考電壓RAMP和列信號線22-1～22-m的信號電壓Vx變得相等時將比較器31的輸出Vco從“H”電平反轉為“L”電平。接受該比較器31的輸出Vco的極性反轉，上/下計數器32停止下計數動作并保持對應比較器31中第一次比較期間的計數值。
在該第一次讀出動作中，如前所述，讀出單位像素11的復位分量ΔV。在該復位分量ΔV內，每單位像素11內包含作為偏移的離散固定模式噪音。但是，因為該復位分量ΔV的離散一般較小，而且復位分量電平是全部像素共用的，列信號線22-11～22-m的信號電壓V x基本上是已知的。從而，在第一次復位分量ΔV讀出時，通過調整參考電壓RAMP，能夠縮短比較時間。在本實施方式中，在7比特量的計數期間(128時鐘)中進行復位分量ΔV的比較。
在第二次讀出動作中，附加到復位分量ΔV，通過與一次復位分量ΔV讀出動作相同動作來讀出對應每單位像素11入射光量的信號分量Vsig。也就是說，從選擇行i的單位像素11向列信號線22-1～22-m的第二次讀出穩定后，通過從DAC151向ADC23-1～23-m的各比較器31施加參考電壓RAMP，在比較器31中進行列信號線22-1～22-m的各信號電壓Vx和參考電壓RAMP的比較動作的同時，在該比較器31的第二次比較時間通過在上/下計數器32中與第一次相反的上計數動作來測量。
這樣，通過上/下計數器32的計數動作第一次時為下計數動作，第二次時為上計數動作，在該上/下計數器32內自動地進行(第二次比較時間)-(第一次比較時間)的減法處理。從而，在參考電壓RAMP和列信號線22-1～22-m的信號電壓V x變得相等時反轉比較器31輸出Vco的極性，接受該極性反轉停止上/下計數器32的計數動作。其結果是在上/下計數器32中保持對應(第二次比較時間)-(第一次比較時間)的減法處理結果的計數值。
(第二次比較時間)-(第一次比較時間)＝(信號分量Vsig+復位分量ΔV+ADC23的偏移分量)-(復位分量ΔV+ADC23的偏移分量)＝(信號分量Vsig)，通過以上二次讀出動作和上/下計數器32中的減法處理，除了包含每單位像素11的離散的復位分量ΔV，因為還除去每ADC23(23-1～23-m)的偏移分量，能夠僅僅取出對應每單位像素11入射光量的信號分量Vsig。這里，除去包含每單位像素11離散的復位分量ΔV的處理為所謂CDS(Correlated Double Sampling；相關二重抽樣)處理。
在第二次讀出時，由于讀出對應入射光量的信號分量Vsig，為了在較大范圍內判定光量大小必需較大地變化參考電壓RAMP。因此，在根據本實施方式的CMOS圖像傳感器10中，在10比特量的計數期間(1024時鐘)內進行比較信號分量Vsig的讀出。在該情況，第一次和第二次比較比特數不同，但通過在第一次和第二次使參考電壓RAMP的傾斜波形傾斜度相同，因為能夠使AD變換精度相等，得到的由上/下計數器32的(第二次比較時間)-(第一次比較時間)的減法處理結果為正確減法結果。
上述一連串AD變換動作結束后，在上/下計數器32中保持N比特的數字值。從而，在列處理部14的各ADC23-1～23-m中所AD變換的N比特數字值(數字信號)通過由列掃描電路16的列掃描經由N比特寬度的水平輸出線17順序向外部輸出。此后，通過在每行順序反復相同動作來生成二維圖像。
如上所說明的，在列并列ADC搭載的CMOS圖像傳感器10中，自動歸零后，即通過作為復位裝置的晶體管316、317的復位動作后，將施加比較器31的參考電壓RAMP的輸入端電壓暫時從電壓VS1變更為電壓VS2，然后通過使參考電壓RAMP階梯狀(傾斜狀)地變化，不管通過復位脈沖PSET使比較器31成為復位狀態，在參考電壓RAMP輸入中，即參考電壓RAMP和模擬信號Vx比較期間中都確實地反轉比較器31的輸出Vco。
即，在歸零期間較短等情況時，即使在差動放大器310的二個輸入端電壓殘留一些離散，由于施加比較器31的參考電壓RAMP的輸入端電壓必定變得比施加模擬信號Vx的輸入端電壓要高，因此在參考電壓RAMP和模擬信號Vx的比較期間確實地反轉比較器31的輸出Vco。其結果是能夠確實地進行AD變換動作。從而，通過由上/下計數器32測量比較器31從比較開始到比較結束的比較時間，根據該比較時間能夠將信號電壓(模擬信號)Vx變換為數字信號。
而且，因為在根據本實施方式的列并列ADC搭載的CMOS圖像傳感器10中，各個ADC23-1～23-m具有存儲器裝置34，對于第i行的單位像素11向存儲器裝置34傳送AD變換后的數字值，能夠從水平輸出線17向外部輸出，同時，對第i+1行單位像素11并行地執行讀出動作和上/下計數器動作。
但是，各ADC23-1～23-m具有存儲器裝置34并不是必要條件。也就是，即使對各ADC23-1～23-m不具有存儲器裝置34的結構的CMOS圖像傳感器，也能夠與根據上述實施方式的列并列ADC搭載CMOS圖像傳感器10同樣適用本發明。
根據上述實施方式的列并列ADC搭載的COMS圖像傳感器10最好在視頻攝像機或數字靜像攝像機、還有到便攜電話等移動設備的照相機模塊等攝像裝置中作為其攝像裝置來使用。
圖7為示意根據本發明攝像裝置結構的一例的模塊圖。如圖7所示，根據本例的攝像裝置由包含鏡頭61的光學系統、攝像裝置62、照相機信號處理電路63和系統控制器64等構成。
鏡頭61將來自被攝體的像光成像到攝像裝置62的攝像面上。攝像裝置62以像素單位將由鏡頭61在攝像面上成像的像光變換為電信號并輸出所獲得的圖像信號。作為該攝像裝置62可使用根據上述實施方式的列并列ADC搭載的CMOS圖像傳感器10。
照相機信號處理部63對從攝像裝置62所輸出的圖像信號進行各種信號處理。系統控制器64對攝像裝置62或照相機信號處理部63進行控制。特別地，攝像裝置62的列并列ADC如果能夠對應讀出全部像素信息的逐行掃描方式的通常幀速率模式；以及與通常幀速率模式時相比，將像素的曝光時間設定為1/N而將幀速率提高N倍的高速幀速率模式的各動作模式進行AD變換動作，則對應來自外部的指令進行動作模式的切換控制等。
權利要求
1.一種固體攝像裝置，具有像素陣列部，將包括光電變換元件的單位像素行列狀二維配置，同時，對該單位像素的行列狀配置按每列布線列信號線；行掃描裝置，按每行選擇控制上述像素陣列部的各單位像素；以及模數變換裝置，將從由上述行掃描裝置所選擇控制的行的單位像素經由上述列信號線所輸出的模擬信號與傾斜狀的參考信號相比較，根據該比較時間將上述模擬信號變換為數字信號，其特征在于上述模數變換裝置具有差動放大器結構的比較裝置，具有復位二個輸入端電位的復位裝置，比較施加到一個輸入端的上述模擬信號和施加到另一個輸入端的上述參考電壓；測量裝置，測量從上述比較裝置比較開始到比較結束的比較時間；以及變更裝置，在上述復位裝置復位動作后將上述另一個輸入端的電壓變更為規定電壓。
2.權利要求1所述的固體攝像裝置，其特征在于上述規定電壓設置為補償在上述復位裝置復位動作后上述二個輸入端的電壓差的電壓值。
3.一種固體攝像裝置中的模數變換方法，該固體攝像裝置具有像素陣列部，將包括光電變換元件的單位像素行列狀二維配置，同時，對該單位像素的行列狀配置按每列布線列信號線；行掃描裝置，按每行選擇控制上述像素陣列部的各單位像素，用具有復位二個輸入端電位的復位裝置，將從由上述行掃描裝置所選擇控制的行的單位像素經由上述列信號線施加到一個輸入端的模擬信號與施加到另一個輸入端的傾斜狀的參考電壓相比較的差動放大器結構的比較裝置，將上述模擬信號變換為數字信號，其特征在于在上述復位裝置的復位動作后將上述另一個輸入端的電壓變更為規定電壓；然后使上述參考信號傾斜狀變化并測量上述比較裝置從比較開始到比較結束的比較時間；根據該比較時間將上述模擬信號變換為數字信號。
4.一種攝像裝置，具有固體攝像裝置；使來自被攝體的像光成像在上述固體攝像裝置的攝像面上的光學系統，其特征在于上述固體攝像裝置，具有像素陣列部，將包括光電變換元件的單位像素行列狀二維配置，同時，對該單位像素的行列狀配置按每列布線列信號線；行掃描裝置，按每行選擇控制上述像素陣列部的各單位像素；以及模數變換裝置，將從由上述行掃描裝置所選擇控制的行的單位像素經由上述列信號線所輸出的模擬信號與傾斜狀的參考信號相比較，根據該比較時間將上述模擬信號變換為數字信號，上述模數變換裝置具有差動放大器結構的比較裝置，具有復位二個輸入端電位的復位裝置，比較施加到一個輸入端的上述模擬信號和施加到另一個輸入端的上述參考電壓；測量裝置，測量從上述比較裝置比較開始到比較結束的比較時間；以及變更裝置，在上述復位裝置的復位動作后將上述另一個輸入端的電壓變更為規定電壓。
5.一種固體攝像裝置，具有包含被二維配置的多個像素的像素陣列部；以及比較從被上述像素陣列部選擇的行的像素輸出的模擬信號和參考信號的比較部，在輸入上述比較部的上述參考信號的輸入端其電位被復位后，被變更為規定電位。
全文摘要
在差動放大器結構的比較器中，從差動放大器的二個輸入端電壓平衡的狀態，向二個輸入端的一個直接施加信號電壓Vx、向另一個直接施加參考電壓RAMP來進行比較時，比較器輸出有可能完全不反轉，或者是在輸入參考電壓RAMP后馬上反轉。在由復位裝置復位動作(歸零)后，將施加比較器(31)的參考電壓RAMP的輸入端電壓暫時從電壓VS1變更為電壓VS2，然后使參考電壓RAMP階梯狀(傾斜狀)地變化，在參考電壓RAMP輸入期間，即在參考電壓RAMP和模擬信號Vx的比較期間確實地反轉比較器(31)的輸出Vco。
文檔編號H04N5/335GK1921573SQ20061015346
公開日2007年2月28日 申請日期2006年6月2日 優先權日2005年6月2日
發明者村松良德, 福島范之, 新田嘉一, 安井幸弘 申請人:索尼株式會社