專利名稱：：圖像傳感器裝置與光電元件的制作方法
技術領域：
：本發明關于一種圖像傳感器裝置，特別是關于一種互補型金屬氧化物半導體(CMOS)場效晶體管圖像傳感器及光電子裝置。
背景技術：
：互補型金屬氧化物半導體場效晶體管圖像傳感器(CMOSimagesensor)已廣泛使用于許多應用領域，例如包括靜態數字相機(digitalstillcamera，DSC)及照相手機。上述應用領域主要利用包括光電二極管元件的主動像素陣列或圖像感測單元(imagesensorcell)陣列，將入射的圖像光能轉換成數字信息。就靜態數字相機領域而言，對圖像感測的性能要件主要包括高圖像畫質且低串音及噪聲，并且能在低環境光源情況下提供高畫質圖像。傳統的圖像感測單元包括有源感測元件，例如光電二極管(photodiode)，以及鄰近的晶體管結構，例如轉換晶體管(transfertransistor)與重置晶體管(resettransistor)。上述晶體管結構連帶周邊區域的其它額外的元件包括控制與信號處理電路以及周邊的邏輯電路構成互補型金屬氧化物半導體場效晶體管圖像傳感器裝置。因此，為降低制造成本與工藝的復雜度，互補型金屬氧化物半導體場效晶體管圖像傳感器裝置周邊的電路與主要區域內圖像感測單元的晶體管在相同的工藝步驟中形成。然而，上述方法往往造成主要區域內圖像感測單元的晶體管電性不良的影響。更明確地說，當形成自對準硅化物(silicide)于周邊電路(例如CMOS邏輯電路)的柵極結構與漏極/源極區域時，同時也形成于光電二極管元件的表面，如此將導致該圖像感測單元生成不必要的暗電流(darkcurrent)，進而降低信號-噪聲(S/N)的比值，影響傳感器裝置的質量。美國專利第5,863,820號揭示一種形成自對準硅化物于邏輯電路區域上的存儲器元件制造方法，其主要外圍電路區域形成自對準硅化物改善電性，并于此同時在存儲單元陣列的區域上形成保護的遮蔽區域。然而，公知技術采用較厚且復雜的光阻做為于整個存儲器元件的屏蔽。因此，將較厚且復雜的光阻用于影響感測裝置有實際制造的困難。美國專利第6,194,258號揭示一種形成自對準硅化物于CMOS邏輯電路區域的方法，同時形成自對準硅化物于感測像素中柵極結構上。圖1顯示傳統CMOS圖像傳感器裝置的剖面示意圖。于圖1中，公知技術將自對準硅化物形成于CMOS圖像傳感器裝置的晶體管的柵極結構上，并且在光電二極管的表面上完全不形成硅化物。就結構而言，傳統的CMOS圖像傳感器裝置包括圖像感測單元70以及CMOS邏輯電路區域80位于半導體襯底1的P型阱區2。通過形成額外的薄氧化硅層11于光電二極管的表面9上，因此在形成金屬硅化物14的步驟時，可選擇性地于CMOS邏輯電路區域80上形成，而防止金屬硅化物形成于光電二極管的表面。由此，有效地降低暗電流，進而獲得高信號-噪聲比的圖像傳感器裝置。上述傳統的圖像傳感器的制造方法，分別于柵極結構上形成自對準硅化物，且于源極/漏極區域上完全不形成金屬硅化物。然而，位于柵極結構上的金屬硅化物屬于亞穩態(metastable)的物質，所含的金屬成分在后續的工藝中，仍會擴散至光電二極管區域，造成光電二極管的漏點(leakagespot)及獲得低信號-噪聲比，進而影響該圖像感測裝置的電性及感測結果。更有甚者，分別于柵極結構上形成自對準硅化物，且于源極/漏極區域上完全不形成金屬硅化物需較繁復的工藝步驟與時間，進而導致高制造成本與低制造工藝的裕度。
發明內容有鑒于此，本發明的目的在于提供一種CMOS圖像顯示裝置，在CMOS邏輯電路區域上形成自對準硅化物，并且于轉換晶體管與釘扎光電二極管(pinnedphotodiode)的表面上完全不形成金屬硅化物。為達上述目的，本發明提供一種圖像傳感器裝置，包括圖像感測像素陣列設置于襯底的第一區域，每個圖像感測像素包括完全不具有自對準硅化物的晶體管及釘扎光電二極管，以及邏輯電路包括互補型金屬氧化物半導體晶體管設置于該襯底的第二區域，其中該第二區域的該CMOS晶體管上具有自對準硅化物，且該第一區域的該晶體管完全不具有自對準硅化物。根據所述的圖像傳感器裝置，其中每個圖像感測像素包括四個晶體管，與該釘扎光電二極管電性連接且對應工作。為達上述目的，本發明另提供一種圖像傳感器裝置，包括圖像感測像素陣列和邏輯電路，圖像感測像素陣列設置于襯底的主要區域，每個圖像感測像素包括完全不具有自對準硅化物的晶體管及釘扎光電二極管，其中該完全不具有自對準硅化物的晶體管包括第一柵極結構，其寬度大于0.7微米。邏輯電路包括互補型金屬氧化物半導體晶體管，且設置于襯底的周邊區域，其中該CMOS晶體管上具有自對準硅化物，且其中該CMOS晶體管包括第二柵極結構，其寬度小于0.5微米。根據所述的圖像傳感器裝置，其中該自對準硅化物形成于該第二區域的該第二柵極結構上，以及該互補型金屬氧化物半導體晶體管的源極/漏極區域上。根據所述的圖像傳感器裝置，其中該釘扎光電二極管包括在PN型光電二極管元件上的濃摻雜區域。根據本發明另一實施例，提供一種光電元件包括圖像傳感器裝置，并將外部圖像產生對應的模擬信號，以表示該外部圖像；列(row)譯碼器與行(column)譯碼器，耦接至該圖像傳感器裝置，該列譯碼器與該行譯碼器分別依據選定的一個或多個像素尋址(adress)，并對其采集數據；模擬數字(ADC)轉換器耦接至該行譯碼器，以將該模擬信號轉換成數字圖像；以及輸出緩沖區，以儲存由該模擬數字轉換器所轉換的該數字圖像。為使本發明的上述目的、特征和優點能更明顯易懂，下文特舉優選實施例，并結合所附圖式，作詳細說明。本發明的特征與優點在于，通過在CMOS圖像傳感器裝置的圖像感測像素區域的表面上完全不形成金屬硅化物，由此可有效地降低暗電流，進而獲得高信號-噪聲比的圖像傳感器裝置。另一方面，僅僅將金屬硅化物形成于CMOS邏輯電路區域的柵極結構頂部與漏極/源極區域表面，而顯著增加CMOS邏輯電路的運算速率。圖1顯示傳統CMOS圖像傳感器裝置的剖面示意圖；圖2A-2F顯示根據本發明實施例CMOS圖像顯示裝置各工藝步驟的剖面示意圖；圖3顯示根據本發明實施例的具有四個晶體管(4T)的CMOS圖像感測裝置的示意圖；圖4顯示根據本發明實施例的圖像感測裝置的感測像素的方塊圖；以及圖5顯示根據本發明實施例的微電子裝置的方塊圖。其中，附圖標記說明如下公知部分(圖1)1半導體襯底2P型阱區3隔離區域4柵極介電層5柵極電極7間隙壁9光電二極管的表面11薄氧化硅層14金屬硅化物15層間介電層16、17與18接觸栓塞(contactplug)19金屬接觸70圖像感測單元區域80CMOS邏輯電路區域本案部分(圖3-5)100半導體襯底110P型阱區域115隔離區域120多晶硅柵極結構122柵極介電層124柵極電極126’與128’輕摻雜N型漏極/源極126與128濃摻雜N型漏極/源極127間隙壁140光電二極管元件142N型濃摻雜區域144P(或P+)摻雜區域150薄氧化硅層155光阻層160金屬硅化物170圖像感測元件區域180CMOS邏輯電路區域190層間介電層195a、195b與195c～接觸栓塞200圖像感測裝置220感測像素226光電二極管228CMOS電路600微電子裝置620列譯碼器640行譯碼器660模擬數字轉換器680輸出緩沖區具體實施方式本發明提供一種CMOS圖像顯示裝置，包括在CMOS邏輯電路區域上形成自對準硅化物，并且于轉換晶體管與釘扎光電二極管的表面上完全不形成金屬硅化物。以下針對本發明實施例，詳細描述如下圖2A-2F顯示根據本發明實施例CMOS圖像顯示裝置各工藝步驟的剖面示意圖。在圖2A-2F中，詳細揭示在CMOS圖像顯示裝置中，同時在CMOS邏輯電路區域上形成自對準硅化物，并且在轉換晶體管與釘扎光電二極管的表面上完全不形成金屬硅化物。請參閱圖2A，提供半導體襯底100，例如P型具有<100>晶向的單晶硅襯底。該半導體襯底100包括第一區域170，用以形成圖像感測像素或圖像感測單元，以及第二區域180，用以形成CMOS邏輯電路。P型阱區域110，形成于P型半導體襯底100上半部，例如以硼(B)離子注入摻雜，其注入能量介于140-250KeV，且注入劑量介于2.5×1012-3.0×1013atoms/cm2。應注意的是，在P型阱區域110的離子摻雜濃度大于P型半導體襯底100的摻雜濃度。接著，在P型半導體襯底100中形成隔離區域115，例如氧化硅、二氧化硅、淺溝槽隔離區(STI)、或場氧化區(FOX)，以電性隔離每個圖像感測像素區域以及每個光電二極管元件，且用以區隔有源圖像感測元件區域170與CMOS邏輯電路區域180。請參閱圖2B，在P型阱區域110上，形成多晶硅柵極結構120，包括在各圖像感測像素區域及CMOS邏輯電路區域。多晶硅柵極結構120包括柵極介電層122與柵極電極124。柵極介電層122，例如二氧化硅，是由熱氧化法成長至40-55埃()之間。接著，以低壓化學氣相沉積法(LPCVD)形成多晶硅層于柵極介電層122上，其厚度范圍介于1500-3000埃之間。上述多晶硅層可為摻雜多晶硅層，通過添加砷(As)或磷(P)氣體于含硅烷氣氛中，原位(insitu)摻雜。或者，先形成本質多晶硅層，再通過離子注入法，將砷或磷離子注入本質多晶硅層中。接著，施以光刻及蝕刻步驟，形成多晶硅柵極結構120。例如，以反應性離子蝕刻法(RIE)，以Cl2或SF6為蝕刻氣體，分別在圖像感測像素區域170與CMOS邏輯電路區域180定義出多個多晶硅柵極結構120。在光刻工藝中，光阻結構(未圖標)的形狀與多晶硅柵極結構120相同，之后可通過氧等離子體灰化(ashing)或適當的濕蝕刻溶液移除。請參閱圖2C，施以輕摻雜N型漏極/源極126’與128’于未被多晶硅柵極結構120遮蔽的P型阱區域110中，例如以砷或磷離子注入摻雜，其注入能量介于35-50KeV，且注入劑量介于1×1014-6×1015atoms/cm2。接著，順應性地形成氮氧化硅(SiON)層于P型半導體襯底100上，例如以低壓化學氣相沉積法(LPCVD)或等離子體增強化學氣相沉積法(PECVD)成長至800-2000埃之間。接著，施以等向性蝕刻包括反應性離子蝕刻法(RIE)，以Cl2或SF6為蝕刻氣體，蝕刻該氮氧化硅層以形成間隙壁127于多晶硅柵極結構120的側壁上。接著，施以濃摻雜N型漏極/源極126與128于未被多晶硅柵極結構120與間隙壁127遮蔽的P型阱區域110中，例如以砷或磷離子注入摻雜，其注入能量介于35-50KeV，且注入劑量介于1×1014-6×1015atoms/cm2。應注意的是，可于漏極/源極126與128摻雜步驟，同時形成光電二極管元件140于圖像感測像素區域170中。構成光電二極管元件140的結構包括在P型阱區域110中的N型濃摻雜區域142。圖像感測像素區域170內多晶硅柵極結構120可做為圖像感測元件的轉換晶體管或重置晶體管，可根據實際功能需求而定。請參閱圖2D，通過形成遮蔽層，可完全避免硅化物于光電二極管元件140的表面形成。例如，形成薄氧化硅層150于P型半導體襯底100上。以快速氧化法(RPO)或以低壓化學氣相沉積法或等離子體增強化學氣相沉積法成長至300-400埃之間。接著，形成并定義光阻層155于圖像感測像素區域170，做為屏蔽并移除位于CMOS邏輯電路區域180處裸露的薄氧化硅層150。氧化硅層150可通過稀釋的氫氟酸(DHF)或緩沖氧化蝕刻液(BOE)移除。接著，通過氧等離子體灰化或適當的濕蝕刻溶液移除光阻層155，露出氧化硅層150位于圖像感測像素區域170上的部分。請參閱圖2E，接著形成自對準硅化物于CMOS邏輯電路區域180。金屬層包括鈦(Ti)、鈷(Co)、與鎳(Ni)形成于P型半導體襯底100上，其中金屬層位于圖像感測像素區域170的部分與半導體襯底100間隔以氧化硅層150，而金屬層位于CMOS邏輯電路區域180的部分與半導體襯底100直接接觸。例如，以射頻濺射法(RFsputtering)或以物理氣相沉積法(PVD)成長至200-500埃之間。接著，施以退火步驟，例如以爐管退火或快速熱退火步驟于溫度范圍介于650-800℃，使得金屬層與半導體襯底直接接觸的部分形成金屬硅化物160，例如硅化鈦、硅化鈷或硅化鎳。此外，金屬層位于圖像感測像素區域170的部分并未形成金屬硅化物。接著，將為反應的金屬層移除，例如使用H2SO4-H2O2-NH4OH溶液移除，使得金屬硅化物160僅形成于CMOS邏輯電路區域180的柵極結構頂部與漏極/源極區域表面。接著，根據本發明，由金屬硅化物160僅形成于CMOS邏輯電路區域180的柵極結構頂部與漏極/源極區域表面，因而可增加CMOS邏輯電路的運算速率。另一方面，在圖像感測像素區域170的表面上完全不形成金屬硅化物，由此可有效地降低暗電流，進而獲得高信號-噪聲(S/N)比的圖像傳感器裝置。請參閱圖2F，接著，沉積層間介電層(ILD)190例如氧化硅或硼磷硅酸鹽玻璃(BPSG)于P型半導體襯底100上。例如，以低壓化學氣相沉積法或等離子體增強化學氣相沉積法成長至8000-13000埃之間。接著，施以平坦化工藝，例如以化學機械研磨(CMP)法，使層間介電層190的表面平坦化。接著，形成接觸窗開口195a于層間介電層190中，顯露出位于圖像感測像素區域170的N型漏極/源極126與128的表面。例如，以反應性離子蝕刻法(RIE)含CHF3為蝕刻氣體蝕刻層間介電層190。在相同步驟中，在CMOS邏輯電路區域180，形成接觸窗開口195b與195c于層間介電層190中，顯露出多晶硅柵極結構頂部與N型漏極/源極126與128表面的金屬硅化物。接著，形成金屬層，例如鎢(W)、鋁(Al)、或銅(Cu)于層間介電層190上并填入接觸窗開口195a、195b與195c。例如，以射頻濺射法或以物理氣相沉積法成長至3500-5000埃之間。接著，移除層間介電層190上的金屬層，例如以化學機械研磨法，或非等向性蝕刻，留下接觸栓塞195a、195b與195c。根據本發明，由于圖像感測像素區域170的表面上完全不形成金屬硅化物，由此可有效地降低暗電流，進而獲得高信號-噪聲比的圖像傳感器裝置。另一方面，還由于金屬硅化物160僅形成于CMOS邏輯電路區域180的柵極結構頂部與漏極/源極區域表面，因而可增加CMOS邏輯電路的運算速率。為精簡工藝復雜度與降低制造成本，位于圖像感測像素區域170與CMOS邏輯電路區域180的柵極結構具相同的維度尺寸，且在相同的工藝步驟中形成。另一方面，根據本發明另一實施例，位于圖像感測像素區域170與CMOS邏輯電路區域180的柵極結構可具有不同的維度尺寸，或可利用不同時代的工藝步驟中形成。更明確地說，位于圖像感測像素區域170的轉換晶體管與重置晶體管可由大于0.7微米時代的半導體工藝形成，而位于CMOS邏輯電路區域180的晶體管可由小于0.18微米時代的半導體工藝形成。由于圖像感測像素區域170的晶體管完全不形成金屬硅化物，因此可減少一道掩模工藝的成本。本發明還提供CMOS圖像感測裝置包括光電二極管與鄰近的轉換晶體管構成圖像感測單元。上述光電二極管優先為釘扎光電二極管140包括淺PN光電二極管，如圖2F所示。淺PN光電二極管由P(或P+)摻雜區域144，深度約0.2微米，覆蓋N型陰極擴散區142，其深度約0.6微米。N型陰極擴散區142可與鄰近的漏極/源極擴散區域128重疊，在相同的離子注入步驟中形成。N型陰極擴散區142一端可延伸至P型摻雜區，另一端可延伸至轉換晶體管的漏極區域。圖3顯示根據本發明實施例的具有四個晶體管的CMOS圖像感測裝置的示意圖。第一晶體管T1的源極電性連接至第三晶體管T3，然經由第二晶體管T2連接Vdd。第三晶體管T3的柵極連接第一晶體管T1與第二晶體管T2之間的金屬連線。上述的結構可有效地降低光電二極管140中的漏電流。第三晶體管T3經過第四個晶體管T4連接輸出信號端。根據本發明實施例，CMOS圖像傳感器裝置可使用在許多應用領域，例如靜態數字相機。請參閱圖4，其顯示圖像感測裝置200的方塊圖。圖像感測裝置200包括感測像素220所構成的陣列。每個感測像素220包括光電二極管226及CMOS電路228，如圖4所示。請參閱圖5，其顯示根據本發明實施例的微電子裝置600的方塊圖。在圖5中，圖像感測裝置200也可與其它電子元件整合成微電子裝置600。例如，微電子裝置600包括圖像感測裝置200與其它控制單元整合，例如列譯碼器620、行譯碼器640、模擬數字轉換器660、以及輸出緩沖區680，形成系統整合于硅芯片上。微電子裝置600包括圖像感測裝置200配置以接收圖像源并將其轉換成模擬信號。列譯碼器620及行譯碼器640連接至圖像傳感器裝置200，個別地尋址一或多重個像素或自選定的感測像素220采集模擬信號。模擬數字轉換器660連接至行譯碼器640，以轉換該模擬信號成為對應的數字圖像。輸出緩沖區680連接至模擬數字轉換器660，配置以儲存由該模擬數字轉換器轉換的該數字圖像數據。本發明的特征與優點在于，通過在CMOS圖像傳感器裝置的圖像感測像素區域的表面上完全不形成金屬硅化物，由此可有效地降低暗電流，進而獲得高信號-噪聲比的圖像傳感器裝置。另一方面，僅僅將金屬硅化物形成于CMOS邏輯電路區域的柵極結構頂部與漏極/源極區域表面，而顯著增加CMOS邏輯電路的運算速率。本發明雖以優選實施例揭示如上，然其并非用以限定本發明的范圍，本領域的技術人員，在不脫離本發明的精神和范圍內，當可做些許的更動與潤飾，因此本發明的保護范圍應當視后面所附的權利要求為準。權利要求1.一種圖像傳感器裝置，包括圖像感測像素陣列，設置于襯底的第一區域，每個圖像感測像素包括完全不具有自對準硅化物的晶體管及釘扎光電二極管；以及邏輯電路，包括設置于該襯底的第二區域的互補型金屬氧化物半導體晶體管，其中該第二區域的該互補型金屬氧化物半導體晶體管上具有自對準硅化物，且該第一區域的該晶體管完全不具有自對準硅化物。2.如權利要求1所述的圖像傳感器裝置，其中每個圖像感測像素包括四個晶體管，與該釘扎光電二極管電性連接且對應工作。3.如權利要求1所述的圖像傳感器裝置，其中位于該第一區域的該完全不具有自對準硅化物的晶體管包括第一柵極結構，以及位于該第二區域的該互補型金屬氧化物半導體晶體管包括第二柵極結構，其中該第一柵極結構的寬度大于該第二柵極結構的寬度。4.如權利要求3所述的圖像傳感器裝置，其中該第一柵極結構的寬度大于0.7微米，以及該第二柵極結構的寬度小于0.5微米。5.如權利要求1所述的圖像傳感器裝置，其中該自對準硅化物形成于該第二區域的該第二柵極結構上，以及該互補型金屬氧化物半導體晶體管的源極/漏極區域上。6.如權利要求1所述的圖像傳感器裝置，其中該釘扎光電二極管包括在PN型光電二極管元件上的濃摻雜區域P。7.一種光電元件，包括圖像傳感器裝置，如權利要求1所述，將外部圖像產生對應的模擬信號，以表示該外部圖像；列譯碼器與行譯碼器，耦接至該圖像傳感器裝置，該列譯碼器與該行譯碼器分別依據選定的一個或多個像素尋址，并對其采集數據；模擬數字轉換器，耦接至該行譯碼器，以將該模擬信號轉換成數字圖像；以及輸出緩沖區，以儲存由該模擬數字轉換器所轉換的該數字圖像。全文摘要本發明提供一種圖像傳感器裝置與光電元件。上述圖像傳感器裝置，包括圖像感測像素陣列設置于襯底的第一區域，以及邏輯電路設置于襯底的第二區域，其中邏輯電路包括互補型金屬氧化物半導體晶體管。每個圖像感測像素包括完全不具有自對準硅化物的晶體管及釘扎光電二極管。其中第二區域的CMOS晶體管上具有自對準硅化物，且第一區域的晶體管完全不具有自對準硅化物。本發明通過在圖像感測像素區域的表面上完全不形成金屬硅化物，由此可有效地降低暗電流，進而獲得高信號－噪聲比的圖像傳感器裝置。另一方面，僅僅將金屬硅化物形成于CMOS邏輯電路區域的柵極結構頂部與漏極/源極區域表面，而顯著增加CMOS邏輯電路的運算速率。文檔編號H04N5/30GK1983609SQ20061012142公開日2007年6月20日申請日期2006年8月22日優先權日2005年12月12日發明者林志旻申請人:臺灣積體電路制造股份有限公司