專利名稱：一種突波濾波器及具有該濾波器的時鐘數據恢復電路的制作方法
技術領域：
本發明屬于集成電路制造領域，涉及數字時鐘數據恢復電路，具體地說，是一種防止突波干擾的濾波器及具有該濾波器的時鐘數據恢復電路。
背景技術：
數字時鐘數據恢復(CDR，Clock and Data Recovery)電路的數據恢復主要通過過采樣(over-sampling)來探測數據跳變相位(data transition phase)，并選擇合適的采樣相位(sampling phase)來采樣和恢復數據。圖1為一種現有的采用8倍過采樣率的數字CDR電路，該電路將抖動(jitter)限定在每個數據跳變邊沿的兩個時鐘相位內。圖中，φ0到φ7分別對應8個過采樣相位，相鄰兩個φ0之間為一個數據，抖動只會發生在數據跳變邊沿的φ7到φ1范圍內，因此，對于一個數據而言，其跳變可能發生在相位φ0或φ1，使得系統判定跳變相位為φ0或φ1。如果系統設定采樣相位和跳變相位間隔三個相位(根據不同的CDR電路可以設定不同值)，則采樣相位將被設定為φ3或φ4，從而，該采樣時鐘相位落在每個輸入數據持續時間段的中央，能夠提供較高的抗抖動性及較低的誤碼率(BER，BitError Rate)。
然而，在目前廣泛使用的高速CDR電路中，具有較高的抗抖動性并不能保證具有較低的誤碼率。在一個具有較高抗抖動性能的CDR電路中，由于采樣相位總是處于輸入數據持續時間段的中央，因此，單憑抖動是不會產生誤碼率的。真正導致誤碼率的原因主要是突波(glitch)干擾，突波是由不明原因的噪聲或者發射電路和接收電路之間不同步的電源或地跳變引起的。當突波發生在任一過采樣時鐘相位處，就會導致CDR電路的誤操作，并引起高誤碼率。
顯然，如果突波正好發生在采樣相位處，則由于輸出的恢復數據是突波而不是實際數據，故將導致比特誤差。即使突波不發生在采樣相位，也有可能造成比特誤差。如圖2所示，突波發生在φ5，使得CDR電路探測到錯誤的跳變相位φ5，并進而選擇了錯誤的采樣相位φ0，其結果導致在對下一個數據進行采樣時，產生一個比特誤差。因此，產生在任一過采樣相位(φ0到φ7)上的突波都可能引起例如直接輸出錯誤數據，或使得CDR電路探測到錯誤的跳變相位導致下一個數據輸出錯誤的比特誤差。
突波正好發生在過采樣時鐘相位處的概率與過采樣時鐘相位的間隔時間成比例。如果過采樣時鐘相位間隔遠大于突波持續時間，則不容易采樣出一個錯誤數據。如圖3所示，由于突波的持續時間與相位間隔TI相比非常小，它在圖中僅被表示為一條細線，因此，突波恰好發生在過采樣時鐘相位處的概率非常小。圖3所示的情況一般只會在數據率非常低的條件下發生，例如在一個輸入數據率為10M bps，采用8倍過采樣率的CDR電路中，相鄰過采樣時鐘相位的間隔T1為1/(10M×8)＝12500ps，如果產生的突波的持續時間TG為75ps，則突波恰好發生在過采樣時鐘相位處的概率僅為0.6％(75/12500)，可以忽略。然而，當輸入數據率增加到1.65G bps時，間隔T1變為75ps，與突波的持續時間TG相等，則突波恰好發生在過采樣時鐘相位處的概率為100％(75/75)，即一旦有突波產生，電路就會采樣出一個錯誤數據，圖2顯示了這種情形。由此可知，當輸入數據率提高時，突波導致比特誤差的情況也會加重。
專利號為US 6,545,507的美國專利中公開了一種防抖動CDR電路，通過在CDR電路的前級部分添加一邏輯電路，過濾抖動信號，以降低CDR電路的誤碼率。然而，由于該方案僅針對抖動干擾(只發生在數據邊沿)，而不適用于突波干擾(可能發生在數據任何位置)，因此，需要一種能夠有效防止高速串行數據通信中產生突波干擾的CDR電路。
發明內容
本發明的目的在于提供一種突波濾波器及具有該濾波器的時鐘數據恢復電路，通過該濾波器可在突波進入CDR后級電路之前，將突波信號過濾掉，以降低CDR電路的誤碼率，提高CDR電路的可靠性。
為了達到上述目的，本發明提供一種突波濾波器，設置于一時鐘數據恢復電路中，該時鐘數據恢復電路接收串行輸入數據和時鐘信號，并產生對應于不同相位的時鐘信號的過采樣鎖存數據，該時鐘數據恢復電路還能夠探測是否產生了對應于某一時鐘相位的數據跳變，并產生相應的數據跳變信號，所述的突波濾波器按照時鐘相位的順序，依次檢測每一位過采樣鎖存數據，并基于前一位過采樣鎖存數據經突波濾波器后產生的濾波數據，判斷后一位過采樣鎖存數據是否為突波，其實質性特點在于，所述的突波濾波器包括第一邏輯電路，用于接收過采樣鎖存數據和濾波數據，探測對應于相鄰三個時鐘相位的數據是否符合(0，1，0)或(1，0，1)組合，如果符合，則產生一數據探測信號；第二邏輯電路，用于接收第一邏輯電路發送的數據探測信號，以及時鐘數據恢復電路反饋回的數據跳變信號，基于該兩個信號判斷所述的對應于相鄰三個時鐘相位的數據中是否存在突波；以及第三邏輯電路，根據第二邏輯電路的判斷結果，產生相應的濾波數據，并將濾波數據反饋回第一邏輯電路。
在上述的突波濾波器中，所述的對應于相鄰三個時鐘相位的數據中，依次包括一位濾波數據和兩位過采樣鎖存數據。
在上述的突波濾波器中，所述第一邏輯電路產生的數據探測信號包含符合(0，1，0)或(1，0，1)組合的三位數據中第二位數據的相位信息。
在上述的突波濾波器中，所述第二邏輯電路比較符合(0，1，0)或(1，0，1)組合的三位數據中第二位數據的相位和時鐘數據恢復電路反饋回的數據跳變相位是否相同，如果相同，則判斷該第二位數據不是突波；如果不相同，則判斷該第二位數據是突波。
在上述的突波濾波器中，所述第三邏輯電路對突波數據執行取反操作，并保持非突波數據不變。
本發明的另一方案是提供一種時鐘數據恢復電路，其至少包括一前級電路，用于接收串行輸入數據及時鐘信號，并產生對應于不同相位的時鐘信號的過采樣鎖存數據；以及一后級電路，用于對輸入數據執行特定的數據恢復邏輯，所述的數據恢復邏輯至少包括探測是否產生了對應于某一時鐘相位的數據跳變，并產生相應的數據跳變信號，其實質性特點在于，所述的時鐘數據恢復電路還包括一突波濾波器，設置在前級電路和后級電路之間，所述的突波濾波器按照時鐘相位的順序，依次檢測每一位過采樣鎖存數據，并基于前一位過采樣鎖存數據經突波濾波器后產生的濾波數據，判斷后一位過采樣鎖存數據是否為突波，所述的突波濾波器包括第一邏輯電路，用于接收過采樣鎖存數據和濾波數據，探測對應于相鄰三個時鐘相位的數據是否符合(0，1，0)或(1，0，1)組合，如果符合，則產生一數據探測信號；第二邏輯電路，用于接收第一邏輯電路發送的數據探測信號，以及時鐘數據恢復電路反饋回的數據跳變信號，基于該兩個信號判斷所述的對應于相鄰三個時鐘相位的數據中是否存在突波；以及第三邏輯電路，根據第二邏輯電路的判斷結果，產生相應的濾波數據，并將濾波數據反饋回第一邏輯電路。
本發明的突波濾波器及具有該濾波器的時鐘數據恢復(CDR)電路，通過在CDR電路的前級和后級電路之間增加一突波濾波器，基于前一次的數據跳變信號，依次對每一位過采樣鎖存數據進行綜合判斷，探測出突波信號并將其濾除。同時，在判斷過程中還采取了防誤判機制，因此，不會產生有效信號被當作突波信號而被濾除的可能性，從而防止了CDR電路的誤操作，提高了電路的可靠性。
通過以下實施例并結合其附圖的描述，可以進一步理解其發明的目的、具體結構特征和優點。其中，附圖為 圖1為現有的采用8倍過采樣率的數字CDR電路的抖動發生情況示意圖； 圖2為現有的采用8倍過采樣率的數字CDR電路的突波發生情況示意圖； 圖3為過采樣時鐘相位間隔遠大于突波持續時間的示意圖； 圖4為本發明一具體實施例的CDR電路示意圖； 圖5為本發明的突波濾波器的一種具體實現方式的電路圖。
具體實施例方式 以下將對本發明的防止突波干擾的濾波器及具有該濾波器的時鐘數據恢復電路作進一步的詳細描述。
本發明的突波濾波器可應用于數字CDR電路。圖4為本發明一具體實施例的CDR電路示意圖，該CDR電路包括前級電路，于本實施例中，前級電路由過采樣鎖存器構成，用于接收串行輸入數據和時鐘信號，并產生對應于不同相位...φN-1，φN，φN+1...的時鐘信號的過采樣鎖存數據...DN-1，DN，DN+1...。突波濾波器被設置在前級電路的輸出端，用于過濾突波干擾信號，突波濾波器的輸出端連接至后級電路，用于對輸入數據執行特定的數據恢復邏輯，該邏輯至少包括探測是否產生了對應于某一時鐘相位的數據跳變，并產生相應的數據跳變信號...PTPN-1，PTPN，PTPN+1...，例如當CDR電路判斷數據跳變發生在φN相位時，PTPN的值為1，否則為0。該數據跳變信號...PTPN-1，PTPN，PTPNN+1...被接回到突波濾波器，用于突波信號的判定。
所述的突波濾波器按照時鐘相位的順序，依次檢測每一位過采樣鎖存數據，并基于前一位過采樣鎖存數據經突波濾波器后產生的濾波數據，判斷后一位過采樣鎖存數據是否為突波，該濾波器主要包括三個邏輯電路第一邏輯電路，用于接收過采樣鎖存數據...DN-1，DN，DN+1...和濾波數據...FDN-1，FDN，FDN+1...，探測對應于相鄰三個時鐘相位的數據是否符合(0，1，0)或(1，0，1)組合，如果符合，則產生一數據探測信號；第二邏輯電路，用于接收第一邏輯電路發送的數據探測信號和后級電路反饋回的數據跳變信號...PTPN-1，PTPN，PTPN+1...，基于該兩個信號判斷所述的對應于相鄰三個時鐘相位的數據中是否存在突波；以及第三邏輯電路，根據第二邏輯電路的判斷結果，產生相應的濾波數據，并將濾波數據反饋回第一邏輯電路。
在該突波濾波器中，第一邏輯電路探測對應于相鄰三個時鐘相位φN-1，φN，φN+1的一位濾波數據和兩位過采樣鎖存數據(FDN-1，DN，DN+1)是否符合(0，1，0)或(1，0，1)組合，如果符合，則中間一位數據DN可能是突波數據，由第一邏輯電路記錄該位數據的相位φN。
以一個8倍過采樣率的CDR電路為例，假定串行輸入的三個數據依次為(0，1，0)，則在理想情況下(沒有突波干擾)，經過采樣后的鎖存數據為0000000011111111 00000000。如果第二個數據中產生突波信號“0”，則可能列出8種情況，參見表1，其中，以第二個數據的十六進制表達方式來指代每一種情況。
按照第二邏輯電路的判斷規則對該三個數據進行判斷，則可以歸納出如下四種情形a)不存在(0，1，0)或(1，0，1)組合，如情況7F和FE，這兩種情況類似于圖1所示的抖動情形，現有的CDR電路都具有克服抖動的能力，故忽略這兩種情況；b)只存在(1，0，1)組合，如情況DF，EF，F7和FB，針對這四種情況，只需將(1，0，1)組合中的“0”位取反，即能有效濾除突波信號；c)同時存在(0，1，0)和(1，0，1)組合，如情況BF，需要進一步判斷；d)同時存在(1，0，1)和(0，1，0)組合，如情況FD，也需要進一步判斷。
如果將上述c)情形中(0，1，0)組合中的“1”位(有效數據)當作突波取反，則會使后級電路判斷出錯誤的數據跳變相位，可能導致CDR電路的誤動作。因此，本發明針對該情形設置了第二邏輯電路，用于執行如下判斷根據CDR后級電路反饋回的數據跳變信號PTP判斷(0，1，0)和(1，0，1)組合的三位數據中第二位數據的相位φ是否與前一次的數據跳變相位相同，如果相同，則判斷該位數據不是突波，保持其不變；如果不相同，則判斷該位數據是突波，由第三邏輯電路對其執行取反操作。以BF情況00000000 10111111 000000為例，由于第一邏輯電路探測到的(0，1，0)組合中的“1”位所在的相位與CDR后級電路反饋回的前一次的數據跳變相位相同，而(1，0，1)組合中的“0”位所在的相位與前一次的數據跳變相位不同，故第二邏輯電路判斷該“1”位不是突波，保持其不變；該“0”位是突波，對其執行取反操作，從而使經由濾波器輸出的數據變為理想情況下的情形，防止了誤判的產生。
除了需要結合前一次的數據跳變信號PTP判斷過采樣鎖存數據是否為突波外，還需要按照時鐘相位的順序依次判斷每一位過采樣鎖存數據是否為突波，并依序對判斷后的每一位數據執行相應的邏輯操作，如此設置的原因是在上述d)情形(即FD情況00000000 11111101 00000000)中，如果不按次序，同時探測是否存在(1，0，1)或(0，1，0)組合并同時執行邏輯操作的話，則第一邏輯電路將同時探測到該兩種組合。由于該(1，0，1)組合中的“0”位和(0，1，0)組合中的“1”位所在的相位都不是前一次的數據跳變相位，因此該兩位數據都被判定為突波數據，由第三邏輯電路同時對該兩位數據執行取反操作，使得經由濾波器輸出的數據變為00000000 11111110 00000000，導致CDR電路判斷出的第三個數據的跳變相位比實際跳變相位提前1位。但是如果按照時鐘相位的順序依次判斷，并且利用前一位的濾波結果FD判斷后一位數據是否為突波的話，則第一邏輯電路探測到(1，0，1)組合后，即對該組合中的“0”位取反，使濾波后的數據變為00000000 11111111 00000000，從而在對下一位數據進行判斷的時候，不會再探測到(0，1，0)組合，也就避免了誤判的產生。
同樣地，如果串行輸入的三個數據依次為(1，0，1)，則當第二個數據中產生突波信號“1”時，也可列出8種情況，參見表2。其中，情況40與前述情況BF類似，情況02與前述情況FD類似。采用本發明的突波濾波器同樣能有效濾除突波，并且不會對有效數據進行取反導致誤操作。
圖5為本發明的突波濾波器的一種具體實現方式的電路圖，為了簡化說明，圖中僅以任意三個相鄰的時鐘相位φN-1，φN，φN+1為例進行說明。其中，對應時鐘相位φN-1的過采樣鎖存數據DN-1已通過濾波器檢測，其濾波數據FDN-1和對應時鐘相位φN，φN+1的過采樣鎖存數據DN，DN+1從突波濾波器的第一邏輯電路輸入。第一邏輯電路通過執行以下邏輯 [(FDN-1·DN·DN+1)+(FDN-1·DN·DN+1)] 對相鄰三個時鐘相位所對應的數據FDN-1，DN，DN+1是否符合(0，1，0)或(1，0，1)組合進行判斷，如果符合，則判定中間一位數據DN可能是突波。
接著由第二邏輯電路根據CDR后級電路反饋回的數據跳變信號PTPN判斷DN是否為突波信號，如果前一次的數據跳變相位與DN所在的相位φN相同，則DN不是突波；反之，則DN是突波。至此，該突波濾波器第一、第二邏輯電路的輸出(F)表達式為 F＝[(FDN-1·DN·DN+1)+(FDN-1·DN·DN+1)]·PTPN 如果F＝0，對應于DN不是突波的情形，則從濾波器輸出的信號FDN仍舊為DN不變；如果F＝1，對應于DN是突波的情形，則由第三邏輯電路對DN取反，使得從濾波器輸出的信號FDN變為DN，通過該濾波器電路即能有效防止突波干擾。
表1 表2
權利要求
1.一種突波濾波器，設置于一時鐘數據恢復電路中，該時鐘數據恢復電路接收串行輸入數據和時鐘信號，并產生對應于不同相位的時鐘信號的過采樣鎖存數據，該時鐘數據恢復電路還能夠探測是否產生了對應于某一時鐘相位的數據跳變，并產生相應的數據跳變信號，所述的突波濾波器按照時鐘相位的順序，依次檢測每一位過采樣鎖存數據，并基于前一位過采樣鎖存數據經突波濾波器后產生的濾波數據，判斷后一位過采樣鎖存數據是否為突波，其特征在于，所述的突波濾波器包括
第一邏輯電路，用于接收過采樣鎖存數據和濾波數據，探測對應于相鄰三個時鐘相位的數據是否符合(0，1，0)或(1，0，1)組合，如果符合，則產生一數據探測信號；
第二邏輯電路，用于接收第一邏輯電路發送的數據探測信號，以及時鐘數據恢復電路反饋回的數據跳變信號，基于該兩個信號判斷所述的對應于相鄰三個時鐘相位的數據中是否存在突波；以及
第三邏輯電路，根據第二邏輯電路的判斷結果，產生相應的濾波數據，并將濾波數據反饋回第一邏輯電路。
2.如權利要求1所述的突波濾波器，其特征在于所述的對應于相鄰三個時鐘相位的數據中，依次包括一位濾波數據和兩位過采樣鎖存數據。
3.如權利要求1所述的突波濾波器，其特征在于，所述第一邏輯電路產生的數據探測信號包含符合(0，1，0)或(1，0，1)組合的三位數據中，第二位數據的相位信息。
4.如權利要求3所述的突波濾波器，其特征在于所述第二邏輯電路比較符合(0，1，0)或(1，0，1)組合的三位數據中第二位數據的相位和時鐘數據恢復電路反饋回的數據跳變相位是否相同，如果相同，則判斷該第二位數據不是突波；如果不相同，則判斷該第二位數據是突波。
5.如權利要求1所述的突波濾波器，其特征在于所述第三邏輯電路對突波數據執行取反操作，并保持非突波數據不變。
6.一種時鐘數據恢復電路，其至少包括一前級電路，用于接收串行輸入數據及時鐘信號，并產生對應于不同相位的時鐘信號的過采樣鎖存數據；以及一后級電路，用于對輸入數據執行特定的數據恢復邏輯，所述的數據恢復邏輯至少包括探測是否產生了對應于某一時鐘相位的數據跳變，并產生相應的數據跳變信號，其特征在于，所述的時鐘數據恢復電路還包括一突波濾波器，設置在前級電路和后級電路之間，所述的突波濾波器按照時鐘相位的順序，依次檢測每一位過采樣鎖存數據，并基于前一位過采樣鎖存數據經突波濾波器后產生的濾波數據，判斷后一位過采樣鎖存數據是否為突波，所述的突波濾波器包括第一邏輯電路，用于接收過采樣鎖存數據和濾波數據，探測對應于相鄰三個時鐘相位的數據是否符合(0，1，0)或(1，0，1)組合，如果符合，則產生一數據探測信號；第二邏輯電路，用于接收第一邏輯電路發送的數據探測信號，以及時鐘數據恢復電路反饋回的數據跳變信號，基于該兩個信號判斷所述的對應于相鄰三個時鐘相位的數據中是否存在突波；以及第三邏輯電路，根據第二邏輯電路的判斷結果，產生相應的濾波數據，并將濾波數據反饋回第一邏輯電路。
7.如權利要求6所述的時鐘數據恢復電路，其特征在于所述的對應于相鄰三個時鐘相位的數據中，依次包括一位濾波數據和兩位過采樣鎖存數據。
8.如權利要求6所述的時鐘數據恢復電路，其特征在于，所述第一邏輯電路產生的數據探測信號包含符合(0，1，0)或(1，0，1)組合的三位數據中，第二位數據的相位信息。
9.如權利要求8所述的時鐘數據恢復電路，其特征在于所述第二邏輯電路比較符合(0，1，0)或(1，0，1)組合的三位數據中第二位數據的相位和后級電路反饋回的數據跳變相位是否相同，如果相同，則判斷該第二位數據不是突波；如果不相同，則判斷該第二位數據是突波。
10.如權利要求6所述的時鐘數據恢復電路，其特征在于所述第三邏輯電路對突波數據執行取反操作，并保持非突波數據不變。
全文摘要
本發明提供了一種突波濾波器，涉及數字時鐘數據恢復(CDR)電路。現有的CDR電路存在難以消除突波干擾的問題。本發明的突波濾波器包括第一邏輯電路，用于接收過采樣鎖存數據和濾波數據，探測對應于相鄰三個時鐘相位的數據是否符合(0，1，0)或(1，0，1)組合，若符合，則產生數據探測信號；第二邏輯電路，用于接收第一邏輯電路發送的數據探測信號，以及時鐘數據恢復電路反饋回的數據跳變信號，基于該兩個信號判斷對應于相鄰三個時鐘相位的數據中是否存在突波；以及第三邏輯電路，根據第二邏輯電路的判斷結果，產生相應的濾波數據，并將濾波數據反饋回第一邏輯電路。采用本發明的濾波器可在突波進入CDR后級電路之前，將突波信號過濾掉，以降低CDR電路的誤碼率，提高電路可靠性。
文檔編號H04L7/033GK101202615SQ200610119549
公開日2008年6月18日 申請日期2006年12月13日 優先權日2006年12月13日
發明者楊家奇, 許勝國 申請人:中芯國際集成電路制造(上海)有限公司