專利名稱：多ip模塊的系統結構及多ip模塊讀數據的方法
技術領域：
本發明涉及一種多IP模塊的系統結構，本發明還涉及一種多IP模塊 進行讀數據的方法。
背景技術：
微控制器芯片設計中總線架構的設計技術決定了芯片系統集成時所能 采用的方案，也會對于系統的性能造成直接影響，同時它也限定了對應的 外圍IP (智核)模塊的總線部分的設計方法。
目前通常的微控制器核都已經提供了讀寫分開的數據總線方案，如圖1 所示，其中讀數據總線和寫數據總線都是并聯連接至每個IP模塊。由于基 于此設計的每個IP模塊中對于寄存器的寫都會包含了地址判等電路，所以 數據寫的部分電路實現都較為統一，但是讀功能實現中由于有多個IP會供 給處理器核數據，此時便有一個總線掛接的方法的選擇問題。通常的做法 是采用內部三態總線來實現數據的讀操作，將不進行數據讀取的IP模塊的 讀端口設置為高阻態，防止對其他工作的IP模塊產生影響，這樣各個IP 模塊便可直接掛接到同一個處理器的讀總線上。如圖1所示，為了實現三 態總線讀數據的操作，系統中還需要有總線保持器等附加電路對三態總線 的狀態進行控制。
盡管這種方法可有效解決掛接多個IP時的總線沖突問題，但由于使用 了三態總線會帶來以下缺點其一，必需使用總線保持技術；其二，使用三態總線會導致整個系統功耗增加。
發明內容
本發明所要解決的技術問題是，提供一種多IP模塊的系統結構，能夠 避免使用三態數據總線，并且簡化系統的結構，降低系統功耗。
為解決上述技術問題，本發明多IP模塊的系統結構的技術方案是，包 括多個IP模塊、地址總線、讀數據總線和寫數據總線，所述每個IP模塊 各包括有數據寫端口、數據讀輸入端口和數據讀輸出端口，所述寫數據總 線并聯接入各IP模塊的數據寫端口 ，所述各IP模塊按順序依次排列為IP1 、
IP2直到IPn,所述讀數據總線連接到最后一個IP模塊IPn的數據讀輸出 端口，排序后的所有IP模塊中，相鄰后一個IP模塊的數據讀輸入端口與 前一個IP模塊的數據讀輸出端口相連接。
本發明所要解決的另一技術問題是，提供一種利用上述多IP模塊的系 統結構實現的讀數據的方法，能夠不使用三態數據總線對數據進行讀取， 降低系統功耗。
為解決上述技術問題，本發明多IP模塊讀數據的方法的技術方案是， 包括如下步驟
(1) 通過地址總線將要讀取數據的地址發送給各IP模塊；
(2) 各IP模塊進行地址譯碼，與該地址對應的IP模塊的地址譯碼電路 根據該地址，控制該對應的IP模塊的選擇器選擇將該對應的IP模塊的數 據輸出給數據讀輸出端口；與該地址不對應的IP模塊的地址譯碼電路根據 該地址，控制該不對應的IP模塊的選擇器選擇將該不對應的IP模塊從數據讀輸入端口輸入的數據輸出給數據讀輸出端口。
本發明通過上述多IP模塊讀數據的方法，避免使用三態總線，實現了IP模塊讀數據的操作；而本發明多IP模塊的系統結構，其數據總線也沒有 采用三態數據總線，大大降低了技術難度，簡化了系統結構，降低了系統 功耗。
下面結合附圖和實施例對本發明作進一步詳細的說明
圖1為現有的多IP模塊的系統結構的示意圖2為本發明多IP模塊的系統結構的示意圖3為各IP模塊內端口連接的結構示意圖。
具體實施例方式
本發明多IP模塊的系統結構可參見圖2和圖3所示，包括多個IP模 塊、地址總線、讀數據總線和寫數據總線，所述每個IP模塊各包括有數據 寫端口、數據讀輸入端口和數據讀輸出端口，所述寫數據總線并聯接入各 IP模塊的數據寫端口 ，所述各IP模塊按順序依次排列為IPl 、 IP2直到IPn， 所述讀數據總線連接到最后一個IP模塊IPn的數據讀輸出端口 ，排序后的 所有IP模塊中，相鄰后一個IP模塊的數據讀輸入端口與前一個IP模塊的 數據讀輸出端口相連接。例如，IPl的數據讀輸出端口連接到IP2的數據讀 輸入端口， IP2的數據讀輸出端口連接到IP3的數據讀輸入端口。
所述IP模塊中包括有選擇器，所述選擇器一個選擇輸入端連接該IP 模塊的數據讀輸入端口 ，所述選擇器的另一個選擇輸入端連接該IP模塊的數據輸出端，所述選擇器的輸出端連接該IP模塊的數據讀輸出端口，所述 選擇器的控制端連接該IP模塊的地址譯碼電路。當該IP模塊的地址被選 中后，地址譯碼電路會控制選擇器將輸入切換為該IP模塊的數據輸出端，將該IP模塊的數據從選擇器的輸出端輸出；當該IP模塊的地址沒有被選 中時，地址譯碼電路會控制選擇器將輸入切換為該IP模塊的數據讀輸入端 口，將數據讀輸入端口的數據輸出。
所述各依次排列的IP模塊中，讀取數據頻率較高的IP模塊排列在較 后面的位置，讀取數據頻率較低的IP模塊排列在較前面的位置。
本發明還提供一種利用上述的多IP模塊的系統結構進行讀數據的方 法，包括如下步驟首先通過地址總線將要讀取數據的地址發送給各IP模 塊；然后各IP模塊進行地址譯碼，與該地址對應的IP模塊的地址譯碼電 路根據該地址，控制該對應的IP模塊的選擇器選擇將該對應的IP模塊的 數據輸出給數據讀輸出端口；與該地址不對應的IP模塊的地址譯碼電路根 據該地址，控制該不對應的IP模塊的選擇器選擇將該不對應的IP模塊從 數據讀輸入端口輸入的數據輸出給數據讀輸出端口 。
在所述地址總線發送讀取的數據地址之前還包括對各IP模塊進行排序 的步驟。
在對各IP模塊進行排序時，讀取數據頻率較高的IP模塊排列在較后 面的位置，讀取數據頻率較低的IP模塊排列在較前面的位置。
該排序可以是動態的。在系統進行不同的工作時，調用的IP模塊的頻 率也可能會不同，因此可以根據系統執行不同的工作時，將IP模塊的排列順序進行改變，使使用頻率高的IP模塊排在較后面的位置，使用頻率少的 IP模塊排在較前面的位置。
本發明通過上述多IP模塊的系統結構以及多IP模塊讀數據的方法， 將系統中的多個IP模塊串接起來，當某一個IP模塊的地址被選中后，該 IP模塊后面的各IP模塊的連接形成一條通路，將該被選中的IP模塊的數 據輸出，這樣避免了三態總線的使用，實現了多IP模塊讀數據的操作，也 省略了用來控制三態總線的總線保持器等附加電路，大大降低了技術難度， 簡化了系統結構，降低了系統功耗。
權利要求
1.一種多IP模塊的系統結構，其特征在于，包括多個IP模塊、地址總線、讀數據總線和寫數據總線，所述每個IP模塊各包括有數據寫端口、數據讀輸入端口和數據讀輸出端口，所述寫數據總線并聯接入各IP模塊的數據寫端口，所述各IP模塊按順序依次排列為IP1、IP2直到IPn，所述讀數據總線連接到最后一個IP模塊IPn的數據讀輸出端口，排序后的所有IP模塊中，相鄰后一個IP模塊的數據讀輸入端口與前一個IP模塊的數據讀輸出端口相連接。
2. 根據權利要求1所述的多IP模塊的系統結構，其特征在于，所述 IP模塊中包括有選擇器，所述選擇器一個選擇輸入端連接該IP模塊的數據 讀輸入端口 ，所述選擇器的另一個選擇輸入端連接該IP模塊的數據輸出端， 所述選擇器的輸出端連接該IP模塊的數據讀輸出端口，所述選擇器的控制 端連接該IP模塊的地址譯碼電路。
3. 根據權利要求1所述的多IP模塊的系統結構，其特征在于，所述各 依次排列的IP模塊中，讀取數據頻率較高的IP模塊排列在較后面的位置， 讀取數據頻率較低的IP模塊排列在較前面的位置。
4. 一種利用如權利要求1所述的多IP模塊的系統結構進行讀數據的方 法，其特征在于，包括如下步驟(1) 通過地址總線將要讀取數據的地址發送給各IP模塊；(2) 各IP模塊進行地址譯碼，與該地址對應的IP模塊的地址譯碼電路 根據該地址，控制該對應的IP模塊的選擇器選擇將該對應的IP模塊的數 據輸出給數據讀輸出端口；與該地址不對應的IP模塊的地址譯碼電路根據該地址，控制該不對應的IP模塊的選擇器選擇將該不對應的IP模塊從數 據讀輸入端口輸入的數據輸出給數據讀輸出端口。
5. 根據權利要求4所述的多IP模塊讀數據的方法，其特征在于，在所 述第(1)步之前還包括對各IP模塊進行排序的步驟。
6. 根據權利要求5所述的多IP模塊讀數據的方法，其特征在于，在對 各IP模塊進行排序時，讀取數據頻率較高的IP模塊排列在較后面的位置， 讀取數據頻率較低的IP模塊排列在較前面的位置。
7. 根據權利要求5所述的多IP模塊讀數據的方法，其特征在于，對各 IP模塊進行動態排序。
全文摘要
本發明公開了一種多IP模塊的系統結構，包括多個IP模塊、地址總線、讀數據總線和寫數據總線，所述寫數據總線并聯接入各IP模塊的數據寫端口，所述各IP模塊按順序依次排列，所述讀數據總線連接到最后一個IP模塊的數據讀輸出端口，相鄰后一個IP模塊的數據讀輸入端口與前一個IP模塊的數據讀輸出端口相連接。本發明還公開了一種多IP模塊讀數據的方法，根據該IP模塊的地址是否被選中，從而選擇輸出該IP模塊的數據或者由前一個IP模塊輸入的數據。本發明避免使用三態總線，實現了IP模塊讀數據的操作；而本發明多IP模塊的系統結構，其數據總線也沒有采用三態數據總線，大大降低了技術難度，簡化了系統結構，降低了系統功耗。
文檔編號H04L12/40GK101202690SQ20061011940
公開日2008年6月18日 申請日期2006年12月11日 優先權日2006年12月11日
發明者錢曉輝 申請人:上海華虹Nec電子有限公司