專利名稱：信息處理設(shè)備及控制信息處理設(shè)備的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及例如計算機的信息處理設(shè)備，及控制信息處理設(shè)備的操作的方法。
背景技術(shù)：
在近來的用于例如計算機的信息處理設(shè)備的多媒體卡系統(tǒng)中，命令和應答之間的關(guān)系由協(xié)議定義，使得該命令及該應答不在相同定時輸出。在這種系統(tǒng)中，在連接到充當主機的計算機的存儲器卡被形成為還具有輸出對應于應答分組的分組的功能的情況下，不考慮從主機輸出命令分組，存在在相同定時從主機輸出命令分組和從存儲器卡輸出應答分組的可能性。在該系統(tǒng)中，在相同定時輸出的命令分組和應答分組以推挽(push-pull)輸出方法被發(fā)送(如文獻″Multimedia CardSystem Specification″中公開的)。
在上述技術(shù)中，由于在相同定時從主機和存儲器卡輸出的分組被以如上所述的推挽輸出方法發(fā)送，所以不能容易地檢測到分組在相同定時被輸出。
發(fā)明內(nèi)容
鑒于上述情況提出了本發(fā)明，本發(fā)明的目的是提供一種信息處理設(shè)備和一種控制該信息處理設(shè)備的方法，其利于檢測在相同定時分組的輸出，并且可以控制在相同定時的分組輸出之后總線的優(yōu)先使用。
為了達到上述目的，基于本發(fā)明的一個方面，提供了一種能與時鐘同步地通過總線發(fā)送分組到從設(shè)備，并且通過該總線接收從該從設(shè)備輸出的分組的信息處理設(shè)備，該信息處理設(shè)備包括存儲器設(shè)備，其在信息處理設(shè)備發(fā)送分組到從設(shè)備，以及接收從從設(shè)備輸出的分組的情況下，設(shè)置漏極開路(open drain)輸出周期的起始定時，在該周期中以漏極開路模式執(zhí)行通信，并且該存儲器設(shè)備存儲指示漏極開路輸出周期的起始定時的數(shù)據(jù)，漏極開路模式輸出周期被設(shè)置成這樣一種輸出模式，其中每個分組被輸出到總線；和切換設(shè)備，其在信息處理設(shè)備開始發(fā)送分組到從設(shè)備以及接收從從設(shè)備輸出的分組之后，在由存儲器設(shè)備中存儲的數(shù)據(jù)指示的漏極開路輸出周期的起始定時處切換輸出模式到漏極開路模式。
下面的說明會描述本發(fā)明的其它目的和優(yōu)點，通過說明可以理解其中的一部分，通過本發(fā)明的實踐可以領(lǐng)會其它部分。通過如下所述的手段和組合可以實現(xiàn)和達到本發(fā)明的目的和優(yōu)點。
被引入說明書中并且構(gòu)成說明書組成部分的附解了本發(fā)明的實施例，并且和前面的概括說明、下面針對實施例的詳細描述一起被用來說明本發(fā)明的原理。
圖1是示出基于本發(fā)明第一實施例的信息處理設(shè)備的系統(tǒng)配置的視圖。
圖2是從設(shè)備被連接到主機設(shè)備的結(jié)構(gòu)的模塊圖。
圖3是數(shù)據(jù)分組的例子的示意圖。
圖4是在多從設(shè)備(multi-slave)系統(tǒng)(其中多個從設(shè)備被連接到單個主機設(shè)備)中使用的數(shù)據(jù)分組的例子的示意圖。
圖5是主機設(shè)備的接口控制設(shè)備的結(jié)構(gòu)的模塊圖。
圖6是從設(shè)備的接口控制設(shè)備的結(jié)構(gòu)的模塊圖。
圖7是控制信息處理設(shè)備的方法的流程圖。
圖8是用于數(shù)據(jù)通信的協(xié)議的例子的示意圖。
圖9是用于基于總線時鐘信號執(zhí)行的數(shù)據(jù)通信的協(xié)議的例子的示意圖，該總線時鐘信號的時鐘頻率在輸出周期轉(zhuǎn)變到OD輸出周期時被適當改變。
圖10是示出用于主機設(shè)備和從設(shè)備之間的數(shù)據(jù)通信、基于預定信號設(shè)置的PP輸出周期和OD輸出周期的示意圖。
具體實施例方式
下面參考
本發(fā)明的實施例。
(第一實施例)圖1是示出基于本發(fā)明第一實施例的信息處理設(shè)備的系統(tǒng)配置的視圖。假定信息處理設(shè)備是可以由電池驅(qū)動的筆記本計算機(其在此后被稱作主機設(shè)備)10。
如圖1所示，主機設(shè)備10包括計算機主體和顯示單元20。顯示單元20合并有包括液晶顯示器(LCD)的顯示設(shè)備。LCD的顯示屏幕21基本位于顯示單元20的中心。
顯示單元20附連到主機設(shè)備10，并且可在其打開位置及關(guān)閉位置間旋轉(zhuǎn)。主機設(shè)備10的主體具有薄盒形外殼。在外殼的上表面，布置有電源按鈕22、鍵盤23、觸摸板24、左和右按鈕24a和24b、內(nèi)置DVD-ROM驅(qū)動器25和讀卡器26等等。觸摸板24以及左和右按鈕24a和24b位于掌托上。
應當注意，讀卡器26允許例如快擦寫存儲器的存儲器卡在該存儲器卡被載入讀卡器26之后，由主機設(shè)備10讀取數(shù)據(jù)，并且容納載入其中的卡的讀卡器26此后被稱作從設(shè)備。同樣，存儲器卡本身可以被定義成從設(shè)備。還應當注意，從設(shè)備被并入主機設(shè)備10；然而，它可以被提供為可連接到主機設(shè)備10的外部設(shè)備。
圖2是從設(shè)備12被連接到主機設(shè)備10的結(jié)構(gòu)的模塊圖。
主機設(shè)備包含接口控制設(shè)備11。同樣，從設(shè)備12包含接口控制設(shè)備13。
主機設(shè)備10的接口控制設(shè)備11發(fā)送時鐘信號(總線時鐘)103到從設(shè)備12的接口控制設(shè)備13。主機設(shè)備10的接口控制設(shè)備11和從設(shè)備12的接口控制設(shè)備13通過數(shù)據(jù)總線104彼此連接，并且在主機設(shè)備10的接口控制設(shè)備11和從設(shè)備12的接口控制設(shè)備13之間，與時鐘信號103同步地傳送數(shù)據(jù)分組。應當注意，假定數(shù)據(jù)總線104通過電阻器14上拉到適當電壓(供電電壓VDD15)。
圖3是上述數(shù)據(jù)分組的例子的示意圖。
數(shù)據(jù)分組包括如下所述的8比特數(shù)據(jù)(具有比特位置7到0)第一比特111指示數(shù)據(jù)分組的開始(描述開始)，其比特位置是7。第二比特112指示主機和從設(shè)備的標識符(描述id)，其比特位置是6。第三到第七比特指示數(shù)據(jù)字段(描述數(shù)據(jù))，其比特位置分別是5到1。第八比特指示分組的結(jié)束，其比特位置是0。
圖4是在多從設(shè)備系統(tǒng)(其中多個從設(shè)備被連接到單個主機設(shè)備)中使用的數(shù)據(jù)分組的例子的示意圖。
數(shù)據(jù)分組包括如下所述的16比特數(shù)據(jù)(具有比特位置15到0)第一比特111a指示數(shù)據(jù)分組的開始(描述開始)，其比特位置是15。第二到第八比特112a指示主機和從設(shè)備的標識符(描述id)，其比特位置分別是14到9。第九到第十五比特指示數(shù)據(jù)字段(描述數(shù)據(jù))，其比特位置分別是8到1。第十六比特指示分組的結(jié)束(描述結(jié)束)，及其比特位置是0。
通過參考如圖2和3所示的主機設(shè)備和從設(shè)備彼此連接，即單個從設(shè)備被連接到單個主機設(shè)備的情況，進一步說明該實施例。然而，實施例也可以通過使用如圖4示出的數(shù)據(jù)分組等等被應用于多從設(shè)備系統(tǒng)。
圖5是主機設(shè)備10的接口控制設(shè)備11的模塊圖。
主機設(shè)備10的接口控制設(shè)備11具有下面結(jié)構(gòu)接口控制設(shè)備11包括發(fā)送數(shù)據(jù)寄存器200、總線輸出控制部分201、協(xié)議分析部分202、接收數(shù)據(jù)寄存器203、輸入接收器204、PP輸出驅(qū)動器206、OD輸出驅(qū)動器207和輸出驅(qū)動器208。把要發(fā)送的分組數(shù)據(jù)105a寫入發(fā)送數(shù)據(jù)寄存器200。當從發(fā)送數(shù)據(jù)寄存器200接收分組數(shù)據(jù)105a時，總線輸出控制部分201響應來自主機設(shè)備10中提供的中央處理單元(CPU)等等的分組輸出指令信號106a，通過使用推挽輸出驅(qū)動器(此后被稱作PP輸出)或漏極開路輸出驅(qū)動器(此后被稱作OD輸出)，與時鐘信號103同步地發(fā)送分組數(shù)據(jù)105a到數(shù)據(jù)總線104。協(xié)議分析部分202分析數(shù)據(jù)差分信號以獲得數(shù)據(jù)，并且輸出該數(shù)據(jù)到總線輸出控制部分201。接收數(shù)據(jù)寄存器203接收和存儲從協(xié)議分析部分202輸出的數(shù)據(jù)，并且接著輸出該數(shù)據(jù)到分組數(shù)據(jù)108a。輸出驅(qū)動器208與時鐘信號103同步地發(fā)送分組數(shù)據(jù)到數(shù)據(jù)總線104。
當要發(fā)送的分組數(shù)據(jù)105a被寫入發(fā)送數(shù)據(jù)寄存器200時，總線輸出控制部分201通過使用PP輸出驅(qū)動器206和OD輸出驅(qū)動器207中的任意一個，與從輸出驅(qū)動器208輸出的時鐘信號103同步地發(fā)送分組數(shù)據(jù)到數(shù)據(jù)總線104。此外，總線輸出控制部分201在OD輸出周期輸出OD輸出信號到協(xié)議分析部分202。此外，總線輸出控制部分201在接收來自協(xié)議分析部分202的數(shù)據(jù)差分信號時停止分組數(shù)據(jù)的發(fā)送。
協(xié)議分析部分202與時鐘信號103同步地分析來自輸入接收器204的數(shù)據(jù)。同樣，協(xié)議分析部分202識別通過數(shù)據(jù)總線104發(fā)送的數(shù)據(jù)分組，并且把所識別數(shù)據(jù)分組存儲在接收數(shù)據(jù)寄存器203中。所存儲的分組數(shù)據(jù)作為分組數(shù)據(jù)108被發(fā)送到主機設(shè)備10。
此外，在OD輸出信號從總線輸出控制部分201輸出的情況下，協(xié)議分析部分202輸出數(shù)據(jù)差分信號到總線輸出控制部分201，其中數(shù)據(jù)差分信號指示數(shù)據(jù)總線104上從由總線輸出控制部分201控制的OD輸出驅(qū)動器207輸出的信號所呈現(xiàn)的信號電平，和來自輸入接收器204的信號的信號電平之間的比較。
圖6是從設(shè)備12的接口控制設(shè)備13的結(jié)構(gòu)的模塊圖。
從設(shè)備12的接口控制設(shè)備13具有下面結(jié)構(gòu)接口控制設(shè)備13包括發(fā)送數(shù)據(jù)寄存器200a、總線輸出控制部分201a、協(xié)議分析部分202a、接收數(shù)據(jù)寄存器203a、輸入接收器204a、PP輸出驅(qū)動器206a、OD輸出驅(qū)動器207a和輸出驅(qū)動器308。把要發(fā)送的分組數(shù)據(jù)105b寫入發(fā)送數(shù)據(jù)寄存器200a。當接收來自發(fā)送數(shù)據(jù)寄存器200a的分組數(shù)據(jù)105b時，總線輸出控制部分201a響應來自從設(shè)備12中提供的MPU等等的分組輸出指令信號106b，通過使用推挽輸出驅(qū)動器或漏極開路輸出驅(qū)動器，與來自輸入驅(qū)動器308的時鐘信號103同步地發(fā)送分組數(shù)據(jù)到數(shù)據(jù)總線104(總線輸出控制部分201a發(fā)送數(shù)據(jù)接收完成信號107b到從設(shè)備12中提供的微處理單元(MPU)等等)。協(xié)議分析部分202a分析數(shù)據(jù)差分信號以獲得數(shù)據(jù)，并且接著輸出數(shù)據(jù)到總線輸出控制部分201a。接收數(shù)據(jù)寄存器203a接收并且存儲來自協(xié)議分析部分202a的數(shù)據(jù)，并且作為分組數(shù)據(jù)108b輸出該數(shù)據(jù)。輸入驅(qū)動器308輸入時鐘信號103。
當要發(fā)送的分組數(shù)據(jù)105b被寫入發(fā)送數(shù)據(jù)寄存器200a時，總線輸出控制部分201a通過使用PP輸出驅(qū)動器206a和OD輸出驅(qū)動器207a中的任意一個，與從輸出驅(qū)動器308輸出的時鐘信號103同步地發(fā)送分組數(shù)據(jù)到數(shù)據(jù)總線104。此外，總線輸出控制部分201a在OD輸出周期輸出OD輸出信號到協(xié)議分析部分202a。此外，總線輸出控制部分201a在接收來自協(xié)議分析部分202a的數(shù)據(jù)差分信號時停止分組數(shù)據(jù)的發(fā)送。
協(xié)議分析部分202a與時鐘信號103同步地分析來自輸入接收器204a的數(shù)據(jù)。協(xié)議分析部分202a識別通過數(shù)據(jù)總線104發(fā)送的數(shù)據(jù)分組，并且把所識別數(shù)據(jù)分組存儲在接收數(shù)據(jù)寄存器203a中。所存儲的分組數(shù)據(jù)作為分組數(shù)據(jù)108b被發(fā)送到從設(shè)備12。
此外，在從總線輸出控制部分201a輸出OD輸出信號的情況下，協(xié)議分析部分202a輸出數(shù)據(jù)差分信號到總線輸出控制部分201a，其中數(shù)據(jù)差分信號指示在數(shù)據(jù)總線104上從由總線輸出控制部分201a控制的OD輸出驅(qū)動器207a輸出的信號所呈現(xiàn)的信號電平，和來自輸入接收器204a的信號的信號電平之間的比較。
接著，說明控制本發(fā)明的信息處理設(shè)備的方法。
圖7是控制信息處理設(shè)備的方法的流程圖。
圖8是用于數(shù)據(jù)通信的協(xié)議的例子的示意圖。在圖8中，″推挽模式″，″漏極開路模式″，″主機輸出″，″設(shè)備輸出″，″CLK″，″DAT″，″S″(S＝0)，″Di″(Di＝1)，″Dv″(Dv＝0)，及″Z″分別對應于PP輸出周期，OD輸出周期，主機設(shè)備10的輸出，從設(shè)備12的輸出，時鐘信號103，數(shù)據(jù)分組，數(shù)據(jù)，起始比特，結(jié)束比特，主機ID，從設(shè)備ID及與時鐘信號同步的控制數(shù)據(jù)。
總線輸出控制部分201設(shè)置OD輸出周期，并且存儲指示OD輸出周期的設(shè)置的輸出模式信息(圖7中的步驟S1)。接著，要發(fā)送的分組數(shù)據(jù)105a被發(fā)送數(shù)據(jù)寄存器200接收(圖7中的步驟S1)，并且接著被寫入發(fā)送數(shù)據(jù)寄存器200(圖7中的步驟S2)?？偩€輸出控制部分201設(shè)置″n″為0(圖7中的步驟S3)。
接著，當接收來自主機設(shè)備10中的CPU等等的分組輸出指令信號106a時，總線輸出控制部分201發(fā)送數(shù)據(jù)接收完成信號107a到CPU等等，并且確定此時的輸出模式是否是PP輸出周期(推挽模式)或OD輸出周期(漏極開路模式)(圖7中的步驟S4)。例如，如圖8所示，設(shè)置PP輸出周期(推挽模式)和OD輸出周期(漏極開路模式)。
應當注意，在PP輸出周期和OD輸出周期之間的切換基于CPU提供的指令來進行。在進行PP輸出周期和OD輸出周期之間的切換時，控制信號Z(具有兩倍于時鐘信號103的時鐘頻率)被應用，其是通過對時鐘信號103進行分頻來獲得的分頻時鐘，分頻的結(jié)果是降低時鐘頻率。
當在步驟S4通過參考設(shè)置的輸出模式信息來確定上述輸出模式是OD輸出周期(在圖7的步驟S4中的“是”)時，總線輸出控制部分201與通過使時鐘信號103進行分頻而獲得的分頻時鐘信號的下降沿同步地從其OD輸出驅(qū)動器輸出發(fā)送分組的第n比特(圖7中的步驟S5)。
接著，協(xié)議分析部分202與分頻時鐘信號的下降沿同步地鎖存來自輸入接收器204的數(shù)據(jù)，并且比較來自輸入接收器204的數(shù)據(jù)和來自O(shè)D輸出驅(qū)動器207的數(shù)據(jù)(圖7中的步驟S6)。接著，當確定來自輸入接收器204的數(shù)據(jù)和來自O(shè)D輸出驅(qū)動器207的數(shù)據(jù)彼此相同(在圖7的步驟S8中的“是”)時，協(xié)議分析部分202確定是否滿足″N++＞m″。
在步驟S9中，當確定不滿足″N++＞m″(在圖7的步驟S9中的“否”)時，協(xié)議分析部分202通過接收數(shù)據(jù)寄存器203通知CPU完成了分組到CPU的發(fā)送(即，輸出指示完成分組到CPU的發(fā)送的數(shù)據(jù)差分信號)(圖7中的步驟S10)，并且釋放數(shù)據(jù)總線104(圖7中的步驟S11)。
另一方面，在步驟S4，當確定上述輸出模式不是OD輸出周期(在圖7的步驟S4中的“否”)時，總線輸出控制部分201與時鐘信號103的下降沿同步地從其OD輸出驅(qū)動器輸出發(fā)送分組的第n比特(圖7中的步驟S6)，并且要執(zhí)行的步驟前進到步驟S9。
在步驟S8中，當確定來自輸入接收器204的數(shù)據(jù)和來自O(shè)D輸出驅(qū)動器207的數(shù)據(jù)彼此不相同(圖7的步驟S8中的”否“)時，協(xié)議分析部分202通過接收數(shù)據(jù)寄存器203通知CPU分組發(fā)送失敗(輸出指示分組到CPU的發(fā)送失敗的數(shù)據(jù)差分信號)(圖7中的步驟S12)，并且要執(zhí)行的步驟轉(zhuǎn)移到步驟S11。應當注意，當接收來自協(xié)議分析部分202的數(shù)據(jù)差分信號時，總線輸出控制部分201停止分組數(shù)據(jù)的發(fā)送。
利用上述特征，可以獲得下面優(yōu)點可以容易地檢測到在相同定時輸出分組，并且能夠控制當在相同定時輸出分組之后總線的優(yōu)先使用。
存儲器卡(從設(shè)備)可以無需接收命令而在任意定時把應答分組發(fā)送到命令線上。此外，命令線采用這樣的方法，其中通過與上述輸出模式(其中分組被輸出到總線)的切換同步的分頻而獲得的時鐘頻率作為漏極開路模式中的參考時鐘頻率被應用于數(shù)據(jù)傳輸，并且數(shù)據(jù)總線104在PP輸出模式中受到控制，從而防止降低數(shù)據(jù)傳輸速度，并且實現(xiàn)上述優(yōu)點。
(其它實施例)圖9是用于基于總線時鐘信號執(zhí)行的數(shù)據(jù)通信的協(xié)議的例子的示意圖，其中總線時鐘信號的時鐘頻率在輸出周期轉(zhuǎn)變到OD輸出周期時適當改變。
在主機設(shè)備10和從設(shè)備12之間的數(shù)據(jù)通信中，PP輸出周期和OD輸出周期如第一實施例中那樣進行設(shè)置。在PP輸出周期中，主機設(shè)備10以PP輸出模式發(fā)送分組數(shù)據(jù)到數(shù)據(jù)總線，并且從設(shè)備12在預定總線時鐘周期內(nèi)以PP輸出模式發(fā)送分組數(shù)據(jù)到數(shù)據(jù)總線104。
在OD輸出周期中，當接收來自協(xié)議分析部分202或202a的數(shù)據(jù)差分信號時，主機設(shè)備10的總線輸出控制部分201或從設(shè)備12的總線控制部分201a停止分組數(shù)據(jù)的發(fā)送。
然而，在OD輸出中，頻率越高，則保證足夠設(shè)置保持周期的困難越大。因而，主機設(shè)備10適當降低總線時鐘周期的頻率，使得在OD輸出周期中，數(shù)據(jù)傳輸使用降低的頻率來進行。例如，如圖9所示，控制信號Z被設(shè)置成具有較低頻率。
圖10是示出用于主機設(shè)備10和從設(shè)備12之間的數(shù)據(jù)通信、基于預定信號設(shè)置的PP輸出周期和OD輸出周期的示意圖。
在圖8和9中示出的實施例中，PP輸出周期和OD輸出周期基于數(shù)據(jù)分組協(xié)議來設(shè)置。在圖10示出的實施例中，基于可識別的預定信號DAT1，為主機設(shè)備10和從設(shè)備12之間的數(shù)據(jù)通信設(shè)置PP輸出周期和OD輸出周期。
圖10的實施例使用這樣一種協(xié)議，根據(jù)該協(xié)議，實施例被設(shè)置為在從設(shè)備12在PP輸出周期輸出針對來自主機設(shè)備10的數(shù)據(jù)分組的應答數(shù)據(jù)分組之后，輸出周期從PP輸出周期轉(zhuǎn)變到OD輸出周期，并且在從設(shè)備12在OD輸出周期輸出數(shù)據(jù)分組之后，輸出模式從OD輸出周期轉(zhuǎn)變到PP輸出周期。同樣在這個實施例中，可以象在第一實施例中那樣獲得相同優(yōu)點。
此外，上述實施例可以被應用于與單個時鐘信號或這些數(shù)據(jù)線的某些同步的所有多個數(shù)據(jù)線。另外，集電極開路輸出可被用于上述OD輸出。
本領(lǐng)域的技術(shù)人員會很容易地想到其它優(yōu)點和修改。因此，本發(fā)明的范圍不限于圖中示出和這里描述的具體細節(jié)和典型實施例。因此，在不偏離如所附權(quán)利要求書及其等同描述定義的總的發(fā)明構(gòu)思的實質(zhì)或范圍的前提下，可以進行各種修改。
權(quán)利要求
1.一種能與時鐘同步地通過總線發(fā)送分組到從設(shè)備，并且通過該總線接收從該從設(shè)備輸出的分組的信息處理設(shè)備，該信息處理設(shè)備包括存儲器設(shè)備，其在信息處理設(shè)備發(fā)送分組到從設(shè)備，以及接收從從設(shè)備輸出的分組的情況下，設(shè)置漏極開路輸出周期的起始定時，在該周期中以漏極開路模式執(zhí)行通信，并且該存儲器設(shè)備存儲指示漏極開路輸出周期的起始定時的數(shù)據(jù)，漏極開路模式輸出周期被設(shè)置成這樣一種輸出模式，其中每個分組被輸出到總線；和切換設(shè)備，其在信息處理設(shè)備開始發(fā)送分組到從設(shè)備以及接收從從設(shè)備輸出的分組之后，在由存儲器設(shè)備中存儲的數(shù)據(jù)指示的漏極開路輸出周期的起始定時處切換輸出模式到漏極開路模式。
2.如權(quán)利要求1所述的信息處理設(shè)備，其特征在于漏極開路輸出周期是這樣一種協(xié)議周期，其中信息處理設(shè)備發(fā)送分組到從設(shè)備，并且在相同定時接收從從設(shè)備輸出的分組。
3.如權(quán)利要求1所述的信息處理設(shè)備，其特征在于，在切換設(shè)備切換輸出模式到漏極開路模式的情況下，應用于通信的時鐘頻率與輸出模式到漏極開路模式的切換同步地被設(shè)置成預定時鐘頻率。
4.如權(quán)利要求1所述的信息處理設(shè)備，其特征在于，在通過與輸出模式到漏極開路模式的切換同步地對時鐘頻率進行分頻而獲得分頻時鐘頻率，并且以漏極開路輸出模式執(zhí)行通信的情況下，該信息處理設(shè)備基于具有該分頻時鐘頻率的參考時鐘，發(fā)送分組到從設(shè)備，并且接收從從設(shè)備輸出的分組。
5.如權(quán)利要求1所述的信息處理設(shè)備，還包括控制設(shè)備，在以漏極開路模式執(zhí)行通信期間，當信息處理設(shè)備在相同定時發(fā)送分組到從設(shè)備并且接收從從設(shè)備輸出的分組時，該控制設(shè)備檢測輸出到總線的信號的電平和要輸出到總線的信號的電平之間的差，并且該控制設(shè)備基于與所檢測的差有關(guān)的信號電平差信息，設(shè)置與總線的優(yōu)先使用有關(guān)的優(yōu)先使用信息。
6.如權(quán)利要求5所述的信息處理設(shè)備，其特征在于，優(yōu)先使用信息是這樣的信息，其中從設(shè)備和信息處理設(shè)備中的至少之一基于該信息優(yōu)先發(fā)送該分組的至少相關(guān)分組。
7.如權(quán)利要求5所述的信息處理設(shè)備，其特征在于，優(yōu)先使用信息是這樣的信息，其中從設(shè)備和信息處理設(shè)備中的至少之一基于該信息重發(fā)該分組的至少相關(guān)分組。
8.如權(quán)利要求5所述的信息處理設(shè)備，其特征在于，信號電平差信息是這樣的信息，其中從設(shè)備和信息處理設(shè)備中的至少之一當接收到該信息時基于該信息停止發(fā)送該分組的至少相關(guān)分組。
9.如權(quán)利要求1所述的信息處理設(shè)備，其特征在于從設(shè)備以可移除的方式設(shè)置在信息處理設(shè)備中。
10.如權(quán)利要求9所述的信息處理設(shè)備，其特征在于從設(shè)備是存儲器卡。
11.一種控制信息處理設(shè)備的方法，該信息處理設(shè)備能與時鐘同步地通過總線發(fā)送分組到從設(shè)備，并且通過該總線接收從該從設(shè)備輸出的分組，該方法的特征在于包括在信息處理設(shè)備發(fā)送分組到從設(shè)備，以及接收從從設(shè)備輸出的分組的情況下，設(shè)置漏極開路輸出周期的起始定時，在該周期中以漏極開路模式執(zhí)行通信，并且在存儲器卡中存儲指示漏極開路輸出周期的起始定時的數(shù)據(jù)；和在信息處理設(shè)備開始發(fā)送分組到從設(shè)備以及接收從從設(shè)備輸出的分組之后，在存儲器卡存儲的數(shù)據(jù)指示的漏極開路輸出周期的起始定時處切換輸出模式到漏極開路模式。
全文摘要
公開了一種信息處理設(shè)備及控制信息處理設(shè)備的方法。信息處理設(shè)備(10)包含存儲器設(shè)備(11)，其在信息處理設(shè)備(10)發(fā)送分組到從設(shè)備(12)，以及接收從從設(shè)備輸出的分組的情況下，設(shè)置漏極開路輸出周期的起始定時，其中以漏極開路模式執(zhí)行通信，并且存儲指示漏極開路輸出周期的起始定時的數(shù)據(jù)，漏極開路模式輸出周期被設(shè)置成輸出模式，其中每個分組被輸出到總線(104)，及切換設(shè)備(11)，其在漏極開路輸出周期的起始定時處切換輸出模式到漏極開路模式，并且接收從從設(shè)備(12)輸出的分組。
文檔編號H04L29/06GK1893397SQ20061010170
公開日2007年1月10日 申請日期2006年6月30日 優(yōu)先權(quán)日2005年6月30日
發(fā)明者木下忠明 申請人:株式會社東芝