一種無線通信系統中在gps失效后產生維持時鐘輸出的方法和系統的制作方法

專利名稱：一種無線通信系統中在gps失效后產生維持時鐘輸出的方法和系統的制作方法
技術領域：
本發明涉及一種無線通信系統中在GPS失效后產生維持時鐘輸出的方法和系統，尤其涉及一種無線通信系統中利用FPGA、DSP在GPS失效后產生維持時鐘輸出的方法和系統。
背景技術：
在無線通信系統中，需要利用GPS接收機輸出的高精度定時脈沖作為基站各種時序的基準控制信號，但是由于GPS信號經常會受到各種外界干擾，此時GPS接收機輸出信號會出現短時或長時間中斷，造成基站設備工作異常。為了在受到干擾時，仍然能夠保證系統長時間設備工作正常，同時又不需要花費過高成本，勢必需要采用一種時鐘維持技術來滿足要求，且保證此維持時鐘與標準GPS信號的相位偏差不超過70us。
因此，本發明提出了一種無線通信系統中在GPS失效后產生維持時鐘輸出的方法和系統。

發明內容
本發明的目的在于提供一種無線通信系統中在GPS失效后產生維持時鐘輸出的方法和系統。
為了保證GPS接收機輸出信號在受到外界干擾時，系統仍然能夠長時間正常工作，同時又不需要花費太高的成本，本發明提出了一種無線通信系統中在GPS失效后產生維持時鐘輸出的方法和系統。
本發明提出的一種無線通信系統中在GPS失效后產生維持時鐘輸出的方法，包括以下步驟(1)恒溫晶振輸出晶振時鐘到時鐘維持電路中；(2)GPS輸出定時脈沖信號到所述時鐘維持電路中；
(3)當所述GPS定時脈沖信號正常時，所述時鐘維持電路對所述晶振時鐘和定時脈沖信號進行處理并得到周期時間內的計數偏差值，輸出給補償算法處理模塊處理器；(4)所述補償算法處理模塊處理器通過溫度傳感器記錄環境溫度；(5)所述補償算法處理模塊處理器對偏差值、時間和環境溫度進行處理，得到偏差值隨時間和溫度變化的規律；(6)當GPS定時脈沖信號失效時，所述補償算法處理模塊處理器根據所述規律得到下一個周期時間內的計數偏差計數值，并把此計數偏差值輸出到所述時鐘維持電路；(7)根據接收到的下一個周期時間內的計數偏差值，所述時鐘維持電路獲得所需的GPS定時信號維持時鐘。
優選地，在所述無線通信系統中在GPS失效后產生維持時鐘輸出的方法中，所述步驟(3)和步驟(7)進一步包括以下步驟A.將所述時鐘維持電路接收到的所述晶振時鐘先經鎖相環電路倍頻，并把倍頻后的晶振時鐘作為所述時鐘維持電路運行的工作時鐘；B.將所述時鐘維持電路接收到的所述定時脈沖信號通過毛刺濾除及信號確定性檢測電路進行濾波和檢測；C.由晶振脈沖計數控制信號產生電路形成晶振脈沖計數控制信號；D.由晶振脈沖計數電路在所述晶振脈沖計數控制信號周期時間內對倍頻后的晶振時鐘計數并得到計數偏差值；E.在GPS定時脈沖信號有效時，補償算法處理模塊接口控制電路在所述晶振脈沖計數控制信號的低電平產生補償算法處理模塊中斷信號，將所述晶振脈沖計數電路的計數偏差值送至補償算法處理模塊；F.在GPS失效時，所述補償算法處理模塊接口控制電路根據定時脈沖維持信號產生電路產生的周期信號產生補償算法處理模塊中斷信號，把補償算法處理模塊估值計算的下一個周期時間內的偏差值由補償算法處理模塊送至時鐘維持電路；G.在GPS失效時，所述定時脈沖維持信號產生電路根據補償算法處理模塊估值計算的下一個周期時間內偏差值產生GPS定時脈沖維持信號；H.由GPS定時脈沖與定時脈沖維持信號切換控制電路選擇輸出信號。
其中，所述步驟G進一步包括a.偏差值高位比較電路根據補償算法處理模塊估計的下一個周期時間內的倍頻后的晶振脈沖實際與理論計數偏差的高m位得到GPS定時脈沖信號周期時間內晶振脈沖實際與理論計數偏差值；b.初始維持計數值修正電路根據GPS定時脈沖信號周期時間內的理論晶振脈沖個數加上或減去所述偏差值高位比較電路輸出值，得到初始維持最大值；c.初始維持最大值鎖存電路進行初始維持最大值的數據鎖存；d.偏差值高位調整電路根據來自所述補償算法處理模塊接口控制電路的脈沖計數偏差值最高位，將偏差值的高m位+/-α×(偏差值高位比較結果值-1)作為偏差時間信號產生電路所需計數初始值的高m位；e.偏差值鎖存電路根據偏差值高位調整值和補償算法處理模塊所寫入的偏差值低(β-m)位，對偏差數據進行鎖存；f.所述偏差時間信號產生電路根據所述偏差值鎖存電路鎖存的偏差值，產生偏差時間信號用于定時脈沖維持信號計數產生電路；g.所述定時脈沖維持信號計數產生電路在GPS定時脈沖有效時，在每GPS定時脈沖上升沿清0，以倍頻后的晶振脈沖信號為時鐘，根據初始維持最大值計數產生GPS定時脈沖維持信號，在GPS定時脈沖失效時，根據偏差時間信號和初始維持最大值產生GPS定時脈沖維持信號；h.周期信號產生電路用于在GPS定時脈沖失效時根據定時脈沖維持信號產生秒周期信號。
優選地，在所述無線通信系統中在GPS失效后產生維持時鐘輸出的方法的所述步驟(5)中，所述補償算法處理模塊對接收到的偏差值個數進行計數，然后所述補償算法處理模塊處理器對所述恒溫晶振每個定時周期內計數偏差值進行時間、溫度二維變量最小二乘估計運算，就可找到偏差計數值隨時間、溫度變化的規律。
其中，所述補償算法處理模塊估算偏差計數值隨時間、溫度變化的規律所使用的最小二乘估計公式如下所示t1T1t2T2······tnTnab=y1y2···yn,]]>則[a b]＝[ATA]-1ATY其中，A=t1T1t2T2······tnTn,]]>Y=y1y2···yn,]]>t1，t2，……，tn為采樣樣本時間；T1，T2，……，Tn為采樣時間對應溫度；y1，y2，……，yn為采樣點對應偏差計數值；n為采樣個數；a，b為最終將得到的規律系數。
優選地，本發明中所述時鐘維持電路為FPGA電路，所述補償算法處理模塊為DSP處理器。
所述GPS定時脈沖與定時脈沖維持信號切換控制電路進行切換時采用人為延長GPS失效時間的方法，具體為當GPS信號剛恢復時，比較此時維持信號和GPS信號的相位差，根據此相位差，每GPS定時脈沖周期時間調整αns的相位，對維持信號相位進行調整。
本發明所提出的一種無線通信系統中在GPS失效后產生維持時鐘輸出的系統，包括GPS接收機、時鐘維持電路、補償算法處理模塊處理器、恒溫晶振和溫度傳感器，其中，所述恒溫晶振輸出晶振時鐘到所述時鐘維持電路中；所述GPS輸出定時脈沖信號到所述時鐘維持電路中；當所述GPS定時脈沖信號正常時，所述時鐘維持電路對所述晶振時鐘和定時脈沖信號進行處理并得到周期時間內的計數偏差值，輸出給所述補償算法處理模塊處理器；所述補償算法處理模塊處理器通過溫度傳感器記錄環境溫度；所述補償算法處理模塊處理器對偏差值、時間和環境溫度進行處理，得到偏差值隨時間和溫度變化的規律；當GPS定時脈沖信號失效時，所述補償算法處理模塊處理器根據所述規律得到下一個周期時間內的計數偏差計數值，并把此計數偏差值輸出到所述時鐘維持電路；根據接收到的下一個周期時間內的計數偏差值，所述時鐘維持電路獲得所需的GPS定時信號維持時鐘。
優選地，所述時鐘維持電路包括鎖相環電路、毛刺濾除及信號確定性檢測電路、晶振脈沖計數控制信號產生電路、晶振脈沖計數電路、補償算法處理模塊接口控制電路、定時脈沖維持信號產生電路和GPS定時脈沖與定時脈沖維持信號切換控制電路；其中，所述時鐘維持電路接收到的所述晶振時鐘先經所述鎖相環電路倍頻，并且該倍頻后的晶振時鐘作為所述時鐘維持電路運行的工作時鐘；所述時鐘維持電路接收到的所述定時脈沖信號通過所述毛刺濾除及信號確定性檢測電路進行濾波和檢測；所述晶振脈沖計數控制信號產生電路形成晶振脈沖計數控制信號；所述晶振脈沖計數電路在所述晶振脈沖計數控制信號周期時間內對倍頻后的晶振時鐘計數并得到計數偏差值；在GPS定時脈沖信號有效時，所述補償算法處理模塊接口控制電路在所述晶振脈沖計數控制信號的低電平產生補償算法處理模塊中斷信號，并把所述晶振脈沖計數電路的計數偏差值輸出到所述補償算法處理模塊；在GPS失效時，所述補償算法處理模塊接口控制電路根據所述定時脈沖維持信號產生電路產生的周期信號產生補償算法處理模塊中斷信號，把補償算法處理模塊估值計算的下一個周期時間內的偏差值由補償算法處理模塊輸出至時鐘維持電路；在GPS失效時，所述定時脈沖維持信號產生電路根據補償算法處理模塊估值計算的下一個周期時間內偏差值產生GPS定時脈沖維持信號；所述GPS定時脈沖與定時脈沖維持信號切換控制電路選擇輸出信號。
其中，所述定時脈沖維持信號產生電路包括偏差值高位比較電路、初始維持計數值修正電路、初始維持最大值鎖存電路、偏差值高位調整電路、偏差值鎖存電路、偏差時間信號產生電路、定時脈沖維持信號計數產生電路和周期信號產生電路；其中，所述偏差值高位比較電路根據補償算法處理模塊估計的下一個周期時間內的倍頻后的晶振脈沖實際與理論計數偏差的高m位得到GPS定時脈沖周期時間內晶振脈沖實際與理論計數偏差值；所述初始維持計數值修正電路根據GPS定時脈沖周期時間內的理論晶振脈沖個數加上或減去所述偏差值高位比較電路輸出值，得到初始維持最大值；所述初始維持最大值鎖存電路進行初始維持最大值的數據鎖存；所述偏差值高位調整電路根據來自所述補償算法處理模塊接口控制電路的脈沖計數偏差值最高位，將偏差值的高m位+／-α×(偏差值高位比較結果值-1)作為所述偏差時間信號產生電路所需計數初始值的高m位；所述偏差值鎖存電路根據偏差值高位調整值和補償算法處理模塊所寫入的偏差值低(β-m)位，對偏差數據進行鎖存；所述偏差時間信號產生電路根據所述偏差值鎖存電路鎖存的偏差值，產生偏差時間信號用于所述定時脈沖維持信號計數產生電路；所述定時脈沖維持信號計數產生電路在GPS定時脈沖有效時，在每GPS定時脈沖上升沿清0，以倍頻后的晶振脈沖信號為時鐘，根據初始維持最大值計數產生定時脈沖維持信號，在GPS定時脈沖失效時，根據偏差時間信號和初始維持最大值產生定時脈沖維持信號；所述周期信號產生電路用于在GPS定時脈沖失效時根據定時脈沖維持信號產生秒周期信號。
優選地，所述補償算法處理模塊處理器對接收到的偏差值個數進行計數，然后所述補償算法處理模塊處理器對所述恒溫晶振每個定時周期內計數偏差值進行時間、溫度二維變量最小二乘估計運算，就可找到偏差計數值隨時間、溫度變化的規律。
其中，所述補償算法處理模塊估算偏差計數值隨時間、溫度變化的規律所使用的最小二乘估計公式如下所示t1T1t2T2······tnTnab=y1y2···yn,]]>則[a b]＝[ATA]-1ATY其中，A=t1T1t2T2······tnTn,]]>Y=y1y2···yn,]]>t1，t2，……，tn為采樣樣本時間；T1，T2，……，Tn為采樣時間對應溫度；y1，y2，……，yn為采樣點對應偏差計數值；n為采樣個數；a，b為最終將得到的規律系數。
優選地，本發明中所述時鐘維持電路為FPGA電路，所述補償算法處理模塊為DSP處理器。
在所述時鐘維持電路中，所述GPS定時脈沖與定時脈沖維持信號切換控制電路進行切換時采用人為延長GPS失效時間的方法，具體為當GPS信號剛恢復時，所述GPS定時脈沖與定時脈沖維持信號切換控制電路比較此時維持信號和GPS信號的相位差，根據此相位差，每GPS定時脈沖周期時間調整αns的相位，對維持信號相位進行調整。
通過使用本發明所述的無線通信系統中在GPS失效后產生維持時鐘輸出的方法和系統，在使用較少成本的情況下，有效地保證了GPS即使受到短時干擾，通信系統也能夠正常運行，大大提高了系統整體的工作性能。


下面結合附圖對本發明的具體實施方式
作進一步詳細的描述，其中圖1是本發明的整體電路結構示意圖；圖2是FPGA電路2的電路功能結構示意圖；圖3是FPGA電路中10ms維持信號產生電路2-6的電路功能結構示意圖。
具體實施例方式
下面結合附圖進一步詳細說明本發明所提供的無線通信系統中在GPS失效后產生維持時鐘輸出的方法和系統，但本發明并不因此而受到任何限制。
圖1是本發明的整體電路結構示意圖。本發明所述的無線通信系統中在GPS失效后產生維持時鐘輸出的系統包括GPS接收機1、時鐘維持電路2、補償算法處理模塊3、恒溫晶振4和溫度傳感器5；其中在本實施例中時鐘維持電路2采用FPGA電路即可編程邏輯電路來實現，補償算法處理模塊3采用DSP處理器來實現，并且在下面的說明中二者分別采用FPGA電路和DSP處理器進行具體描述。GPS接收機1連接FPGA電路2的信號輸入端，FPGA電路2的數據輸入輸出端連接DSP處理器3的數據輸入輸出端，DSP處理器3的輸入輸出端連接溫度傳感器5的輸入輸出端，恒溫晶振4的信號輸出端連接FPGA電路2的信號輸入端，FPGA電路2輸出10ms定時脈沖用于整個系統時序運行(定時脈沖周期可選，在本實施例中采用10ms)。
其中，本發明中采用具有較高穩定度的恒溫晶振4，其輸出10MHz時鐘(晶振時鐘頻率可選，在本實施例中采用10MHz)進入FPGA電路2中，此時鐘在FPGA電路2中經過鎖相倍頻后作為系統工作時鐘(倍頻數可選，在本實施例中采用8倍頻)，倍頻的目的是使用倍頻時鐘可以有效減少計數偏差，當GPS信號正常時，FPGA根據接收機輸出的高準確度定時脈沖信號得到周期為1024s(該周期值可選，在本實施例中采用1024s)的晶振脈沖計數控制信號，在每個晶振脈沖計數控制信號周期內對晶振脈沖倍頻時鐘進行不間斷計數，得到實際倍頻脈沖個數與理論個數的偏差值并進行鎖存，每1024s將鎖存后偏差值送入DSP處理器3，DSP處理器3同時通過溫度傳感器5記錄每1024s周期的環境溫度。DSP對接收到的偏差值個數進行計數，當計數到足夠個數時，DSP處理器3對恒溫晶振每定時周期計數值進行時間、溫度二維變量最小二乘估計運算，即可找到偏差計數值隨時間、溫度變化的規律。
以下為DSP估算偏差計數值隨時間、溫度變化的規律所使用的最小二乘估計公式t1T1t2T2······tnTnab=y1y2···yn]]>則[a b]＝[ATA]-1ATY其中A=t1T1t2T2······tnTn,]]>Y=y1y2···yn,]]>t1，t2，......，tn為采樣樣本時間；T1，T2，......，Tn為采樣時間對應溫度；y1，y2，......，yn為采樣點對應偏差計數值；n為采樣個數；a，b為最終將得到的規律系數。
根據上述估計公式，可得到偏差計數值隨時間、溫度變化的規律。
當GPS失效時，DSP處理器3根據以上規律得到FPGA電路2內部對晶振脈沖倍頻時鐘計數的下一1024s周期偏差計數值，通過FPGA電路2中的定時脈沖維持信號產生電路(在本實施例中為10ms維持信號產生電路2-6)得到基站工作所需的GPS信號維持時鐘，并可做到維持較長時間(本實施例中為24小時)不干擾基站正常工作。
當維持時鐘維持了較長時間后，如果此時GPS信號恢復，若對維持信號和GPS信號進行直接切換，由于兩信號相位相差可能幾十us，造成話音質量一段時間嚴重下降，故此時需要對維持信號進行緩慢調整。在此采用的人為延長GPS失效時間的辦法。當GPS信號剛恢復時，比較此時維持信號和GPS信號的相位差，根據此相位差，每10ms周期調整αns(該數值可選，在本實施例中采用12.5ns)進行緩慢調整，緩慢調整的過程即為人為延長的GPS失效時間，此后再切換到已恢復的GPS信號。
此技術通過較少的成本，精確的估算方法，有效的達到基站工作需求，保證了GPS即使受到短時干擾時，也能長時間使基站通信正常的需求，大大提高了整體工作性能。
圖2是FPGA電路2的電路功能結構示意圖。如圖2所示，FPGA電路2由鎖相環電路2-1、毛刺濾除及信號確定性檢測電路2-2、晶振脈沖計數控制信號產生電路2-3、晶振脈沖計數電路2-4、DSP接口控制電路2-5、10ms維持信號產生電路2-6和10ms切換控制電路2-7(也就是GPS定時脈沖與定時脈沖維持信號的切換控制電路)組成，其中DSP接口控制電路也就是補償算法處理模塊接口控制電路，在本實施例中采用DSP接口控制電路。
其中，恒溫晶振4的時鐘輸出端連接鎖相環電路2-1的時鐘輸入端，鎖相環電路2-1的時鐘輸出端分別連接毛刺濾除及信號確定性檢測電路2-2、晶振脈沖計數控制信號產生電路2-3、晶振脈沖計數電路2-4、DSP接口控制電路2-5、10ms維持信號產生電路2-6、10ms切換控制電路2-7的時鐘信號輸入端，GPS接收機1的信號輸出端連接毛刺濾除及信號確定性檢測電路2-2的輸入端，毛刺濾除及信號確定性檢測電路2-2的輸出端分別連接晶振脈沖計數控制信號產生電路2-3、10ms維持信號產生電路2-6、10ms切換控制電路2-7的輸入端，晶振脈沖計數控制信號產生電路2-3的信號輸出端分別連接晶振脈沖計數電路2-4、DSP接口控制電路2-5的信號輸入端，晶振脈沖計數電路2-4的數據輸出端連接DSP接口控制電路2-5的數據輸入端，DSP接口控制電路2-5的輸入輸出端連接DSP處理器3的輸入輸出端，DSP接口控制電路2-5的數據輸出端連接10ms維持信號產生電路2-6的數據輸入端，10ms維持信號產生電路2-6的輸出端連接10ms切換控制電路2-7的輸入端，10ms切換控制電路2-7輸出10ms定時脈沖。
鎖相環電路2-1用于對晶振輸出的10MHz脈沖信號進行8倍頻作為整個FPGA電路2運行的系統工作時鐘，經過倍頻后的時鐘可以有效的減小晶振脈沖計數電路2-4的計數偏差。
在毛刺濾除及信號確定性檢測電路2-2中，毛刺濾除是對GPS接收機輸出的信號進行濾波，濾除信號中的毛刺；信號確定性檢測是對GPS接收機輸出的信號周期的可靠性進行檢測，因為系統剛上電時，GPS接收機1輸出的信號可能不是工作需要的定時脈沖信號，而是隨機信號，這時需要對輸出信號的周期進行加窗檢測來判定是否是標準的GPS定時脈沖信號。若GPS輸出信號周期不符合標準，則整個系統停止工作，反之則系統正常運行。
晶振脈沖計數控制信號產生電路2-3提供晶振脈沖計數電路2-4晶振脈沖計數所需的計數周期控制信號，在GPS正常時，該信號周期為1024s，其中高電平為1024s-300ns，低電平為300ns。在GPS信號失效時，此信號為低電平。
晶振脈沖計數電路2-4計算晶振計數時間控制信號周期內實際80MHz脈沖的個數與理論個數的偏差計數值。根據偏差值可判斷當前晶振頻率是高于標稱值頻率還是低于標稱值頻率。
1024s內理論脈沖個數為80×106×1024＝0x1312D00000，即二進制計數器最低20位為0。考慮晶振的長期老化率，假設晶振頻率與標稱值偏差達到1ppm，則1024s內實際與理論脈沖個數最大偏差不超過80×106×10-6×1024＝0×14000。因此，計數器位數可保留最低的20位(該數值可選，且其與脈沖計數時間和相應的晶振頻率有關，在本實施例中為20)，高位任其溢出。當最低20位中的最高位為‘0’時，表示所用的晶振頻率高于標稱值頻率；當最低20位中的最高位為‘1’時，表示所用的晶振頻率低于標稱值頻率。
DSP接口控制電路2-5在GPS信號有效時，在脈沖計數控制信號的低電平產生DSP中斷信號(也就是補償算法處理模塊中斷信號，在本實施例中對應DSP中斷信號)，將脈沖計數電路的計數結果送至DSP；在GPS信號失效時，根據10ms維持信號產生電路2-6產生的1024s周期信號產生DSP中斷信號，把DSP經過估值計算的下一個1024s的偏差值數據由DSP傳入FPGA內部的10ms維持信號產生電路2-6。
10ms維持信號產生電路2-6在GPS失效時，根據DSP估值計算的下一個1024s周期的偏差值數據產生GPS 10ms維持信號。
10ms切換控制電路2-7在GPS 10ms有效時，選擇GPS信號作為10ms輸出信號；在GPS 10ms失效時，選擇10ms維持信號作為10ms輸出信號。需要注意的是，當GPS 10ms從失效變為有效時，考慮對話音質量的影響，切換時需要做緩慢調整切換。
圖3是FPGA電路中10ms維持信號產生電路2-6的電路功能結構示意圖。如圖3所示，所述10ms維持信號產生電路2-6由偏差值高位比較電路2-6-1、10ms初始維持計數值修正電路2-6-2(也就是初始維持計數值修正電路，本實施例中為10ms)、初始維持最大值鎖存電路2-6-3、偏差值高位調整電路2-6-4、偏差值鎖存電路2-6-5、偏差時間信號產生電路2-6-6、10ms維持信號計數產生電路2-6-7(即定時脈沖維持信號計數產生電路)、1024s周期信號產生電路2-6-8(也就是周期信號產生電路，其信號周期時間可選，在本實施例中為1024s)組成。
其中，鎖相環電路2-1的輸出端分別連接偏差值高位比較電路2-6-1、10ms初始維持計數值修正電路2-6-2、初始維持最大值鎖存電路2-6-3、偏差值高位調整電路2-6-4、偏差值鎖存電路2-6-5、偏差時間信號產生電路2-6-6、10ms維持信號計數產生電路2-6-7、1024s周期信號產生電路2-6-8的輸入端，DSP接口控制電路2-5的數據輸出端(1)分別連接偏差值高位比較電路2-6-1和偏差值高位調整電路2-6-4的數據輸入端，DSP接口控制電路2-5的數據輸出端(2)連接偏差值鎖存電路2-6-5的輸入端，晶振脈沖計數控制信號2-3的信號輸出端分別連接偏差值高位比較電路2-6-1、10ms初始維持計數值修正電路2-6-2、初始維持最大值鎖存電路2-6-3、偏差值高位調整電路2-6-4、偏差值鎖存電路2-6-5的輸入端，偏差值高位比較電路2-6-1的輸出端分別連接10ms初始維持計數值修正電路2-6-2和偏差值高位調整電路2-6-4的數據輸入端，10ms初始維持計數值修正電路2-6-2的輸出端連接初始維持最大值鎖存電路2-6-3的輸入端，初始維持最大值鎖存電路2-6-3的輸出端連接10ms維持信號計數產生電路2-6-7的輸入端，偏差值高位調整電路2-6-4的輸出端連接偏差值鎖存電路2-6-5的輸入端，偏差值鎖存電路2-6-5的輸出端連接偏差時間信號產生電路2-6-6的輸入端，1024s周期信號產生電路2-6-8的輸出端分別連接偏差時間信號產生電路2-6-6、偏差值鎖存電路2-6-5的輸入端，偏差時間信號產生電路2-6-6的輸出端連接10ms維持信號計數產生電路2-6-7的輸入端，毛刺濾除及信號確定性檢測電路2-2的輸出端連接10ms維持信號計數產生電路2-6-7的輸入端，10ms維持信號計數產生電路2-6-7的輸出端分別連接偏差時間信號產生電路2-6-6、1024s周期信號產生電路2-6-8、10ms切換控制電路2-7的輸入端。
偏差值高位比較電路2-6-1根據DSP估計的下一個1024s的80MHz脈沖實際與理論計數偏差的高m(該m值根據具體的晶振時鐘和具體的計數周期來確定，在本實施例中，m值為8)位得到10ms內80MHz脈沖實際與理論計數偏差值；10ms初始維持計數值修正電路2-6-2根據10ms的理論80MHz脈沖個數0xC3500加上或減去(根據偏差計數值的最高位進行加/減選擇，為‘1’時進行加法運算，為‘0’進行減法運算)偏差值高位比較電路2-6-1輸出值，得到10ms初始維持最大值(或初始維持最大值)；初始維持最大值鎖存電路2-6-3進行10ms初始維持最大值的數據鎖存；偏差值高位調整電路2-6-4根據來自DSP接口控制電路2-5的脈沖計數偏差值最高位，將偏差值的高m位加/減α×(偏差值高位比較結果值-1)作為偏差時間信號產生電路2-6-6所需計數初始值的高m位(α的值為10ms內80MHz脈沖計數偏差為1時，1024s內80MHz脈沖計數偏差值的高m位的值，在本實施例中為0X19，脈沖計數偏差值最高位用于判斷是進行加運算還是減運算)；偏差值鎖存電路2-6-5根據偏差值高位調整值和DSP所寫入的偏差值低(β-m)位(該β值可選，在本實施例中為20)，對偏差數據進行鎖存；偏差時間信號產生電路2-6-6根據偏差值鎖存電路鎖存的偏差值，產生周期為幾百毫秒(該周期值可選，在本實施例中采用250ms)的偏差時間信號用于10ms維持信號計數產生電路2-6-7；10ms維持信號計數產生電路2-6-7在GPS10ms有效時，在每GPS 10ms上升沿清0，以80MHz脈沖信號為時鐘，根據初始維持最大值計數產生10ms維持信號，在GPS 10ms失效時，根據偏差時間信號和初始維持最大值產生10ms維持信號；1024s周期信號產生電路2-6-8用于在GPS 10ms失效時根據10ms維持信號產生1024s周期信號，然后DSP接口控制電路2-5根據此1024s周期信號產生DSP中斷。
本發明所提出的一種無線通信系統中在GPS失效后產生維持時鐘輸出的方法和系統，通過采用具有較高穩定度的恒溫晶振，在GPS信號有效時，利用低成本的FPGA、DSP對GPS接收機輸出定時信號進行處理，可在GPS信號失效后，獲得定時脈沖維持信號，并可維持較長的一段時間，且其與標準信號的相位偏差不超過70μs。
權利要求
1.一種無線通信系統中GPS失效后產生維持時鐘輸出的方法，其特征在于，包括以下步驟(1)恒溫晶振輸出晶振時鐘到時鐘維持電路中；(2)GPS輸出定時脈沖信號到所述時鐘維持電路中；(3)當所述GPS定時脈沖信號正常時，所述時鐘維持電路對所述晶振時鐘和定時脈沖信號進行處理并得到周期時間內的計數偏差值，輸出給補償算法處理模塊；(4)所述補償算法處理模塊通過溫度傳感器記錄環境溫度；(5)所述補償算法處理模塊對偏差值、時間和環境溫度進行處理，得到偏差值隨時間和溫度變化的規律；(6)當GPS定時脈沖信號失效時，所述補償算法處理模塊根據所述規律得到下一個周期時間內的計數偏差值，并把此計數偏差值輸出到所述時鐘維持電路；(7)根據接收到的下一個周期時間內的計數偏差值，所述時鐘維持電路獲得所需的GPS定時信號維持時鐘。
2.根據權利要求1所述的方法，其特征在于，所述步驟(3)和步驟(7)進一步包括以下步驟A.將所述時鐘維持電路接收到的所述晶振時鐘先經鎖相環電路倍頻，并把倍頻后的晶振時鐘作為所述時鐘維持電路運行的工作時鐘；B.將所述時鐘維持電路接收到的所述定時脈沖信號通過毛刺濾除及信號確定性檢測電路進行濾波和檢測；C.由晶振脈沖計數控制信號產生電路形成晶振脈沖計數控制信號；D.由晶振脈沖計數電路在所述晶振脈沖計數控制信號周期時間內對倍頻后的晶振時鐘計數并得到計數偏差值；E.在GPS定時脈沖信號有效時，補償算法處理模塊接口控制電路在所述晶振脈沖計數控制信號的低電平產生補償算法處理模塊中斷信號，將所述晶振脈沖計數電路的計數偏差值送至所述補償算法處理模塊；F.在GPS失效時，所述補償算法處理模塊接口控制電路根據定時脈沖維持信號產生電路產生的周期信號產生補償算法處理模塊中斷信號，把補償算法處理模塊估值計算的下一個計數控制信號周期時間內的偏差值由補償算法處理模塊送至時鐘維持電路；G.在GPS失效時，所述定時脈沖維持信號產生電路根據補償算法處理模塊估值計算的下一個計數控制信號周期時間內偏差值產生GPS定時脈沖維持信號；H.由GPS定時脈沖和定時脈沖維持信號切換控制電路選擇輸出信號。
3.根據權利要求2所述的方法，其特征在于，所述步驟G進一步包括以下步驟a.偏差值高位比較電路根據補償算法處理模塊估計的下一個周期時間內的倍頻后的晶振脈沖實際與理論計數偏差的高m位得到GPS定時脈沖周期時間內晶振脈沖實際與理論計數偏差值；b.初始維持計數值修正電路根據GPS定時脈沖周期時間內的理論晶振脈沖個數加上或減去所述偏差值高位比較電路輸出值，得到初始維持最大值；c.初始維持最大值鎖存電路進行初始維持最大值的數據鎖存；d.偏差值高位調整電路根據來自所述補償算法處理模塊接口控制電路的脈沖計數偏差值最高位，將偏差值的高m位+/-α×(偏差值高位比較結果值-1)作為偏差時間信號產生電路所需計數初始值的高m位；e.偏差值鎖存電路根據偏差值高位調整值和補償算法處理模塊所寫入的偏差值低(β-m)位，對偏差數據進行鎖存；f.所述偏差時間信號產生電路根據所述偏差值鎖存電路鎖存的偏差值，產生周期偏差時間信號用于定時脈沖維持信號計數產生電路；g.所述定時脈沖維持信號計數產生電路在GPS定時脈沖有效時，在每GPS定時脈沖上升沿清0，以倍頻后的晶振脈沖信號為時鐘，根據初始維持最大值計數產生定時脈沖維持信號，在GPS定時脈沖失效時，根據偏差時間信號和初始維持最大值產生定時脈沖維持信號；h.周期信號產生電路用于在GPS定時脈沖失效時根據定時脈沖維持信號產生周期信號。
4.根據權利要求1所述的方法，其特征在于，在所述步驟(5)中，所述補償算法處理模塊對接收到的偏差值個數進行計數，然后所述補償算法處理模塊對所述恒溫晶振每個定時周期內計數偏差值進行時間、溫度二維變量最小二乘估計運算，就可找到偏差計數值隨時間、溫度變化的規律。
5.根據權利要求4所述的方法，其特征在于，所述補償算法處理模塊估算偏差計數值隨時間、溫度變化的規律所使用的最小二乘估計公式如下所示t1T1t2T2......tnTnab=y1y2...yn,]]>則[ab]＝[ATA]-1ATY其中，A=t1T1t2T2......tnTn,]]>Y=y1y2...yn,]]>t1，t2，......，tn為采樣樣本時間；T1，T2，......，Tn為采樣時間對應溫度；y1，y2，......，yn為采樣點對應偏差計數值；n為采樣個數；a，b為最終將得到的規律系數。
6.根據權利要求1或2所述的方法，其特征在于，所述時鐘維持電路為FPGA電路。
7.根據1至5任一項權利要求所述的方法，其特征在于，所述補償算法處理模塊為DSP處理器。
8.根據權利要求2所述的方法，其特征在于，在所述步驟H中進行切換時采用人為延長GPS失效時間的方法，當GPS信號剛恢復時，比較此時維持信號和GPS信號的相位差，根據此相位差，每GPS定時脈沖信號周期時間內調整αns的相位，對維持信號相位進行調整。
9.一種無線通信系統中在GPS失效后產生維持時鐘輸出的系統，其特征在于，包括GPS接收機、時鐘維持電路、補償算法處理模塊、恒溫晶振和溫度傳感器；其中，所述恒溫晶振輸出晶振時鐘到所述時鐘維持電路中；所述GPS輸出定時脈沖信號到所述時鐘維持電路中；當所述GPS定時脈沖信號正常時，所述時鐘維持電路對所述晶振時鐘和定時脈沖信號進行處理并得到周期時間內的計數偏差值，輸出給所述補償算法處理模塊；所述補償算法處理模塊通過溫度傳感器記錄環境溫度；所述補償算法處理模塊對偏差值、時間和環境溫度進行處理，得到偏差值隨時間和溫度變化的規律；當GPS定時脈沖信號失效時，所述補償算法處理模塊根據所述規律得到下一個周期時間內的計數偏差計數值，并把此計數偏差值輸出到所述時鐘維持電路；根據接收到的下一個周期時間內的計數偏差值，所述時鐘維持電路獲得所需的GPS定時信號維持時鐘。
10.根據權利要求9所述的系統，其特征在于，所述時鐘維持電路包括鎖相環電路、毛刺濾除及信號確定性檢測電路、晶振脈沖計數控制信號產生電路、晶振脈沖計數電路、補償算法處理模塊接口控制電路、定時脈沖維持信號產生電路和GPS定時脈沖與定時脈沖維持信號切換控制電路；其中，所述時鐘維持電路接收到的所述晶振時鐘先經所述鎖相環電路倍頻，并且該倍頻后的晶振時鐘作為所述時鐘維持電路運行的工作時鐘；所述時鐘維持電路接收到的所述定時脈沖信號通過所述毛刺濾除及信號確定性檢測電路進行濾波和檢測；所述晶振脈沖計數控制信號產生電路形成晶振脈沖計數控制信號；所述晶振脈沖計數電路在所述晶振脈沖計數控制信號周期時間內對倍頻后的晶振時鐘計數并得到計數偏差值；在GPS定時脈沖信號有效時，所述補償算法處理模塊接口控制電路在所述晶振脈沖計數控制信號的低電平產生補償算法處理模塊中斷信號，并把所述晶振脈沖計數電路的計數偏差值輸出到所述補償算法處理模塊；在GPS失效時，所述補償算法處理模塊接口控制電路根據所述定時脈沖維持信號產生電路產生的周期信號輸出補償算法處理模塊中斷信號，把補償算法處理模塊估值計算的下一個周期時間內的偏差值由補償算法處理模塊輸出至時鐘維持電路；在GPS失效時，所述定時脈沖維持信號產生電路根據補償算法處理模塊估值計算的下一個計數控制信號周期時間內偏差值產生GPS定時脈沖維持信號；所述GPS定時脈沖與定時脈沖維持信號切換控制電路選擇輸出信號。
11.根據權利要求10所述的系統，其特征在于，所述定時脈沖維持信號產生電路包括偏差值高位比較電路、初始維持計數值修正電路、初始維持最大值鎖存電路、偏差值高位調整電路、偏差值鎖存電路、偏差時間信號產生電路、定時脈沖維持信號計數產生電路和周期信號產生電路；其中，所述偏差值高位比較電路根據補償算法處理模塊估計的下一個計數控制信號周期時間內的倍頻后的晶振脈沖實際與理論計數偏差的高m位得到GPS定時脈沖信號周期時間內晶振脈沖實際與理論計數偏差值；所述初始維持計數值修正電路根據GPS定時脈沖信號周期時間內的理論晶振脈沖個數加上或減去所述偏差值高位比較電路輸出值，得到初始維持最大值；所述初始維持最大值鎖存電路進行初始維持最大值的數據鎖存；所述偏差值高位調整電路根據來自所述補償算法處理模塊接口控制電路的脈沖計數偏差值最高位，將偏差值的高m位+/-α×(偏差值高位比較結果值-1)作為所述偏差時間信號產生電路所需計數初始值的高m位；所述偏差值鎖存電路根據偏差值高位調整值和補償算法處理模塊所寫入的偏差值低(β-m)位，對偏差數據進行鎖存；所述偏差時間信號產生電路根據所述偏差值鎖存電路鎖存的偏差值，產生周期偏差時間信號用于所述定時脈沖維持信號計數產生電路；所述定時脈沖維持信號計數產生電路在GPS定時脈沖有效時，在每GPS定時脈沖上升沿清0，以倍頻后的晶振脈沖信號為時鐘，根據初始維持最大值計數產生定時脈沖維持信號，在GPS定時脈沖失效時，根據偏差時間信號和初始維持最大值產生定時脈沖維持信號；所述周期信號產生電路用于在GPS定時脈沖失效時根據定時脈沖維持信號產生周期信號。
12.根據權利要求9所述的系統，其特征在于，所述補償算法處理模塊對接收到的偏差值個數進行計數，然后所述補償算法處理模塊對所述恒溫晶振每個定時周期內計數偏差值進行時間、溫度二維變量最小二乘估計運算，就可找到偏差計數值隨時間、溫度變化的規律。
13.根據權利要求12所述的系統，其特征在于，所述補償算法處理模塊估算偏差計數值隨時間、溫度變化的規律所使用的最小二乘估計公式如下所示t1T1t2T2......tnTnab=y1y2...yn,]]>則[ab]＝[ATA]-1ATY其中，A=t1T1t2T2......tnTn,]]>Y=y1y2...yn,]]>t1，t2，......，tn為采樣樣本時間；T1，T2，......，Tn為采樣時間對應溫度；y1，y2，......，yn為采樣點對應偏差計數值；n為采樣個數；a，b為最終將得到的規律系數。
14.根據權利要求9或10所述的系統，其特征在于，所述時鐘維持電路為FPGA電路。
15.根據9至13任一項權利要求所述的系統，其特征在于，所述補償算法處理模塊為DSP處理器。
16.根據權利要求10所述的系統，其特征在于，所述GPS定時脈沖與定時脈沖維持信號切換控制電路進行切換時采用人為延長GPS失效時間的方法，當GPS信號剛恢復時，所述GPS定時脈沖與定時脈沖維持信號切換控制電路比較此時維持信號和GPS信號的相位差，根據此相位差，每GPS定時脈沖信號周期時間調整αns的相位，對維持信號相位進行調整。
全文摘要
本發明涉及一種無線通信系統中GPS失效后產生維持時鐘輸出的方法和系統，其主要包括GPS接收機、時鐘維持電路、補償算法處理模塊、恒溫晶振和溫度傳感器。通過采用具有較高穩定度的恒溫晶振，在GPS失效時，利用低成本的FPGA、DSP處理器對GPS接收機輸出的定時信號進行處理，可在GPS定時信號失效時獲得定時脈沖維持信號。
文檔編號H04L7/04GK101090311SQ200610087100
公開日2007年12月19日 申請日期2006年6月16日 優先權日2006年6月16日
發明者崔建利, 王彥君, 高頡, 楊平生, 李曙光 申請人:北京信威通信技術股份有限公司