電子內(nèi)窺鏡裝置的制作方法

專利名稱：電子內(nèi)窺鏡裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電子內(nèi)窺鏡裝置。
背景技術(shù)：
近年來，作為醫(yī)療設(shè)備廣泛利用觀察體腔內(nèi)臟器等、或者根據(jù)需要使用插入處置器具通道內(nèi)的處置器具從而可進行各種治療處置的內(nèi)窺鏡裝置。另外，在工業(yè)用領(lǐng)域中，在觀察、檢查鍋爐、渦輪機、發(fā)動機、化學(xué)工廠等細(xì)徑管內(nèi)部的缺陷或腐蝕中廣泛使用了工業(yè)用內(nèi)窺鏡。
內(nèi)窺鏡裝置主要由如下部分構(gòu)成光源裝置，照射照明光；插入部，插入體腔內(nèi)、細(xì)徑管內(nèi)；操作部，對插入部進行彎曲操作。從操作部到插入部，配置有向插入部前端傳送照明光的光導(dǎo)纖維束等的照明光傳送單元、傳送通過照射照明光得到的來自被攝體的光的圖像導(dǎo)向等的觀察光傳送單元。另外，操作部上設(shè)置有用于用肉眼觀察通過圖像導(dǎo)向被傳送的來自被攝體的光的目鏡部、以及與用于使規(guī)定的照明光入射到光導(dǎo)等的光源裝置的連接部等。
另外，如日本特開2005-103325號公報中公開的那樣，如下的內(nèi)窺鏡裝置也已被開發(fā)、實用化該內(nèi)窺鏡裝置在插入部的前端、操作部的圖像導(dǎo)向端配置固體攝像元件、例如CCD，將從光導(dǎo)射出的照明光的來自觀察部位的光，通過物鏡光學(xué)系統(tǒng)在攝像面成像并轉(zhuǎn)換成電信號，對該電信號進行信號處理，從而能夠在監(jiān)視器等上顯示觀察部位的電子圖像。
在作為醫(yī)療設(shè)備使用的電子內(nèi)窺鏡裝置中，在醫(yī)療處置中裝置發(fā)生故障、或者發(fā)生異常的情況下，要求進行醫(yī)療處置時確保所需的最低限度的功能進行動作。因此，在電子內(nèi)窺鏡裝置中，按用于進行通常醫(yī)療處置的動作、在裝置內(nèi)部發(fā)生故障時的動作等處理內(nèi)容不同的動作設(shè)置有動作模式，根據(jù)來自外部的模式指示、裝置的狀況等，轉(zhuǎn)換動作模式。此外，通過設(shè)置多個動作模式，各動作模式能夠檢查其他動作模式的動作，由于可在轉(zhuǎn)換動作模式前能夠確認(rèn)要進行轉(zhuǎn)換的動作模式是否正常地進行動作，因而還具有提高安全性的優(yōu)點。
在電子內(nèi)窺鏡裝置的控制部中，設(shè)置有用于根據(jù)預(yù)先輸入的各種設(shè)定值、或來自外部的操作指示控制裝置各部分的各種電路，但由于根據(jù)動作模式使用的電路不同，因此當(dāng)轉(zhuǎn)換動作模式時使用的電路也被轉(zhuǎn)換。在現(xiàn)有的電子內(nèi)窺鏡裝置中，如圖6所示，按每個動作模式準(zhǔn)備并安裝CPU或動作所需的外圍電路。圖6是說明現(xiàn)有的電子內(nèi)窺鏡裝置的控制部的結(jié)構(gòu)的框圖。例如，如圖6所示，在設(shè)定有作為用于進行通常的醫(yī)療處置的動作模式的通常使用模式、和作為在裝置內(nèi)部發(fā)生了故障時的動作模式的安全確保模式兩個動作模式的情況下，在控制部中設(shè)置有在通常模式下使用的CPU100以及外圍電路101、和在安全確保模式下使用的CPU102以及外圍電路103。
在上述電子內(nèi)窺鏡裝置中，在一個基板上實現(xiàn)這些動作模式的情況下，必須在基板上安裝多個CPU100、102、外圍電路101、103，有基板面積變大的問題。另外，由于不是同時進行多個動作模式，因此在通常使用模式正在執(zhí)行的期間不使用CPU102和外圍電路103，在安全確保模式正在執(zhí)行的期間不使用CPU100和外圍電路101。因此，還具有電路的使用效率降低的問題。
作為解決該問題的方法，可考慮如下方法概括出可共用的電路，作為共用電路在各動作模式下共同使用，對電路的安裝密度進行高密度化，從而縮小電路規(guī)模，提高電路的使用效率。但是，在各動作模式下使用的電路和共用電路配置于在基板上分離的位置，或者需要切離在其他動作模式下使用電路的情況下，信號路徑變得復(fù)雜，即使邏輯上能概括出共用電路，也在物理上具有安裝困難的問題。另外，存在如下問題提高電路的安裝密度時，不能足夠地獲取信號線間或者電路間的間隙，因此信號線彼此或者部件彼此接觸引起短路、發(fā)生誤動作的可能性變高，導(dǎo)致可靠性降低。
另外，在這樣的電子內(nèi)窺鏡裝置中，設(shè)置有用于根據(jù)事先輸入的各種設(shè)定值、或者來自外部的操作指示，控制裝置各部位的控制器。由CPU(中央運算處理裝置)、FPGA(Field ProgrammableGate Array現(xiàn)場可編程門陣列)、CPLD(ComplexProgrammable Logic Device復(fù)雜可編程邏輯器件)等構(gòu)成控制器的情況下，一般設(shè)置異常監(jiān)視單元，該異常監(jiān)視單元具有失控檢測單元，檢測控制器的失控；復(fù)位單元，為了防止由失控的控制器動作給正在控制的設(shè)備帶來破壞，在檢測到控制器失控的情況下，將控制器進行復(fù)位，對動作進行初始化。
作為異常監(jiān)視單元，看門狗定時器(watch dog timer)廣為人知而被普遍使用?？撮T狗定時器與監(jiān)視對象的控制器直接連接，為了監(jiān)視控制器是否正在進行正常動作，控制器控制輸出端口，監(jiān)視用于清零用軟件實現(xiàn)的定時器的規(guī)定周期的脈沖信號，從而當(dāng)控制器成為異常的動作狀態(tài)而不能輸出脈沖信號、在固定期間不發(fā)生脈沖的情況下，向控制器輸出復(fù)位信號。從定時器清零到輸出復(fù)位為止的超時期間，在各看門狗定時器中具有固有值，需要選擇使用適合控制器規(guī)格的看門狗定時器。
但是，由在內(nèi)部設(shè)置有CPU的FPGA、CPLD構(gòu)成電子內(nèi)窺鏡的控制器的情況下，在接通裝置的電源時，不開始軟件初始化，直到配置完成為止。因此，CPU的啟動要花費時間。當(dāng)選擇了超時期間比CPU的啟動期間短的看門狗定時器的情況下，CPU的啟動中沒有輸出用于清零定時器的規(guī)定周期的脈沖信號，因而具有在CPU的啟動中輸出復(fù)位、接通電源時裝置重復(fù)再啟動的問題。
為了避免該問題，需要使用超時期間比CPU的啟動時間長的看門狗定時器。在這種情況下，雖然能防止在上述CPU啟動時重復(fù)再啟動的情況，但是在診斷或觀察的過程中CPU失控的情況下，開始復(fù)位的定時也發(fā)生延遲。例如，在插入部插入到體腔內(nèi)的狀態(tài)下CPU失控時，存在裝置發(fā)生誤動作而傷害體腔內(nèi)的可能性，因此在以電子內(nèi)窺鏡為首的醫(yī)療用裝置中，存在使用超時期間長的看門狗定時器由于安全方面的而比較困難的問題。
因此，在本發(fā)明中，一個目的在于提供一種能提高控制部電路的使用效率，并且能提高電路動作的可靠性的電子內(nèi)窺鏡裝置。
另外，在本發(fā)明中，另一目的在于提供一種即使使用超時期間比CPU的啟動時間短的看門狗定時器，也能防止CPU重復(fù)再啟動的電子內(nèi)窺鏡裝置。

發(fā)明內(nèi)容
與本發(fā)明的第一方式有關(guān)的電子內(nèi)窺鏡裝置是排他地執(zhí)行具有多個動作模式的電子內(nèi)窺鏡裝置，該電子內(nèi)窺鏡裝置具備控制動作模式的執(zhí)行的控制部、檢測執(zhí)行的動作模式的轉(zhuǎn)換要求的轉(zhuǎn)換要求檢測部，根據(jù)轉(zhuǎn)換要求檢測部的檢測結(jié)果變更控制部的內(nèi)部結(jié)構(gòu)。
與本發(fā)明的第二方式有關(guān)的電子內(nèi)窺鏡裝置具備控制器，在正常動作時輸出第一脈沖信號；偽脈沖生成部，生成第二脈沖信號；啟動完成檢測部，檢測控制器的啟動完成；異常監(jiān)視信號生成部，根據(jù)啟動完成檢測部的檢測結(jié)果，將第一脈沖信號或者第二脈沖信號的任意一個作為異常監(jiān)視信號輸出；異常檢測部，根據(jù)異常監(jiān)視信號，檢測控制器的異常并輸出復(fù)位信號。
與本發(fā)明有關(guān)的電子內(nèi)窺鏡裝置，具有被排他地執(zhí)行的多個動作模式，其特征在于具備控制部，該控制部具有在內(nèi)部配置有CPU和外圍電路的FPGA以及/或者CPLD并控制前述動作模式的執(zhí)行，根據(jù)執(zhí)行的前述動作模式，前述FPGA以及/或者前述CPLD的內(nèi)部結(jié)構(gòu)不同。
與本發(fā)明有關(guān)的電子內(nèi)窺鏡裝置，其特征在于，具備控制器，在正常動作時輸出脈沖信號；啟動結(jié)束檢測部，檢測前述控制器的啟動結(jié)束；異常檢測部，根據(jù)前述脈沖信號，檢測前述控制器的異常，輸出異常檢測信號；復(fù)位信號生成部，在接收了前述異常檢測信號的情況下，根據(jù)前述啟動結(jié)束檢測部的檢測結(jié)果，在前述控制器的啟動結(jié)束的情況下，輸出復(fù)位信號。


圖1是說明與本發(fā)明的第1實施方式有關(guān)的電子內(nèi)窺鏡裝置的控制部的結(jié)構(gòu)的框圖。
圖2是說明非易失性存儲器的內(nèi)部結(jié)構(gòu)的圖。
圖3是說明在通常使用模式下的FPGA內(nèi)部的電路結(jié)構(gòu)的框圖。
圖4A和圖4B是說明與外部設(shè)備的通信有關(guān)的FPGA的內(nèi)部結(jié)構(gòu)的框圖，圖4A是說明在工廠出廠模式下的FPGA的內(nèi)部結(jié)構(gòu)的框圖，圖4B是說明寫入模式下的FPGA1的內(nèi)部結(jié)構(gòu)的框圖。
圖5是說明電子內(nèi)窺鏡裝置的啟動順序的流程圖。
圖6是說明現(xiàn)有電子內(nèi)窺鏡裝置的控制部的結(jié)構(gòu)的框圖。
圖7是說明與本發(fā)明的第2實施方式所涉及的電子內(nèi)窺鏡裝置的控制器相關(guān)的異常監(jiān)視部的結(jié)構(gòu)的框圖。
圖8是說明CPU在正常啟動時的異常監(jiān)視動作的時序圖。
圖9是說明CPU在啟動中發(fā)生異常時的異常監(jiān)視動作的時序圖。
圖10是說明與本發(fā)明的第3實施方式所涉及的電子內(nèi)窺鏡裝置的控制器相關(guān)的異常監(jiān)視部的結(jié)構(gòu)的框圖。
圖11是說明與本發(fā)明的第4實施方式所涉及的電子內(nèi)窺鏡裝置的控制器相關(guān)的異常監(jiān)視部的結(jié)構(gòu)的框圖。
圖12是說明與本發(fā)明的第5實施方式所涉及的電子內(nèi)窺鏡裝置的控制器相關(guān)的異常監(jiān)視部的結(jié)構(gòu)的框圖。
具體實施例方式
下面參照

本發(fā)明的實施方式。
第1實施方式在第1實施方式中，說明在電子內(nèi)窺鏡裝置中設(shè)定有以下4個動作模式的情況。與本實施方式有關(guān)的電子內(nèi)窺鏡裝置是能夠根據(jù)動作模式變更內(nèi)部電路結(jié)構(gòu)的裝置。
第一個是通常使用電子內(nèi)窺鏡裝置時的動作模式、即通常使用模式。在通常使用模式下，執(zhí)行如下功能為了使用戶輸入操作指示而設(shè)置在電子內(nèi)窺鏡裝置上的未圖示的面板的控制、電子內(nèi)窺鏡裝置與外圍設(shè)備的通信、設(shè)置在電子內(nèi)窺鏡裝置上的未圖示的燈的點亮、熄滅以及調(diào)光、為了使電子內(nèi)窺鏡裝置的各部位動作而設(shè)置在殼體內(nèi)部的各種驅(qū)動部的控制、送氣泵的控制、通過內(nèi)部錯誤檢測部檢測出由殼體內(nèi)部溫度的異常上升引起的溫度錯誤、各種驅(qū)動部的異常時的報警的輸出控制(蜂鳴器聲音的輸出以及在面板上的文字顯示)等。
第二個是在后述的非易失性存儲器2中寫入數(shù)據(jù)時的動作模式、即寫入模式。在寫入模式下，執(zhí)行如下的動作從外部的寫入設(shè)備向非易失性存儲器2寫入配置數(shù)據(jù)(FPGA內(nèi)部的電路構(gòu)成數(shù)據(jù))、由安裝在FPGA1內(nèi)部的CPU10執(zhí)行的軟件。第三個是在電子內(nèi)窺鏡裝置從工廠出廠時進行內(nèi)部設(shè)定、動作確認(rèn)時的動作模式、即工廠出廠模式。
第四個是電子內(nèi)窺鏡裝置發(fā)生故障時的動作模式即安全確保模式。在安全確保模式下，當(dāng)檢測到電子內(nèi)窺鏡裝置的內(nèi)部故障時，執(zhí)行從未圖示的光源裝置照射的照明光的光軸上的燈點亮的確保、送氣泵的動作確保、向面板的錯誤顯示等功能。
首先，根據(jù)圖1說明與本發(fā)明的實施方式有關(guān)的電子內(nèi)窺鏡裝置的控制部的結(jié)構(gòu)。圖1是說明與本發(fā)明的實施方式有關(guān)的電子內(nèi)窺鏡裝置的控制部的結(jié)構(gòu)的框圖。在此，僅對控制部中關(guān)于動作模式轉(zhuǎn)換的部分進行說明。
如圖1所示，本發(fā)明的實施方式中的電子內(nèi)窺鏡裝置的控制部由如下部分構(gòu)成FPGA(Field Programable Gate Array現(xiàn)場可編程門陣列)1，內(nèi)部具有CPU(中央處理裝置)10；非易失性存儲器2，保存有由安裝在FPGA1中的CPU10執(zhí)行的軟件以及與動作模式相應(yīng)的配置數(shù)據(jù)；CPLD(Complex Programmable LogicDevice復(fù)合型PLD)3，安裝有用于從非易失性存儲器2讀出數(shù)據(jù)載入到FPGA1的未圖示的電路；時鐘發(fā)生器4，生成時鐘信號CLK輸出到FPGA1和CPLD3；設(shè)備內(nèi)部異常檢測電路5，檢測電子內(nèi)窺鏡裝置的內(nèi)部異常；通信I/F設(shè)備6，用于與外部設(shè)備進行通信；以及SRAM7。
FPGA1、非易失性存儲器2以及CPLD3，通過地址總線8以及數(shù)據(jù)總線9相互電連接。如圖2所示，非易失性存儲器2中保存有在各動作模式下使用的FPGA1的配置數(shù)據(jù)和由CPU10執(zhí)行的軟件。
圖2是說明非易失性存儲器2的內(nèi)部結(jié)構(gòu)的圖。例如，如圖2所示，非易失性存儲器2的內(nèi)部被分塊，在地址是0x000000～0x1FFFFF的塊中保存有在通常使用模式下由CPU10執(zhí)行的軟件，在地址是0x200000～0x2FFFFF的塊中保存有在通常使用模式下的配置數(shù)據(jù)。另外，在地址是0x300000～0x3FFFFF的塊中保存有在寫入模式下由CPU10執(zhí)行的軟件，在地址是0x400000～0x4FFFFF的塊中保存有在寫入模式下的配置數(shù)據(jù)。并且，在地址是0x500000～0x5FFFFF的塊中保存有在工廠出廠模式下由CPU10執(zhí)行的軟件，在地址是0x600000～0x6FFFFF的塊中保存有在安全確保模式下的配置數(shù)據(jù)，在地址是0x700000～0x7FFFFF的塊中保存有在安全確保模式下由CPU 10執(zhí)行的軟件，在地址是0x800000～0x8FFFFF的塊中保存有在安全確保模式下的配置數(shù)據(jù)。
這樣，在一個非易失性存儲器2中保存有全部動作模式下的軟件以及配置數(shù)據(jù)，從非易失性存儲器2向FPGA1載入與執(zhí)行的動作模式相應(yīng)的配置數(shù)據(jù)、軟件。并進行應(yīng)用(展開する)。具體來說，由FPGA1、CPLD3等的CPU10的外圍電路進行地址解碼，通過地址總線8向非易失性存儲器2輸出與執(zhí)行的動作模式對應(yīng)的讀入開始地址。在非易失性存儲器2中，根據(jù)輸入的讀入開始地址抽出配置數(shù)據(jù)、軟件，通過數(shù)據(jù)總線9載入到FPGA1、CPLD3。
雖然也可以在軟件設(shè)計時指定讀入開始地址，但如上所述，可由FPGA1、CPLD3等CPU的外圍電路進行地址解碼，由硬件控制與各動作模式對應(yīng)的讀入開始地址，從而降低由軟件進行的存儲器管理。此外，地址解碼器一般構(gòu)成在CPU10的外圍，但也可以如本實施方式那樣，在FPGA1的內(nèi)部構(gòu)成有CPU10時構(gòu)成在FPGA1內(nèi)部。
除讀入開始地址之外，還從FPGA1以及CPLD3向非易失性存儲器2輸出各種控制信號。另外，在FPGA1和CPLD3之間，狀態(tài)信號相互通信。并且，從CPLD3向FPGA1輸出數(shù)據(jù)、數(shù)據(jù)傳送用時鐘信號。另外，從FPGA1以及設(shè)備內(nèi)部異常檢測電路5向CPLD3輸出動作模式轉(zhuǎn)換信號。
在本結(jié)構(gòu)中，通過CPLD3以及非易失性存儲器2載入FPGA1的配置數(shù)據(jù)以及CPU10的軟件，但是也可以通過滿足這些功能的一個設(shè)備(CPU或者配置設(shè)備)實現(xiàn)CPLD3以及非易失性存儲器2。
其次，對FPGA1內(nèi)部的電路結(jié)構(gòu)進行說明。FPGA1內(nèi)部的電路結(jié)構(gòu)通過從非易失性存儲器2載入后在內(nèi)部應(yīng)用的配置數(shù)據(jù)，進行動態(tài)變更，根據(jù)動作模式安裝不同電路結(jié)構(gòu)。但是，在任意一個動作模式下都需要CPU10，因此根據(jù)動作模式，CPU10的外圍電路采用不同的電路結(jié)構(gòu)。
此外，在CPU10中，由于執(zhí)行從非易失性存儲器2載入的軟件，因此CPU10的功能根據(jù)動作模式而不同。即，在通常使用模式下，通過CPU10執(zhí)行未圖示的面板的操作控制、與外圍設(shè)備的通信的各種動作的控制、在寫入模式下，通過CPU10取得非易失性存儲器2和外部設(shè)備之間的接口。另外，在工廠出廠模式下，通過CPU10，為了在電子內(nèi)窺鏡裝置中寫入各種內(nèi)部設(shè)定或者進行動作確認(rèn)，獲取與外部設(shè)備之間的接口，在安全確保模式下，通過CPU10，進行燈的點亮、未圖示的送氣泵、面板的控制。
在此，使用圖3說明在通常使用模式下的FPGA1內(nèi)部的電路結(jié)構(gòu)。圖3是說明在通常使用模式下的FPGA1內(nèi)部的電路結(jié)構(gòu)的框圖。在通常模式下，在FPGA1內(nèi)部設(shè)置有CPU10，在CPU10的外圍設(shè)置有外圍電路，其中，該外圍電路有如下部分構(gòu)成串行/并行轉(zhuǎn)換電路11，用于對從外部設(shè)備發(fā)送來的串行數(shù)據(jù)進行并行化；關(guān)鍵字解碼器12；燈狀態(tài)檢測電路13，用于檢測設(shè)置在電子內(nèi)窺鏡裝置中的燈的狀態(tài)；分頻器14；并行/串行轉(zhuǎn)換電路15，用于對由CPU10處理的并行數(shù)據(jù)進行串行化并輸出；用于控制送氣泵的泵控制電路16；蜂鳴器控制電路17，控制由內(nèi)部錯誤檢測部檢測出因殼體內(nèi)部的溫度的異常上升引起的溫度錯誤、或各種驅(qū)動部的異常時的蜂嗚器聲音的輸出。
這樣，通過在FPGA1的內(nèi)部構(gòu)成CPU10和外圍電路，能夠伴隨動作模式的變更動態(tài)地進行FPGA1的內(nèi)部的電路變更，只構(gòu)筑必要的電路，因此，提高電路的使用效率。另外，由于不需要將全部動作模式中所需的CPU、外圍電路安裝在基板上，因此能夠縮小電路規(guī)模、基板面積，還可實現(xiàn)低成本化，并且，與裝置的小型化也有關(guān)。
其次，說明由動作模式的轉(zhuǎn)換引起的FPGA1內(nèi)部的電路變更。在此，關(guān)注與外部設(shè)備的通信有關(guān)的電路，使用圖4A以及圖4B說明從工廠出廠模式到寫入模式的電路變更。圖4A以及圖4B是說明與外部設(shè)備的通信有關(guān)的FPGA1的內(nèi)部結(jié)構(gòu)的框圖，圖4A示出了在工廠出廠模式下的FPGA的內(nèi)部結(jié)構(gòu)、圖4B示出了寫入模式下的FPGA1的內(nèi)部結(jié)構(gòu)。
如圖4A所示，在工廠出廠模式下，為了能夠使電子內(nèi)窺鏡裝置的動作確認(rèn)、序列號等的內(nèi)部設(shè)定在作為外部設(shè)備的出廠用檢查設(shè)備21和電子內(nèi)窺鏡裝置之間進行通信，需要設(shè)置通過通信I/F設(shè)備6可進行CPU10和出廠用檢查設(shè)備21之間的通信的出廠檢測用通信線。另外，如圖4B所示，在寫入模式下，為了從作為外部設(shè)備的寫入用設(shè)備22獲取FPGA1的配置數(shù)據(jù)、由配置在FPGA1內(nèi)部的CPU10執(zhí)行的程序，并在非易失性存儲器2中更新，需要設(shè)置通過通信I/F設(shè)備6可進行CPU10和寫入用設(shè)備22之間的通信的寫入用通信線。
在工廠出廠模式下不需要寫入用通信線，在寫入模式下不需要出廠檢查用通信線。即，無論在哪一種模式下，使用的通信線只有一根，由于不會同時使用出廠檢查用通信線和寫入用通信線，因此可以將兩根通信線合成一根，根據(jù)動作模式轉(zhuǎn)換通信I/F設(shè)備6的連接目的地、即CPU10的通信用端口，從而，確保兩動作模式所需的通信線。此外，通過基板布線固定通信I/F設(shè)備6和FPGA1的端子的連接，因此，通過轉(zhuǎn)換FPGA1的端子和CPU10的連接端口的連接，進行伴隨動作模式的變更的通信線的變更。
即，在工廠出廠模式下，F(xiàn)PGA1的內(nèi)部電路構(gòu)成為將出廠用檢查設(shè)備21和通信I/F設(shè)備6相連接，并將與通信I/F設(shè)備6連接的FPGA1的端子和CPU10的第1通信端口23相連接，從而，確保出廠檢查用通信線。動作模式從工廠出廠模式轉(zhuǎn)換到寫入模式的情況下，變更FPGA1的內(nèi)部電路使得將寫入用設(shè)備22與通信I/F設(shè)備6相連接，并將與通信I/F設(shè)備6連接的FPGA1端子和CPU10的第2通信端口24相連接，從而確保寫入用通信線。
這樣，根據(jù)動作模式來變更FPGA1的內(nèi)部電路，CPU10的第1通信端口23以及第2通信端口24能夠通過相同的通信I/F設(shè)備6，根據(jù)動作模式與連接在I/F設(shè)備6上的外部設(shè)備進行通信。因此，不需要預(yù)先單獨地確保各動作模式所需的通信線，可通過變更FPGA1的內(nèi)部電路，當(dāng)場構(gòu)成與動作模式相應(yīng)的通信線。
此外，在工廠出廠模式下，除了與外部設(shè)備的通信有關(guān)的電路以外，在FPGA1內(nèi)部中作為CPU10的外圍電路還設(shè)置有用于進行動作確認(rèn)的電路、即機械驅(qū)動控制電路28、面板控制電路29以及燈控制電路30的各電路。為了將這些外圍電路與CPU10相連接，在CPU10上設(shè)置第1～第3I/O端口25～27，分別與對應(yīng)的外圍電路連接。在寫入模式下，除了與外部設(shè)備的通信有關(guān)的電路以外，在FPGA1內(nèi)部作為CPU10的外圍電路還設(shè)置有面板控制電路29。面板控制電路29與第1I/O端口25連接，不使用CPU10剩下的第2、第3I/O端口25、27。另外，在寫入模式下，需要向非易失性存儲器2輸出寫入開始地址、向非易失性存儲器2發(fā)送數(shù)據(jù)或從非易失性存儲器2接收數(shù)據(jù)，因此CPU10和非易失性存儲器2通過地址總線8和數(shù)據(jù)總線9連接。
其次，使用圖5的流程圖說明如上所述構(gòu)成的電子內(nèi)窺鏡裝置中的關(guān)于裝置啟動的作用。圖5是說明電子內(nèi)窺鏡裝置的啟動順序的流程圖。在為了觀察、處置被檢體而使用電子內(nèi)窺鏡裝置的情況下，只選擇通常使用模式。另外，在被檢體的觀察、處置中，當(dāng)動作模式容易地轉(zhuǎn)換成出廠檢查、維護中使用的工廠出廠模式、寫入模式時，很可能產(chǎn)生問題。因此，在本實施方式中，假定在默認(rèn)時選擇通常使用模式、只在有意識地指定動作模式的情況下轉(zhuǎn)換為該動作模式，說明裝置的啟動過程。
如圖5所示，首先，在步驟S1中，當(dāng)接通電子內(nèi)窺鏡裝置的電源時，在接下來的步驟S2中，通常模式的配置數(shù)據(jù)通過數(shù)據(jù)總線9從非易失性存儲器2載入到FPGA1。其次，在步驟S3中，根據(jù)載入的配置數(shù)據(jù)，在FPGA1內(nèi)部應(yīng)用通常使用模式的電路。此外，在未圖示的面板上設(shè)置有用于使用戶指示動作模式的轉(zhuǎn)換的按鈕1、2，在應(yīng)用后電路中裝入有檢測這些按鈕操作的塊。
接著，在步驟S4中，開始CPU10的初始化。當(dāng)在進行CPU10的初始化的過程中，通過包含在CPU10的外圍電路中的、作為轉(zhuǎn)換請求檢測部的檢測電路，始終監(jiān)視面板的按鈕1或者按鈕2是否已按下(步驟S5)。在步驟S5中，在CPU10的初始化過程中，在判斷為面板的按鈕1或者按鈕2沒有按下的情況下，進入步驟S15結(jié)束CPU10的初始化。此外，按鈕1、2被設(shè)定成只在CPU10初始化執(zhí)行中被按下的情況下有效、在步驟S15中初始化結(jié)束后按下的情況下無效，并成為一旦作為通常使用模式結(jié)束裝置的啟動時，就不能轉(zhuǎn)換成寫入模式、工廠出廠模式。
在步驟S5中，CPU10的初始化中，在判斷為面板的按鈕1或者按鈕2已按下的情況下，進入步驟S6，判斷按下的按鈕是按鈕1還是按鈕2。
在步驟S6中，在判斷為按下的按鈕為按鈕1的情況下，進入步驟S7，從FPGA1向CPLD3輸出以將動作模式變更為寫入模式為內(nèi)容的動作模式轉(zhuǎn)換信號。CPLD3，在接下來的步驟S8中，消去FPGA1內(nèi)部的電路，通過地址總線8向非易失性存儲器2輸出與寫入模式對應(yīng)的寫入開始地址。接著，在步驟S9中，非易失性存儲器2根據(jù)接收的讀入開始地址，通過數(shù)據(jù)總線9載入FPGA1的寫入模式的配置數(shù)據(jù)，進入步驟S13。
另一方面，在步驟S6中，在判斷為按下的按鈕為按鈕2的情況下，進入步驟S10，從FPGA1向CPLD3輸出以將動作模式變更為工廠出廠模式為內(nèi)容的動作模式轉(zhuǎn)換信號。CPLD3，在接下來的步驟S11中，消去FPGA1內(nèi)部的電路，通過地址總線8向非易失性存儲器2輸出與工廠出廠模式對應(yīng)的寫入開始地址。接著，在步驟S12中，非易失性存儲器2根據(jù)接收的讀入開始地址，通過數(shù)據(jù)總線9將工廠出廠模式的配置數(shù)據(jù)載入到FPGA1，進入步驟S13。
在步驟S13中，根據(jù)載入的配置數(shù)據(jù)，在FPGA1的內(nèi)部應(yīng)用寫入模式、或者工廠出廠模式的電路。接著，在步驟S14中，開始CPU10的初始化，在步驟S15中，結(jié)束CPU10的初始化。最后，在步驟S16中，結(jié)束指定動作模式的啟動。
如上所述，從接通電源到結(jié)束CPU10的初始化的期間內(nèi)，在沒有按下按鈕1、2的情況下以通常使用模式啟動裝置，在按下按鈕1的情況下以寫入模式啟動裝置，在按下按鈕2的情況下以工廠出廠模式啟動裝置。此外，在上述的例子中，通過面板的按鈕的按下進行動作模式的轉(zhuǎn)換，也可以根據(jù)使用用途等，例如用從外部設(shè)備發(fā)送命令、通過與外部設(shè)備的通信進行遙控操作而發(fā)送命令、通過基板上的開關(guān)進行命令指示、來自設(shè)備內(nèi)部錯誤檢測部的指示等其他的方法，輸入動作模式轉(zhuǎn)換指示。另外，還可以通過在接收到動作模式轉(zhuǎn)換指示后，從FPGA1內(nèi)部或者外部向CPLD3輸出針對指定動作模式的動作模式轉(zhuǎn)換信號，將該動作模式的配置數(shù)據(jù)從非易失性存儲器2載入到FPGA1并進行應(yīng)用，從而進行動作模式的轉(zhuǎn)換。并且，也可以在啟動結(jié)束后等任意地變更動作模式。
此外，在通常使用模式下裝置進行動作中，F(xiàn)PGA1內(nèi)部的CPU10或者外圍電路檢測到內(nèi)部溫度、各種驅(qū)動部的異常等裝置內(nèi)部異常的情況下，從FPGA1內(nèi)部的CPU10或者外圍電路向CPLD3輸出以將動作模式轉(zhuǎn)換為安全確保模式為內(nèi)容的動作模式轉(zhuǎn)換信號。CPLD3消去FPGA1內(nèi)部的電路，通過地址總線8向非易失性存儲器2輸出與安全確保模式對應(yīng)的寫入開始地址。非易失性存儲器2根據(jù)接收的讀入開始地址，通過數(shù)據(jù)總線9將安全確保模式的配置數(shù)據(jù)載入到FPGA1。在FPGA1中，應(yīng)用被載入的配置數(shù)據(jù)，結(jié)束從通常使用模式到安全確保模式的動作模式的轉(zhuǎn)換。
這樣，在本實施方式的電子內(nèi)窺鏡裝置中，通過在各動作模式下將作為必要功能的CPU10和外圍電路構(gòu)成在FPGA1內(nèi)部，伴隨動作模式的變更動態(tài)地進行FPGA1的內(nèi)部的電路變更，由于無需在基板上安裝全部動作模式所需的CPU、外圍電路，從而能夠縮小在基板上安裝的電路規(guī)模、基板面積，提高電路的使用效率、謀求低成本化。
另外，不在基板上直接安裝CPU、外圍電路，而是在每次啟動動作模式時，通過從非易失性存儲器2載入配置數(shù)據(jù)，并在FPGA1內(nèi)部進行電路應(yīng)用，也能夠降低安裝不良、或者由于來自電路的發(fā)熱、靜電、以及隨時間的劣化而引起的電路不良的概率，能夠提高電路動作的性能、特別是可靠性。
進而，在伴隨基板隨時間劣化而需要進行保養(yǎng)的情況下，在FPGA1、CPLD3的內(nèi)部使用的電路結(jié)構(gòu)由于保存在配置數(shù)據(jù)中，該配置數(shù)據(jù)保存在非易失性存儲器2中，因而其他的FPGA1、CPLD也能進行轉(zhuǎn)用、而無需按CPU10、外圍電路等每個部件進行代替探討，從而能夠削減花費在代替探討上的時間、成本。
如上所述，根據(jù)本實施方式，能夠?qū)崿F(xiàn)提高控制部的電路使用效率、并且能夠提高電路動作的可靠性的電子內(nèi)窺鏡裝置。
第2實施方式首先，根據(jù)圖7，對與本發(fā)明的第2實施方式的所涉及的電子內(nèi)窺鏡裝置有關(guān)的控制器的異常監(jiān)視部的整體結(jié)構(gòu)進行說明。圖7是說明與本發(fā)明的第2實施方式的所涉及的電子內(nèi)窺鏡裝置的控制器有關(guān)的異常監(jiān)視部的結(jié)構(gòu)的框圖。
如圖7所示，與本發(fā)明的第2實施方式所涉及的電子內(nèi)窺鏡裝置的控制器相關(guān)的異常監(jiān)視部由如下部分構(gòu)成成為監(jiān)視對象的控制器FPGA201；作為異常檢測部的看門狗定時器IC202，檢測FPGA201的異常并使其進行復(fù)位動作；時鐘203，生成時鐘信號CLK并輸出到FPGA201。
FPGA201由如下部分構(gòu)成CPU211；其他控制部212，控制電子內(nèi)窺鏡裝置的存儲器、面板各部位；作為偽脈沖生成部的看門狗清零信號生成部213，根據(jù)時鐘203生成的時鐘信號，生成看門狗定時器清零信號WDCK_HW；作為啟動結(jié)束檢測部以及異常監(jiān)視信號生成部的看門狗控制部214，控制看門狗定時器IC202。此外，由時鐘203生成的時鐘信號CLK輸出到CPU211、其他控制部212、看門狗清零信號生成部213。FPGA201成為除特定引腳以外為高阻抗(Hi-Z)狀態(tài)，即沒有與其他部位電連接的狀態(tài)，直到結(jié)束配置為止。
在CPU211中，向看門狗控制部214輸出表示CPU211輸出的軟件的初始化是否已結(jié)束的初始化結(jié)束通知信號SEL。在本實施方式中，在軟件的初始化為執(zhí)行中的情況下，作為初始化結(jié)束通知信號SEL輸出LOW，在初始化結(jié)束的情況下，作為初始化結(jié)束通知信號SEL輸出HIGH。另外，還從CPU211向看門狗控制部214輸出看門狗清零信號WDCK?？撮T狗定時器清零信號WDCK是固定周期的脈沖信號，其不在軟件的初始化執(zhí)行中輸出，而是在初始化結(jié)束后輸出。
在看門狗清零信號生成部213，使用從時鐘203接收到的時鐘信號CLK，生成由設(shè)計者事先設(shè)定的任意周期的看門狗清零定時器信號WDCK_HW，并輸出到看門狗控制部214。
在看門狗控制部214中，根據(jù)從CPU211和看門狗清零信號生成部213接收的信號，生成看門狗定時器清零信號WD_CLR，輸出到看門狗定時器IC202。即，在從CPU211接收的初始化結(jié)束通知信號SEL為LOW的情況下，從看門狗清零信號生成部213接收的看門狗清零定時器信號WDCK_HW作為看門狗定時器清零信號WD_CLR而輸出，在初始化結(jié)束信號SEL為HIGH的情況下，從CPU211接收的看門狗定時器清零信號WDCK作為看門狗定時器清零信號WD_CLR而輸出。
其中，看門狗控制部214具有監(jiān)視控制器的啟動狀況的啟動監(jiān)視部。并且，看門狗控制部214上設(shè)置有未圖示的計數(shù)器，該計數(shù)器對從看門狗清零信號生成部213接收的看門狗清零定時器信號WDCK_HW作為看門狗定時器清零信號WD_CLR而輸出的次數(shù)(脈沖個數(shù))進行計數(shù)。啟動監(jiān)視部構(gòu)成為監(jiān)視該計數(shù)器的計數(shù)值K是否已達(dá)到事先登記的脈沖數(shù)的最大值N，在達(dá)到最大值N的情況下，不輸出看門狗定時器清零信號WD_CLR。通過這樣地構(gòu)成，在CPU211在啟動中發(fā)生異常而沒有結(jié)束初始化的情況下，能夠停止對看門狗定時器IC202輸出看門狗定時器清零信號WD_CLR，從看門狗定時器IC202向CPU211輸出復(fù)位信號WD_RST_N，使CPU211停止失控。
在看門狗定時器IC202中，從定時器清零開始的固定期間內(nèi)、沒有從看門狗控制部214輸入看門狗定時器清零信號WD_CLR的情況下，生成復(fù)位信號WD_RST_N信號并輸出到CPU211。從上述的定時器清零開始到輸出復(fù)位信號WD_RST_N為止的固定期間稱為超時期間，具有由看門狗定時器IC202事先決定的值。
此外，F(xiàn)PGA201執(zhí)行配置的期間，不從看門狗控制部214向看門狗定時器IC202輸入看門狗定時器清零信號WD_CLR。因此，在FPGA201執(zhí)行配置的時間比超時期間長的情況下，從看門狗定時器IC202輸出復(fù)位信號WD_RST_N，有可能導(dǎo)致復(fù)位。但是，在本實施方式中，CPU211構(gòu)成在FPGA201的內(nèi)部，F(xiàn)PGA201除特定引腳以外為高阻抗?fàn)顟B(tài)，因此即使FPGA201執(zhí)行配置的時間比超時時間長的情況下，也能夠避免復(fù)位。
其次，使用圖8及圖9，對如上構(gòu)成的電子內(nèi)窺鏡裝置的異常監(jiān)視動作進行說明。圖8是說明在CPU211正常啟動時的異常監(jiān)視動作的時序圖。圖9是說明在CPU啟動中發(fā)生異常時的異常監(jiān)視動作的時序圖。
首先，使用圖8的時序圖，對CPU211正常地啟動時的異常監(jiān)視動作進行說明。首先，當(dāng)接通電子內(nèi)窺鏡裝置的電源時，F(xiàn)PGA201執(zhí)行配置。在配置執(zhí)行中，不從看門狗控制部214向看門狗定時器IC202輸入看門狗定時器清零信號WD_CLR。但是，如上所述，由于FPGA201除特定引腳以外為高阻抗?fàn)顟B(tài)，因此即使在FPGA201執(zhí)行配置的時間比超時期間長的情況下，也不向在FPGA201的內(nèi)部構(gòu)成的CPU211輸入復(fù)位信號WD_RST_N。
當(dāng)FPGA201的配置結(jié)束時，執(zhí)行CPU211的初始化。因此，從CPU211向看門狗控制部214輸出LOW的初始化結(jié)束通知信號SEL。另外，在看門狗清零信號生成部213中，根據(jù)從時鐘203接收的時鐘信號CLK，生成作為任意周期的脈沖信號的看門狗清零定時器信號WDCK_HW，輸出到看門狗控制部214。
在看門狗控制部214中，從看門狗清零信號生成部213接收的看門狗清零定時器信號WDCK_HW作為看門狗定時器清零信號WD_CLR輸出到看門狗定時器IC202。此外，在看門狗控制部214中，由未圖示的計數(shù)器對輸出次數(shù)(輸出脈沖的個數(shù))進行計數(shù)，該輸出次數(shù)是將看門狗清零定時器信號WDCK_HW作為看門狗定時器清零信號WD_CLR而輸出的次數(shù)。
在看門狗控制部214中，根據(jù)各種設(shè)計信息而算出CPU211正常地結(jié)束初始化為止的期間內(nèi)、作為看門狗定時器清零信號WD_CLR輸出到看門狗定時器IC202的、看門狗清零定時器信號WDCK_HW的脈沖個數(shù)的最大值，并設(shè)定成最大值N。即將最大值N設(shè)定成在看門狗清零定時器信號WDCK_HW的周期內(nèi)，乘以脈沖數(shù)的最大值N而得到的時間，等價于到CPU211正常地結(jié)束初始化為止的時間(可以從設(shè)計預(yù)算得到的時間)。
在圖8中，在看門狗控制部214中的計數(shù)器的計數(shù)值K達(dá)到最大值N之前，CPU211正常地結(jié)束初始化。當(dāng)在CPU211的初始化結(jié)束時，從CPU211向看門狗控制部214輸出的初始化結(jié)束通知信號SEL從LOW轉(zhuǎn)換到HIGH。另外，當(dāng)在CPU211的初始化結(jié)束時，從CPU211向看門狗控制部214輸出作為固定周期的脈沖信號的看門狗定時器清零信號WDCK。
在看門狗控制器214中，當(dāng)接收HIGH的初始化結(jié)束通知信號SEL時，將輸出到看門狗定時器IC202的看門狗定時器清零信號WD_CLR、從接收來自看門狗清零信號生成部213的看門狗清零定時器信號WDCK_HW轉(zhuǎn)換到接收來自CPU211的看門狗定時器清零信號WDCK。此后，在CPU211進行通常動作的狀態(tài)下，看門狗定時器IC202從看門狗控制部214接收來自看門狗定時器清零信號WD_CLR，繼續(xù)監(jiān)視CPU211有無異常。
其次，使用圖9的時序圖，對CPU211啟動中產(chǎn)生異常、初始化沒有結(jié)束的情況下的異常監(jiān)視動作進行說明。從接通電子內(nèi)窺鏡裝置的電源到開始CPU211的初始化為止的動作、與使用圖8說明的正常動作時相同，因此在此只對CPU211的初始化執(zhí)行中的動作進行說明。
在CPU211的初始化執(zhí)行中，從CPU211向看門狗控制部214輸出LOW的初始化結(jié)束通知信號SEL。另外，在看門狗清零控制部214中，從看門狗清零信號生成部213接收的看門狗清零定時器信號WDCK_HW作為看門狗定時器清零信號WD_CLR而輸出到看門狗定時器IC202，并且，對看門狗清零定時器信號WDCK_HW作為看門狗定時器清零信號WD_CLR而輸出的次數(shù)(輸出的脈沖的個數(shù))，在未圖示的計數(shù)器中作為計數(shù)值K進行計數(shù)。
在圖9中，CPU211在初始化執(zhí)行中發(fā)生異常，由于初始化沒有結(jié)束，因此，即使達(dá)到計數(shù)值K設(shè)定的脈沖數(shù)最大值N，仍從CPU211向看門狗控制部214輸出LOW的初始化結(jié)束通知信號SEL。當(dāng)計數(shù)值K達(dá)到最大值N時，從看門狗控制部214停止向看門狗定時器IC202輸出看門狗定時器清零信號WD_CLR。在看門狗定時器IC202中，從看門狗控制部214接收看門狗定時器清零信號WD_CLR的最后的脈沖開始，經(jīng)過設(shè)定的超時期間也沒有接收到下一個脈沖，因而檢測出CPU211發(fā)生了異常。由此，經(jīng)過超時期間后，從看門狗定時器IC202向CPU211輸出復(fù)位信號WD_RST_N。
這樣，在本實施方式的電子內(nèi)窺鏡裝置中，CPU211執(zhí)行初始化中，通過看門狗清零信號生成部213生成的作為任意周期的脈沖信號的看門狗清零定時器信號WDCK_HW，被作為看門狗定時器清零信號WD_CLR而輸出到看門狗定時器IC202，從而即使使用超時期間比CPU211的啟動時間短的看門狗定時器IC202，也能防止在初始化中CPU211重復(fù)進行再啟動。
另外，通過使用超時期間短的看門狗定時器IC202，在通常的使用狀態(tài)下CPU211發(fā)生異常而失控時，能迅速地對CPU211復(fù)位而進行恢復(fù)。
另外，通過看門狗控制部214對與CPU211的初始化執(zhí)行時間相當(dāng)?shù)摹⒖撮T狗清零定時器信號WDCK_HW作為看門狗定時器清零信號WD_CLR而輸出的次數(shù)(輸出脈沖次數(shù))進行計數(shù)，就能在設(shè)計的初始化執(zhí)行期間內(nèi)檢測出CPU211的初始化是否已結(jié)束。在CPU211在初始化執(zhí)行中發(fā)生異常而失控、初始化陷入不結(jié)束的狀態(tài)的情況下，通過停止從看門狗控制部214向看門狗定時器IC202輸出看門狗定時器清零信號WD_CLR，就能對CPU211復(fù)位而進行恢復(fù)。
并且，在FPGA201的配置執(zhí)行中，通過將FPGA201特定引腳以外的引腳設(shè)為高阻抗?fàn)顟B(tài)，即使在FPGA201執(zhí)行配置的時間比看門狗定時器IC202的超時期間長的情況下，也能避免在FPGA201的配置執(zhí)行中進行復(fù)位動作。
第3實施方式其次，使用圖10說明本發(fā)明的第3實施方式。圖10是說明與本發(fā)明的第3實施方式所涉及的電子內(nèi)窺鏡裝置的控制器有關(guān)的異常監(jiān)視部的結(jié)構(gòu)的框圖。在上述的第2實施方式中，在CPU211執(zhí)行初始化中，通過將作為看門狗清零信號生成部213生成的任意周期的脈沖信號的看門狗清零定時器信號WDCK_HW輸出到看門狗定時器IC202，使不從看門狗定時器IC202輸出復(fù)位信號WD_RST_N，從而避免在初始化中進行CPU211的復(fù)位動作。相對于此，在本實施方式中，在CPU231執(zhí)行初始化中，通過使從看門狗定時器IC202輸出的復(fù)位信號WD_RST_N無效，從而避免在初始化中進行CPU231的復(fù)位動作。
與電子內(nèi)窺鏡裝置的控制器相關(guān)的異常監(jiān)視部，除作為監(jiān)視對象的控制器FPGA221的內(nèi)部結(jié)構(gòu)不同之外，都與第2實施方式相同，在此，只對FPGA221的內(nèi)部結(jié)構(gòu)進行說明，對于相同的構(gòu)成要素標(biāo)記相同符號而省略說明。另外，對于從各構(gòu)成要素輸出的各種信號，也標(biāo)記相同符號而省略說明。
如圖10所示，F(xiàn)PGA221由如下部分構(gòu)成CPU231；其他控制部212，控制電子內(nèi)窺鏡裝置的存儲器、面板等各部位；作為復(fù)位信號生成部的看門狗復(fù)位控制部233，判斷是否使CPU231執(zhí)行復(fù)位動作、向CPU231輸出復(fù)位信號RESET。此外，初始化結(jié)束通知信號SEL和看門狗定時器清零信號WDCK分別從CPU231輸出到看門狗復(fù)位控制部233和看門狗定時器IC202。
在看門狗復(fù)位控制部233中，根據(jù)從看門狗定時器IC202輸出的復(fù)位信號WD_RST_N、和從CPU231輸出的初始化結(jié)束通知信號SEL，將復(fù)位信號RESET輸出到CPU231。即，在接收到HIGH的初始化結(jié)束通知信號SEL，并且也接收到復(fù)位信號WD_RST_N的情況下，向CPU231輸出復(fù)位信號RESET。另外，即使在接收到LOW的初始化結(jié)束通知信號SEL的情況下，當(dāng)特定次數(shù)N’以上接收到的復(fù)位信號WD_RST_N時，向CPU231輸出復(fù)位信號RESET。在此，將特定次數(shù)N’設(shè)定成在復(fù)位信號WD_RST_N的周期上乘以脈沖數(shù)的特定次數(shù)N’得到的時間等價于到CPU231正常地結(jié)束初始化為止的時間(可以從設(shè)計預(yù)算得到的時間)。
通過這樣地構(gòu)成，在CPU211初始化執(zhí)行中，由于沒有從CPU231輸出看門狗定時器清零信號WDCK，因而雖然從看門狗定時器IC202輸出復(fù)位信號WD_RST_N，但也能通過看門狗控制部214避免進行復(fù)位動作。此外，看門狗復(fù)位控制部233具有監(jiān)視控制器的啟動狀況的啟動監(jiān)視部。并且，看門狗復(fù)位控制部233監(jiān)視CPU231執(zhí)行初始化的時間，在當(dāng)CPU211在初始化執(zhí)行中發(fā)生異常而失控、初始化陷入不結(jié)束的狀態(tài)的情況下，將從看門狗定時器IC202輸出的復(fù)位信號WD_RST_N作為復(fù)位信號RESET從看門狗復(fù)位控制部233輸出到CPU231。由此，就能對CPU211復(fù)位而進行恢復(fù)。
第4實施方式其次，使用圖11說明本發(fā)明的第4實施方式。圖11是說明與本發(fā)明的第4實施方式所涉及的電子內(nèi)窺鏡裝置的控制器有關(guān)的異常監(jiān)視部的結(jié)構(gòu)的框圖。在上述第2實施方式中，在FPGA201的外部配置有看門狗定時器IC202，在本實施方式中，將看門狗定時器部242配置在FPGA241的內(nèi)部這一點不相同。看門狗定時器部242與看門狗定時器IC202同樣地，在設(shè)定的超時期間內(nèi)、沒有從看門狗控制部214輸入看門狗定時器清零信號WD_CLR的情況下，向CPU211輸出復(fù)位信號WD_RST_N，執(zhí)行復(fù)位動作。其他構(gòu)成要素、從各構(gòu)成要素輸出的各種信號與第2實施方式相同。
通過將看門狗定時器部242配置在FPGA241的內(nèi)部，就能任意地設(shè)定看門狗定時器部242的超時期間，提高設(shè)計的自由度。另外，由于直到FPGA241的配置結(jié)束為止，看門狗定時器部242也不進行動作，因此在配置中不輸出復(fù)位信號WD_RST_N，能確實地避免進行復(fù)位動作。
第5實施方式其次，使用圖12對本發(fā)明的第5實施方式進行說明。圖12是與明本發(fā)明的第5實施方式所涉及的電子內(nèi)窺鏡裝置有關(guān)的控制器的異常監(jiān)視部的結(jié)構(gòu)的框圖。在上述第2實施方式中，雖然看門狗清零信號生成部213和看門狗控制部214配置在FPGA201的內(nèi)部，但是在本實施方式中，將這些配置在FPGA251的外部這一點不同。
在本實施方式中，如圖12所示，例如在FPGA251的外部設(shè)置CPLD252，在CPLD252的內(nèi)部配置看門狗清零信號生成部213和看門狗控制部214。CPLD252與FPGA251相比，要早結(jié)束配置。在FPGA251比CPLD252早結(jié)束配置的情況下，從FPGA251結(jié)束配置開始到向看門狗定時器IC202輸出看門狗定時器清零信號WD_CLR為止的期間產(chǎn)生延時，有可能進行復(fù)位動作。但是由此，能避免不需要的復(fù)位動作。其他構(gòu)成要素、從各構(gòu)成要素輸出的各種信號與第2實施方式相同。
通過這樣地構(gòu)成，能得到與第2實施方式相同的效果，還能提高設(shè)計自由度。
此外，作為第5實施方式的變形例，也可以代替看門狗定時器IC202，在CPLD252的內(nèi)部配置看門狗定時器部。通過這樣地構(gòu)成，到CPLD252的配置結(jié)束為止看門狗定時器部不進行動作，從而即使在FPGA251比CPLD252早結(jié)束配置的情況下，也能避免不必要的復(fù)位動作。
如上所述，根據(jù)與從第2到第5實施方式有關(guān)的電子內(nèi)窺鏡裝置，能實現(xiàn)如下的電子內(nèi)窺鏡裝置，該裝置具有檢測控制器的異常執(zhí)行復(fù)位動作的異常監(jiān)視部，即使使用超時時間比CPU的啟動時間短的看門狗定時器，也能防止CPU重復(fù)再啟動。
本申請是以2005年7月4日在日本提出的日本專利申請2005-195407號、以及2005年6月21日在日本提出的日本專利申請2005-181153號為優(yōu)先權(quán)而提出的，上述的公開內(nèi)容引用在本申請的說明書、權(quán)利要求書中。
權(quán)利要求
1.一種電子內(nèi)窺鏡裝置，具有被排他地執(zhí)行的多個動作模式，其特征在于，具有控制部，控制前述動作模式的執(zhí)行；轉(zhuǎn)換請求檢測部，檢測所執(zhí)行的前述動作模式的轉(zhuǎn)換請求，其中，根據(jù)前述轉(zhuǎn)換請求檢測部的檢測結(jié)果，變更前述控制部的內(nèi)部結(jié)構(gòu)。
2.根據(jù)權(quán)利要求1所述的電子內(nèi)窺鏡裝置，其特征在于前述控制部具備在內(nèi)部配置有CPU和外圍電路的FPGA以及/或者CPLD，根據(jù)前述轉(zhuǎn)換請求檢測部的檢測結(jié)果，變更前述FPGA以及/或者前述CPLD的內(nèi)部結(jié)構(gòu)。
3.根據(jù)權(quán)利要求2所述的電子內(nèi)窺鏡裝置，其特征在于前述控制部還具備非易失性存儲器，該非易失性存儲器保存有前述多個動作模式各自的關(guān)于前述FPGA以及/或者前述CPLD的內(nèi)部結(jié)構(gòu)的數(shù)據(jù)、和由前述CPU執(zhí)行的軟件。
4.根據(jù)權(quán)利要求3中所述的電子內(nèi)窺鏡裝置，其特征在于前述控制部通過從前述非易失性存儲器中讀出關(guān)于前述內(nèi)部結(jié)構(gòu)的數(shù)據(jù)并載入到前述FPGA以及/或者前述CPLD中，來變更前述控制部的內(nèi)部結(jié)構(gòu)。
5.根據(jù)權(quán)利要求2～4中任意一項所述的電子內(nèi)窺鏡裝置，其特征在于前述控制部在前述控制部的初始化動作中，根據(jù)前述轉(zhuǎn)換請求檢測部檢測出的前述檢測結(jié)果，進行與前述動作模式對應(yīng)的前述內(nèi)部結(jié)構(gòu)的變更。
6.根據(jù)權(quán)利要求1～5中任意一項所述的電子內(nèi)窺鏡裝置，其特征在于當(dāng)檢測出前述電子內(nèi)窺鏡裝置的異常時，前述轉(zhuǎn)換請求檢測部檢測向安全確保模式的轉(zhuǎn)換請求，前述控制部的內(nèi)部結(jié)構(gòu)變更成前述安全確保模式的內(nèi)部結(jié)構(gòu)。
7.一種電子內(nèi)窺鏡裝置，具有被排他地執(zhí)行的多個動作模式，其特征在于具備控制部，該控制部具有在內(nèi)部配置有CPU和外圍電路的FPGA以及/或者CPLD并控制前述動作模式的執(zhí)行，根據(jù)執(zhí)行的前述動作模式，前述FPGA以及/或者前述CPLD的內(nèi)部結(jié)構(gòu)不同。
8.根據(jù)權(quán)利要求7所述的電子內(nèi)窺鏡裝置，其特征在于前述控制部還具備非易失性存儲器，該非易失性存儲器中保存有前述多個動作模式各自的關(guān)于前述FPGA以及/或者前述CPLD的內(nèi)部結(jié)構(gòu)的數(shù)據(jù)、和由前述CPU執(zhí)行的軟件。
9.根據(jù)權(quán)利要求8所述的電子內(nèi)窺鏡裝置，其特征在于前述控制部通過從前述非易失性存儲器讀出關(guān)于前述內(nèi)部結(jié)構(gòu)的數(shù)據(jù)并載入到前述FPGA以及/或者前述CPLD中，來變更前述控制部的內(nèi)部結(jié)構(gòu)。
10.一種電子內(nèi)窺鏡裝置，其特征在于，具備控制器，在正常動作時輸出第一脈沖信號；偽脈沖生成部，生成第二脈沖信號；啟動結(jié)束檢測部，檢測前述控制器的啟動結(jié)束；異常監(jiān)視信號生成部，根據(jù)前述啟動結(jié)束檢測部的檢測結(jié)果，將前述第一脈沖信號或者前述第二脈沖信號的任意一個作為異常監(jiān)視信號輸出；異常檢測部，根據(jù)前述異常監(jiān)視信號，檢測前述控制器的異常，輸出復(fù)位信號。
11.根據(jù)權(quán)利要求10所述的電子內(nèi)窺鏡裝置，其特征在于前述異常監(jiān)視信號生成部，在前述控制器的啟動未結(jié)束的情況下，將前述第二脈沖信號作為前述異常監(jiān)視信號輸出，在前述控制器的啟動結(jié)束的情況下，將前述第一脈沖信號作為前述異常監(jiān)視信號輸出。
12.根據(jù)權(quán)利要求10或11所述的電子內(nèi)窺鏡裝置，其特征在于前述異常監(jiān)視信號生成部具有監(jiān)視前述控制器的啟動狀況的啟動監(jiān)視部，根據(jù)前述啟動監(jiān)視部的監(jiān)視結(jié)果，前述控制器在啟動中發(fā)生異常的情況下，停止前述異常監(jiān)視信號的輸出。
13.根據(jù)權(quán)利要求10～12中任意一項所述的電子內(nèi)窺鏡裝置，其特征在于前述異常檢測部構(gòu)成在前述控制器的內(nèi)部。
14.一種電子內(nèi)窺鏡裝置，其特征在于，具備控制器，在正常動作時輸出脈沖信號；啟動結(jié)束檢測部，檢測前述控制器的啟動結(jié)束；異常檢測部，根據(jù)前述脈沖信號，檢測前述控制器的異常，輸出異常檢測信號；復(fù)位信號生成部，在接收了前述異常檢測信號的情況下，根據(jù)前述啟動結(jié)束檢測部的檢測結(jié)果，在前述控制器的啟動結(jié)束的情況下，輸出復(fù)位信號。
15.根據(jù)權(quán)利要求14所述的電子內(nèi)窺鏡裝置，其特征在于前述復(fù)位信號生成部具有監(jiān)視前述控制器的啟動狀況的啟動監(jiān)視部，根據(jù)前述啟動監(jiān)視部的監(jiān)視結(jié)果，前述控制器在啟動中發(fā)生異常的情況下，輸出前述復(fù)位信號。
16.根據(jù)權(quán)利要求10～15中任意一項所述的電子內(nèi)窺鏡裝置，其特征在于前述控制器是在FPGA或者CPLD的內(nèi)部裝入CPU而構(gòu)成的。
全文摘要
本發(fā)明提供一種電子內(nèi)窺鏡裝置，能提高控制部的電路的使用效率，并且提高電路動作的可靠性。電子內(nèi)窺鏡裝置具有排他地執(zhí)行的多個動作模式，在內(nèi)部構(gòu)成CPU(10)以及外圍電路，具有控制動作模式的執(zhí)行的FPGA(1)和檢測所執(zhí)行的動作模式的轉(zhuǎn)換請求的轉(zhuǎn)換請求檢測部，根據(jù)轉(zhuǎn)換請求檢測部的檢測結(jié)果，變更FPGA(1)的內(nèi)部結(jié)構(gòu)。
文檔編號H04N5/225GK1883369SQ200610082948
公開日2006年12月27日 申請日期2006年6月21日 優(yōu)先權(quán)日2005年6月21日
發(fā)明者島田篤, 矢部雄亮, 高橋智也, 橋本進 申請人:奧林巴斯醫(yī)療株式會社