專利名稱：一種cpfsk信號調制裝置的制作方法
技術領域：
本發明屬于信號處理領域，尤其涉及一種CPFSK信號調制裝置。
技術背景在數據通信的過程中，信號之間經常需要進行轉換，如模擬信號轉換成數 字信號，或者數字信號轉換成模擬信號。目前，數字信號轉換成模擬信號一般 通過連續相位頻移4建控(Continuous-Phase Frequency Shift Keying, CPFSK)調 制解調器完成，轉換過程需要用調制解調器芯片(MODEM IC)完成。雖然這 種方式簡單，方便，但實現成本過高。同時，由于調制解調標準有多種，而每 種MODEM IC芯片只針對一種標準， 一旦選定MODEM IC芯片，完成印刷電 路板(Printed Circuit Board, PCB )制作后則不易改動，并且由于需要安裝 MODEMIC芯片，占用了不少寶貴的PCB板的面積。發明內容本發明的目的在于提供一種CPFSK信號調制的裝置，旨在解決現有技術中 數字信號轉換成模擬信號通過MODEMIC芯片實現，導致實現成本高，PCB板 的占用面積大，實現不靈活的問題。為解決上述技術問題，本發明提供一種CPFSK信號調制裝置，所述裝置包括數據緩沖器，用于輸入的數字信號流進行緩沖，輸出勻速數字信號流； 直接數字頻率合成器，用于對所述勻速數字信號流進行直接數字頻率合成， 輸出正弦波數字信號；數/模轉換器，用于將正弦波數字信號轉換為正弦波模擬信號； 晶體振蕩器，用于提供參考時鐘同步所述直接數字頻率合成器的直接數字
頻率合成過禾呈；以及低通濾波器，用于對所述正弦波模擬信號進行濾波，輸出濾波后更為純凈 的正弦波模擬信號。所述直接數字頻率合成器包括相位增量選擇器，用于每隔AT對輸入的數字信號流進行一次相位增量選 擇，輸出相位增量；累加器，用于每隔△ T將相位增量選擇器輸出的相位增量與上一 △ T的相位 值，以及所述定時器的定時值分別進行累加；當相位累加值達到或超過N時， 將相位累加值減去N，保留余數繼續與下一個△ T時相位增量選擇器輸出的相位 增量進行累加；當所述定時器的定時值累加值達到L值時，將定時值累加值減 去L，保留余數繼續與下一個AT時所述定時器的定時值進行累加；累加寄存器，用于保存所述累加器的相位值以及定時值的累加結果；相位/幅度轉換器，用于每隔A T對所述累加器輸出的相位值進行相位/幅度 線性轉換，輸出三角波數字信號；以及數字低通濾波器，用于對所述三角波數字信號進行濾波，輸出正弦波數字'二. 口其中，AT是抽樣間隔。./。是本裝置所能輸出的最小頻率，即分辨率。/。的 周期是T「1/./。，是最大周期。N-T。/AT, N為在一個最大周期內抽樣的幅度 值數量。L為輸入1比特數據所包含的抽樣次數，相當于1比特數據占用的時間。本發明在對數字信號流進行直接數字頻率合成時先把數字信號流轉換成三 角波數字信號，再把三角波數字信號轉換成正弦波數字信號，省去了直接轉換 成正弦波數字信號時所需的幅度表格，在一般的單片機中都可實現，不需要專 用的MODEM IC,降低了實現成本，節省了 PCB電路板的占用面積，可適應多 種調制解調標準。同時，三角波數字信號在輸出前經過數字低通濾波消除三角 波數字信號的尖頂，形成正弦波數字信號。
圖1是本發明提供的CPFSK信號調制裝置的結構圖； 圖2是本發明提供的直接頻率合成器的控制圖。
具體實施方式
為了使本發明的目的、技術方案及優點更加清楚明白，以下結合附圖及實 施例，對本發明進行進一步詳細說明。應當理解，此處所描述的具體實施例僅 僅用以解釋本發明，并不用于限定本發明。本發明直接在單片機微處理機控制單元(Microprocessor Control Unit, MCU) 中完成數字信號到^^莫擬信號的轉換，實現數據的CPFSK調制，可以省去MCU 外部的MODEM IC芯片，既降低了成本，又節省了PCB面積，同時提高了信 號轉換的靈活性，能夠適應多種調制解調標準。圖1示出了本發明提供的CPFSK信號調制裝置的結構，MCU11在晶體振蕩器 12的控制下對輸入的數字信號流進行轉換處理，輸出正弦波模擬信號，經低通 濾波器(Low Pass Filter, LPF ) 13平滑濾波，輸出濾波后的更為純凈的正弦波 模擬信號。由于數字信號流進入MCU11時的瞬時速率并不是相同的，可能在一段時間 內有很多數字信號流進入MCUll,同樣也可能在另一段時間內沒有數字信號流 進入MCUll,而直接頻率合成器(Direct Digital Frequency Synthesis, DDFS)112 要求進入其中的數字信號流的速度必須勻速。因此，數字信號流輸入直接頻率 合成器112前先經數據緩沖器111進行緩沖，輸出勻速的數字信號流。直接頻率 合成器112將數據緩沖器111輸出的勻速數字信號流進行直接數字頻率合成得到 正弦波數字信號。在直接頻率合成器112將輸入的數字信號流進行直接數字頻率 合成的過程中，晶體振蕩器12提供參考時鐘來同步整個直接數字頻率合成器112 各個組成部分的直接數字頻率合成過程。數/模轉換器113對直接頻率合成器112輸出的正弦波數字信號進行數/模轉 換，輸出正弦波模擬信號，由低通濾波器13對此正弦波模擬信號進行濾波，輸
出濾波后的更為純凈的正弦波^^莫擬信號。由于三角波的相位與幅度呈線性關系，只要知道相位，就可計算出幅度， 無需保存任何幅度表格，本發明在對直接數字頻率合成過程中先把數字信號流 調制成三角波數字信號，再把三角波信號轉換成正弦波數字信號。如圖2所示，定時器26根據晶體振蕩器12提供的脈沖信號來確定AT， AT =T*K， T為MCU晶體振蕩器的一個時鐘周期，K為MCU內部定時器值。相 位增量選擇器21每隔AT對輸入的數字信號流進行一次相位增量選擇，輸出相 位增量。如果輸入數據是l，則相位增量為m,如果輸入數據是O,則相位增量 為s。以V.23標準為例，./;,表示CPFSK信號中代表1的頻率，/, =/ /。； /,表 示CPFSK信號中代表O的頻率，= /。是頻率分辨率， 一般/。=1他，/, 頻率的相位增量為5=/y/ =27W ， 厶頻率的相位增量為^=/ ^=7卯0 。累加器22每隔AT將相位增量選擇器21輸出的相位增量與累加寄存器23 寄存的相位值進行累加，累加后的結果送至累加寄存器23保存，同時輸出至相 位/幅度轉換器24。到下一個AT時，累加寄存器23將保存的累加器22在上一 個AT作用后所產生的相位值反饋到累加器22的輸入端，以使累加器22在下一 個AT作用下繼續累加。這樣，累加器22在AT的作用下將相位值進行線性累 加，每當相位累加值達到或超過N時，說明相位值超過2兀，則累加器22把相 位累加值減去N，保留余數并把所得余數送至累加寄存器23進行保存，繼續累 加，以保證三角波數字信號的波形呈現周期性。累加器22在累加相位的同時，也對時間進行累加。j艮設輸入lbit數據所占 用的時間為L，就是比特率B的倒數，即L=l/B。折算成定時器值，則 L=::[(1/B)/AT]*K=K/(BAT),其中K為MCU內部定時器值。每隔一個AT,累加 器22就累加一個AT時間值，并把累加后的時間值保存在累加寄存器23。在下 一 AT時間內，累加寄存器23把時間值返回給累加器22進行下一次累加。當時 間累加值達到L值時，說明lbit數據發送完成。此時，累加器22把時間累加值 減去L，保留余數，并把余數保存入累加寄存器23,進入下一個bit位的發送。 因此，上個數據結束時的相位累加值代表的就是當前頻率的相位值，下個數據 在相位累加值的基礎上繼續累加，從而保證了相位的連續性。由于AT和L完全由定時器26確定，則比特率的準確性也由定時器26確定。 而定時器26的準確性由MCU的時鐘晶振確定。因此，只要選擇足夠精確和穩 定的時鐘晶振，就可保證符合要求的比特率。V.23標準中規定比特率誤差 330ppm,故選擇的MCU晶體的頻率穩定度和精確度也要小于該值。由于三角波的相位與幅度呈線性關系，相位/幅度轉換器24每隔AT對累加 器22輸出的相位值進行相位/幅度線性轉換計算，輸出三角波數字信號。數字低 通濾波器25每隔AT對相位/幅度轉換器24輸出的三角波數字信號進行濾波， 消除它的尖頂，輸出正弦波數字信號。以上所述僅為本發明的較佳實施例而已，并不用以限制本發明，凡在本發 明的精神和原則之內所作的任何修改、等同替換和改進等，均應包含在本發明 的保護范圍之內。
權利要求
1、一種CPFSK信號調制裝置，其特征在于，所述裝置包括數據緩沖器，用于輸入的數字信號流進行緩沖，輸出勻速數字信號流；直接數字頻率合成器，用于對所述勻速數字信號流進行直接數字頻率合成，輸出正弦波數字信號；數/模轉換器，用于將正弦波數字信號轉換為正弦波模擬信號；晶體振蕩器，用于提供參考時鐘同步所述直接數字頻率合成器的直接數字頻率合成過程；以及低通濾波器，用于對所述正弦波模擬信號進行濾波，輸出濾波后更為純凈的正弦波模擬信號。
2、 根據權利要求1所述的CPFSK信號調制裝置，其特征在于所述直接數 字頻率合成器包括相位增量選擇器，用于每隔AT對輸入的數字信號流進行一次相位增量選擇， 輸出相位增量；累加器，用于每隔AT將相位增量選擇器輸出的相位增量與上一AT的相位 值，以及所述定時器的定時值分別進行累加；當相位累加值達到或超過N時，將 相位累加值減去N,保留余數繼續與下一個AT時相位增量選擇器輸出的相位增 量進行累加；當所述定時器的定時值累加值達到L值時，將定時值累加值減去L, 保留余數繼續與下 一 個AT時所述定時器的定時值進行累加；累加寄存器，用于保存所述累加器的相位值以及定時值的累加結果；相位/幅度轉換器，用于每隔AT對所述累加器輸出的相位值進行相位/幅度線 性轉換，輸出三角波數字信號；以及數字低通濾波器，用于對所述三角波數字信號進行濾波，輸出正弦波數字信號。其中，AT是抽樣間隔。/。是本裝置所能輸出的最小頻率，即分辨率。/。的 周期是T。-1//。，是最大周期。N = To/AT, N為在一個最大周期內抽樣的幅度值 數量。L為輸入l比特數據所包含的抽樣次數，相當于l比特數據占用的時間。
全文摘要
本發明適用于信號處理領域，提供了一種CPFSK信號調制裝置，所述裝置包括數據緩沖器，用于輸入的數字信號流進行緩沖，輸出勻速數字信號流；直接數字頻率合成器，用于對所述勻速數字信號流進行直接數字頻率合成，輸出正弦波數字信號；數/模轉換器，用于將正弦波數字信號轉換為正弦波模擬信號；晶體振蕩器，用于提供參考時鐘同步所述直接數字頻率合成器的直接數字頻率合成過程；以及低通濾波器，用于對所述正弦波模擬信號進行濾波，輸出濾波后更為純凈的正弦波模擬信號。本發明在對數字信號流進行直接數字頻率合成時先把數字信號流轉換成三角波數字信號，再把三角波數字信號轉換成正弦波數字信號，省去了直接轉換成正弦波數字信號時所需的幅度表格，在一般的單片機中都可實現，不需要專用的MODEM IC，降低了實現成本，節省了PCB電路板的占用面積，可適應多種調制解調標準。
文檔編號H04L27/32GK101163125SQ20061006312
公開日2008年4月16日 申請日期2006年10月13日 優先權日2006年10月13日
發明者彭建平 申請人:深圳市好易通科技有限公司