攝像設備的制作方法

專利名稱：攝像設備的制作方法
技術領域：
本發明涉及攝像(image pickup)設備，其中，輸出信號線被連接到具有排列成陣列的像素的攝像單元中的每個像素陣列；本發明還涉及包括所述攝像設備的照相機設備。
背景技術：
在典型的攝像設備中，輸出信號線被連接到攝像單元中的每個像素陣列，以便通過該輸出信號線輸出由像素生成的視頻信號。CMOS傳感器作為典型的攝像設備是已知的(例如，參考未審查的日本專利公開文件No.2003-087662專利文獻1)。
圖1示出了CMOS傳感器的像素電路，將其作為現有技術進行解釋。
圖1示出了將在光電二極管100累積的電荷(電子)作為視頻信號輸出到輸出信號線120的結構圖。此時，輸出信號線的一側連接到構成列處理電路的采樣保持電路(S/H)和相關重復采樣電路(CDS)，因此其具有高阻抗。并且，輸出信號線120的另一側連接到攝像單元外部的電流源140。
CMOS傳感器的每個像素都配備有光電二極管(下文中稱為PD)100和四個MOS晶體管200、220、240和260。其中，復位晶體管200和傳送晶體管220串聯在驅動電源(電源電壓Vdd)與PD 10的輸出之間，并且在復位晶體管200的源極和傳送晶體管220的漏極之間提供浮動擴散(floatingdiffusion)(下文中稱為FD部分)部分160。此外，選擇晶體管240和放大晶體管260串聯在輸出信號線120與電源電壓Vdd之間，并且放大晶體管260的柵極連接到FD單元160。
復位晶體管200由設置線201控制，選擇晶體管240由選擇線241控制，而傳送晶體管220由晶體管線221控制。
在讀取視頻信號時，經由設置線201將復位脈沖RDT輸出到復位晶體管200的柵極，經由傳送線221將傳送脈沖TRS輸入到傳送晶體管220的柵極，并且經由選擇線241將選擇脈沖SEL輸入到選擇晶體管240的柵極。
在上述結構中，當選擇晶體管240被導通時，放大晶體管260和攝像單元外部的恒定電流源140形成源極跟隨器(follower)。因此，輸出信號線120的電壓變成了跟隨放大晶體管260的柵極電壓，也就是FD部分160的電壓的值。該值調整(regulate)像素的輸出(像素信號電平)。
圖2A到圖2E是讀取像素信號的時序曲線。
這里，圖2A中示出的傳送脈沖TRS、圖2B中示出的復位脈沖RST以及圖2C中示出的選擇脈沖SEL具有電源電壓Vdd的高電平和參考電壓Vss(例如，接地電壓)的低電平。因此，被施加了所述各個脈沖的晶體管在施加到柵極的脈沖的電壓達到接近電源電壓Vdd的電平的過程中導通。圖2D和圖2E示出了FD部分160和輸出信號線120(參照圖1)的電壓變化。在這些圖中，在電源電壓Vdd和參考電壓Vss之間的電壓本身的值在某些時間是確定的，即使是在該值隨時間變化時。另一方面，在時間T1之前和時間T3之后被指示為陰影部分的FD部分160的值是“不確定的”，介于電源電壓Vdd和參考電壓Vss之間。
在讀取像素信號之前，也就是在圖2E所示的時間T1之前，圖1中示出的所有四個晶體管200、220、240和260都是關斷的，并且輸出信號線120的電壓V0被保持在電源電壓Vdd。
當在這種狀態下一個像素行被選擇時，圖2C中示出的選擇脈沖SEL施加到與該像素行相對應的選擇線241(參考圖1)。在與選擇脈沖信號SEL的上升近似同時的時間T1，被選擇的像素行的復位線201變為有效，并且如圖2B所示復位脈沖RST上升。因此，圖1中所示的復位晶體管200導通，并且如圖2D所示，在那時之前不確定的FD部分160的電壓變為高電平電壓(下文中稱為復位電壓)V10，由于復位晶體管200的影響，該復位電壓V10比電源電壓恰好低預定的電壓。由于圖1中示出的選擇晶體管240已經導通，所以如圖2E所示，輸出信號線120的電壓V0變為電壓V11，其恰好降低了差電壓ΔV(下文中稱為復位讀取電壓)。由于圖1中所示的放大晶體管260和選擇晶體管240的影響，復位讀取電壓V11變為電源電壓Vdd與參考電壓Vss之間的電壓，其通常進一步低于上述的復位電壓V10。差電壓ΔV是由復位晶體管200、放大晶體管260以及它們的耦合電容，以及FD部分160和選擇晶體管240等綜合確定的。
當傳輸線221(參考圖1)變為有效時，如圖2A所示，在經過了充足的時間以使得復位讀取電壓V11變得穩定之后的時間T2，傳送脈沖TRS上升。因此，圖1中示出的復位晶體管200導通，從前次讀取之后的某一時間開始直到那時為止在光電二極管100中累積的電子被傳送到FD部分160，并且FD部分160的電勢下降(電壓V20)。電勢的下降經由處于導通狀態的放大晶體管260和選擇晶體管240被傳送到輸出信號線120。結果，輸出信號線120的電壓如圖2E所示進一步從復位讀取電壓V11下降，下降的量恰好對應于被傳送到FD部分160的電子的電荷量，并且輸出信號線120的電壓變為與光電二極管100接收的光的量相對應的V21(下文中稱為像素讀取電壓)。
然后，在像素讀取電壓V21變得穩定之后，傳送脈沖TRS的施加結束(圖2A)。在那之后經過了預定時間之后，當如圖2C所示選擇脈沖SEL在T3下降時，如圖2D所示，FD部分160的電壓再次變為“不確定”。在結束選擇脈沖SEL之后，信號經由列處理電路(未示出)被輸出到傳感器的外部。
上述操作以每個像素行為單元以預定的周期重復，并且從連續輸出的像素信號能夠讀出具有與一個被攝取圖像相對應的電平信息的視頻信號。
在上述解釋的操作例子中，當讀取像素信號時，輸出信號線的電壓變為某些電平。
在像素行被選擇并且選擇脈沖SEL有效的時段中，首先在輸出信號線120中出現復位讀取電壓(在圖2E的例子中為V11)。但是，在那之前輸出信號線的電壓是電源電壓Vdd、參考電壓Vss或是浮動的(floating)(在圖2E的例子中為電源電壓Vdd)。復位讀取電壓V11通常是比電源電壓Vdd恰好低差電壓ΔV、而又高于參考電壓Vss的電壓，其中差電壓ΔV由像素中的晶體管和上述所解釋的產生過程綜合確定。
因此，在從電源電壓Vdd或參考電壓Vss向設置讀取電壓V11轉變(shift)時，需要特定的時間。當輸出信號線的初始狀態為浮動時，可能是接近電源電壓Vdd或參考電壓Vss的電平，因此必須估算出幾乎相同的時間。
所述電壓轉變所需的時間與輸出信號線120上的負載(寄生電容和電阻)以及放大晶體管260的驅動能力有關。近來攝像設備中的像素數目在增加，由此導致輸出信號線120上的負載也在增加。因此輸出信號線120的電勢變得穩定要花費時間，而且圖2中的時間T1和時間T2之間的間隔必須很長，這可能導致操作速度下降。
并且，當初始狀態為浮動時，輸出信號線120的初始電壓取決于在前一個像素行中讀取結束時(圖2E中的時間T3)的像素信號電平。結果，輸出信號線120的初始電壓隨著每個像素行和列而波動，從而使得在時間T1和時間T2之間的間隔較短時，初始電壓的波動很容易變成視頻信號的噪聲。

發明內容
期望控制為攝像設備的每個像素行提供的輸出信號線的電壓，使其具有適合于高速操作的值。
根據本發明，提供一種攝像設備，其中，輸出信號線被分別連接到具有排列成陣列的像素的攝像單元中的像素列之一；并且用于提供在電源電壓和參考電壓之間的電壓的電壓提供電路連接到所述輸出信號線。
根據本發明，提供一種攝像設備，其中，輸出信號線被分別連接到具有排列成陣列的像素的攝像單元中的像素列之一，復位電壓被輸出到所述輸出信號線，并且在復位電壓被輸出的狀態中，像素信號被讀取到所述輸出信號線；并且，提供了電壓提供電路，其用于在復位電壓被輸出之前，向輸出信號線提供預定電壓，該預定電壓等于輸出信號線在復位電壓被輸出的狀態中的電壓。
在本發明中，優選地，電壓提供電路包括短路電路，用于切換所有輸出信號線的電連接和斷開。
優選地，所述電壓提供電路包括電壓生成裝置，用于從電源電壓生成比該電源電壓低的預定電壓；以及開關，用于對向所述輸出信號線提供所述預定電壓進行控制。
在攝像設備中，例如，設置復位電壓，該復位電壓被輸出到輸出信號線，并且在攝像單元的像素中，在該狀態下像素信號被讀取(放電)到該輸出信號線。
根據以上結構，例如，在輸出復位電壓之前，電源提供電路向輸出信號線提供在電源電壓和參考電壓之間的電壓。因此，在本發明中，輸出信號線的電壓從與電源電壓的電源電平相比更接近復位電壓電平的電平，或者從參考電壓轉變為復位電壓。
根據本發明，向攝像設備的每個像素行提供的輸出信號線的電壓能夠被控制為適合高速操作的值。


從參考附圖而給出的對優選實施例的下述說明，本發明的這些和其它目的和特征將變得更加清楚。附圖中圖1是相關技術中的像素的電路圖；圖2A到圖2E是相關技術中讀取像素信號的時序曲線；圖3是應用了本發明的CMOS圖像傳感器的主要結構的方框圖；圖4是像素的電路圖；圖5是結構例子1中的電壓提供電路的基本單元的電路圖；圖6A到圖6C是結構例子1中的基本單元的操作的時序曲線；圖7A到圖7E是各個例子共同的讀取像素信號的時序曲線；圖8是結構例子2中的基本單元的電路圖；圖9是結構例子3中的基本單元的電路圖；圖10是結構例子5中的基本單元的電路圖；圖11A到圖11E是結構例子5中的基本單元的操作的時序曲線；圖12是結構例子6的基本單元的電路圖；圖13是示出結構例子7的CMOS圖像傳感器的方框圖；圖14A到圖14C是結構例子7中的基本單元的操作的時序曲線；并且圖15是應用本發明的照相機設備的結構的示圖。
具體實施例方式
本實施例可以廣泛應用于所謂的X-Y地址類型固態攝像設備，在該設備中像素信號被讀取到輸出信號線。作為典型的這種固態攝像設備，存在一種CMOS圖像傳感器。下面，以CMOS圖像傳感器為例解釋本實施例。
圖3是本實施例中的CMOS圖像傳感器的主要結構的示圖。圖4是像素的電路圖。注意，在圖3中省略了電源電壓Vdd和參考電壓Vss的提供線(電源線)。
圖3所示的CMOS圖像傳感器2具有攝像單元2A，攝像單元2A具有排列成矩陣的像素3。攝像單元2A通常具有有效像素區域和遮光(light-shielded)像素區域，但是它基本上具有規則排列的相同或相似(有效像素與遮光像素相似)的像素3。
在如圖4所示的四晶體管類型的情況中，每個像素3具有用于對輸入光執行光電轉換的光電二極管(PD)35，以及四個傳感器31到34。
PD 35的陽極連接到參考電壓Vss(圖中的接地電壓)的提供線，而其陰極連接到晶體管31的源極。
晶體管為復位晶體管32、傳送晶體管31、放大晶體管33和選擇晶體管34。復位晶體管32將浮動擴散部分(下文中稱為FD部分)36的節點ND從浮動狀態切換成連接到作為電源電壓(下文中稱為Vdd)的提供線的電源電壓線15的連接狀態，利用電源電壓Vdd向節點ND充電，并復位該充電。在該復位之后，傳送晶體管31將光電二極管PD的累積電荷(本例子中的電子)傳送到再次處于浮動狀態的節點ND。放大晶體管33放大與被傳送到節點ND的累積電荷相對應的像素信號。選擇晶體管34控制從放大晶體管33到輸出信號線4的輸出。
復位晶體管32的柵極連接到復位線6，復位線6由同一個線上的像素共享。傳送晶體管31的柵極連接到傳送線5，傳送線5由同一個線上的像素共享。選擇晶體管34的柵極連接到選擇線7，選擇線7由同一個線上的像素共享。
如圖3所示，CMOS圖像傳感器2配備有列處理電路8，其用于對在同一時間向輸出信號線4輸出的像素信號執行并行的處理，以便從其去除噪聲。
盡管未在圖3中示出，但是各種控制線(復位線6、傳送線5和選擇線7)中的每一個以及電源電壓線15(參照圖4)都連接到垂直驅動電路，以便向其提供各種信號。并且，采用與圖1相同的方式，為每個輸出信號線4提供了用于向放大晶體管33提供恒定電流的電流源。
由在CMOS圖像傳感器2中提供的未示出的時序控制電路控制列處理電路8、垂直驅動電路和電流源的操作。
注意，像素3并不限于四晶體管類型，而是可以是例如三晶體管類型，其中選擇晶體管34被省略。
在本實施例中，如圖3所示，電壓提供電路2B連接到輸出信號線4。圖3中的電壓提供電路2B位于列處理電路8的相反的一側，但是它可以被提供在列處理電路8與攝像單元2A之間，或者被提供在輸出信號線4的導線方向的兩側。
電壓提供電路2B用于在讀取像素信號之前輸出復位電壓時預先將輸出信號線4的電壓設置為電源電壓Vdd和參考電壓Vss之間的電壓。下面將解釋電壓提供電路2B的各種結構例子及其操作。
第一例子1對應于電壓提供電路2B的基本單元1連接到每個輸出信號線4的情況。
如圖5所示，結構例子1中的電壓提供電路的基本單元1具有作為電壓生成裝置的電壓生成晶體管9、開關晶體管10和短路晶體管11。電壓生成晶體管9的柵極和漏極連接到電源電壓線15，并且是二極管連接的(diode-connected)。因此，電壓生成晶體管的源極電壓變成大約為“電源電壓-Vt”。此處，“Vt”是電壓生成晶體管9的閾值電壓，并且“電源電壓-Vt”是通過所謂的從電源電壓“降低閾值”而獲得的電壓。該電壓經由開關晶體管10被提供給輸出信號線4。
另一方面，短路晶體管11是用于導致相鄰的輸出信號線4和4之間短路的裝置，并且是用于構成在圖3中示出的作為整體的電壓提供電路2B中的“短路電路”的元件。短路晶體管11是作為電壓提供功能而附加的，可以被省略。注意，由于晶體管的閾值電壓一般會變化，因此每個輸出信號線4中的“電源電壓-Vt”也會或多或少地變化。短路晶體管11和包含該短路晶體管11的短路電路最好被添加到電壓提供電路2B中以消除波動。
開關晶體管10的柵極連接到開關控制線12，開關控制線12由基本單元1中在列方向上排列的各個開關晶體管共享。短路晶體管11的柵極連接到短路控制線13，短路控制線13由基本單元1中在線方向上排列的各個短路晶體管共享。
圖6A到圖6C示出了電壓提供電路的基本單元的時序曲線的例子。圖6A示出了將被提供給開關控制線12的開關脈沖S12的曲線，圖6B示出了將被將提供給短路控制線13的短路脈沖S13的曲線，而圖6C示出了響應于它們的電壓提供的輸出信號線4的電壓變化的曲線。這里，脈沖S12和S13的高電平是電源電壓Vdd，而它們的低電平是參考電壓Vss。
在復位信號被輸出到輸出信號線4的狀態中向該輸出信號線讀出像素信號時，提供給輸出信號線4的電壓用于在輸出復位電壓時控制一輸出信號線電壓。
圖6中時間T1之前的輸出信號線電壓可以是電源電壓Vdd、參考電壓Vss和浮動狀態(不固定)中的任何一個。圖6示出了此時輸出信號線電壓為參考電壓Vss的情況。
如圖6A所示，當開關脈沖S12在時間T1被施加到連接到開關晶體管10的柵極的開關線12時，開關晶體管10導通。結果，電壓生成晶體管9的源極電壓“Vdd-Vt”通過導通的開關晶體管10被輸出到輸出信號線4。因此，如圖6所示輸出信號線4的電壓上升，并且達到預定電壓“Vdd-ΔV0”。該預定電壓幾乎與源極電壓“Vdd-Vt”相同，但是由于電阻等的影響比源極電壓稍低。也就是說，從預定電源電壓Vdd的差電壓ΔV0主要是電壓生成晶體管9的閾值電壓Vt加上諸如導通電阻的下降電壓量，并且對于每個輸出信號線4，該預定電壓或多或少地波動。
為了消除這種波動，如圖6B所示，在時間T2，短路脈沖S13被施加到連接到短路晶體管11的柵極的短路控制線13。當該脈沖上升時，相鄰輸出信號線之間的短路晶體管11全部立即導通，因此，所有輸出信號線4都被均衡(equalize)到具有相同的電勢。
之后，當開關脈沖S12在時間T3關斷以及短路脈沖S13在時間T4關斷時，向輸出信號線4提供預定電壓結束。
圖7E是讀取像素信號時輸出信號的電壓變化圖，包括向輸出信號線提供的預定電壓。注意，對于圖7A中示出的傳送脈沖TRS、圖7B中示出的復位脈沖RST和圖7C中示出的選擇脈沖SEL的提供的控制以及圖7D中示出的FD部分的電壓變化，已經參照圖2解釋過了，因此這里將省略對它們的解釋。
在圖2E中，在復位電壓輸出時段T1到T2之前的輸出信號線的電壓V0是電源電壓Vdd，而它與復位讀取電壓V11之間的差約為ΔV，因此電壓變化要花費時間。
另一方面，在圖7E中，電源電壓Vdd與復位讀取電壓V11之間的差是ΔV1，并且由于上面解釋的電壓提供電路2B(參照圖3)的操作，時間T1之前的輸出信號線的電壓V0被預先設置為預定電壓“Vdd-ΔV0”。在這種情況下，將被預先提供被輸出信號線的預定電壓V0(＝Vdd-ΔV0)最好是與復位讀取電壓V11相同或近似相同。復位讀取電壓V11是由圖4所示的像素3中的復位晶體管32、放大器晶體管33它們和FD部分36的耦合電容、以及選擇晶體管34等綜合確定的電壓值。在設計像素以及生產過程結束時，能夠在某個程度上估計復位讀取電壓V11。因此，設計電壓提供電路的基本單元1，以使得作為電壓下降的量的差電壓ΔV0變得等于復位讀取電壓V11。在圖5所示的情況中，可以通過主要調整電壓生成晶體管9的閾值電壓Vt來在某個程度上改變差電壓ΔV0。
注意，在圖5中，也可以使用省略電壓生成晶體管9、開關晶體管10和控制線12的結構。這樣的結構也會給出如上所解釋的減少視頻信號的噪聲的效果。
如上面所解釋的，當初始狀態為浮動時，輸出信號線的初始電壓取決于在前一個像素行的讀取結束時的像素信號電平，結果，對于每個像素行和每個像素行，輸出信號線的初始電壓會變化，并且當復位電壓的輸出時段較短時，這種波動很容易變成視頻信號的噪聲。
只要提供短路晶體管，無需電源生成的動能也能夠獲得噪聲的減少，并且能夠由此減少每個像素行的波動。此時的操作是沒有圖6中的圖6A中的信號的情況。
接下來將解釋電壓提供電路的其它結構例子。
在這些結構例子中，通過用具有其它結構的基本單元代替圖3中的單元1，還能夠使用圖3。并且，圖7A到圖7E中示出的像素信號的讀取時序的基本內容以及操作基本上與這些其它結構例子中的相同。因此將省略對圖3和圖7的解釋，并且將主要解釋電壓提供電路和操作的差異(預定電壓值的差異或均衡方法的差異)。
在結構例子2中，提供了圖5所示的結構例子1中的多個電壓生成晶體管。
圖8是結構例子2中的基本單元1A的電路圖。在圖8中，在圖5中提供的電壓生成晶體管9和開關晶體管10之間提供了另一個電壓生成晶體管14。當在兩個電壓生成晶體管9和14中的閾值電壓Vt相同時，提供給輸出信號線4的預定電壓V0變成約為“電源電壓Vdd-2×Vt”。
在結構例子1中，為了進一步降低預定電壓V0，必須使得電壓生成晶體管9的閾值電壓Vt很大，并且很有可能僅僅出于這個目的就必須進行附加處理(離子注入等)。
另一方面，當將圖5與圖4進行比較時，電壓提供電路的基本單元1在尺寸上比像素電路的小，并且在由輸出信號線4的間距調整的用于形成電壓提供電路的區域中還存在空間。因此，很容易如本例子那樣添加電壓生成晶體管，并且不會有任何面積損失。
從上面可以看到，結構例子2具有這樣的優點無需加寬輸出信號線4的間距，也不需要任何附加處理，就能夠使得預定電壓V0被降低。
注意，被添加的晶體管的數目不是限制的，可以添加兩個或更多個晶體管。并且，調整差電壓ΔV0的自由度被限制在相同閾值電壓Vt的倍數，因此當期望更高精度的調整時，附加處理會變得必須，或者可以提供具有不同閾值電壓的電壓生成晶體管。
結構例子3示出了修改過的用于均衡的例子。
圖9是結構例子3中的基本單元1B的示圖，結構例子3是圖5所示的結構例子1的修改過的例子。
在基本單元1B中，短路導線(wire)16被公共地提供給線方向上的基本單元1B，并且短路晶體管11不是用于連接相鄰的輸出信號線4，而是用于控制將短路導線16分別連接到輸出信號線4。由短路控制線13以與圖5中相同的方式控制短路晶體管11(參考圖6B中的短路脈沖S13)，并且結果，短路晶體管11導通，所有輸出信號線4的電勢被均衡。
在結構例子3中，與結構例子1和結構例子2相比額外地需要導線空間，但是由于導線的電阻低于晶體管的導通電阻，因此在均衡時能夠提高輸出信號線的電壓的穩定性。注意，在結構例子3中，輸出信號線的間距沒有變寬。
注意，結構例子3也能夠被用于如在結構例子1中所解釋的生成電壓的功能被省略的情況。
在上述的結構例子中，作為電壓提供電路的基本單元的相同的電路被連接到所有輸出信號線4。
另一方面，在本結構例子4中，可以在每隔一個輸出信號線或每兩個或多個輸出信號線上規則排列基本單元。或者，不規則的排列也是可能的。在任何情況中，如果配備有基本單元的輸出信號線與沒配備有基本單元的輸出信號線的比例是預定值，則就是充分的。該比例是基于在復位輸出時的電源電壓Vdd由將被提供給輸出信號線4的預定電壓V0的差電壓ΔV0確定的。
在該情況中，一個基本單元可以被排列在與多個輸出信號線的間隔相對應的空間，從而使得面積能夠被減小。注意，由于預定電壓V0的提供能力可能下降，因此輸出信號線4穩定地變為預定電壓V0所需的時間比結構例子1等的長。但是，電壓穩定時段是在影響像素信號的讀取速度的時段(圖7中的時間T1到時間T3)之前或之后的，因此由此不會影響CMOS傳感器的讀取速度。
下面的結構例子5到8是將多個不同結構的基本單元作為用于提供不同電壓電平的裝置來提供的情況。在下面的解釋中，兩個電平，即電源電壓Vdd和參考電壓Vss被作為電壓電平的例子，但是也可以使用其它的電壓電平，或者也可以使用三個或更多個電平。
圖10是結構例子5中的基本單元的電路的示圖。
在結構例子5中，圖3中示出的基本單元1是通過交替排列用于輸出高電平的第一單元1-1和用于輸出低電平的第二單元1-2而構成的。
在第一單元1-1中，作為電壓生成裝置的電壓生成晶體管55被連接在電源電壓線15與輸出信號線4-1之間，并且沒有提供開關晶體管(參考圖5)。此外，在第二單元1-2中，電壓生成晶體管56被連接在參考電壓Vss與輸出信號線4-2之間，并且也沒有提供開關晶體管。
在本結構例子中，第一單元1-1和第二單元1-2交替排列。電壓生成晶體管55由p-MOS晶體管構成，并且其柵極由第一控制線52控制。當像這樣由pMOS晶體管構成高電平側時，存在這樣的優點不會出現所謂的“閾值降低”，并且可以向輸出信號線4-1提供不受閾值電壓影響的電壓。
電壓生成晶體管56由nMOS晶體管構成，并且其柵極由第二控制線53控制。
短路晶體管11用于導致相鄰的輸出信號線之間短路，并且其柵極由短路控制線13控制。
圖11A到圖11E示出了結構例子5的電壓提供電路的基本單元的時序曲線的例子。圖11A是將被提供到第一控制線52的脈沖S52的曲線，圖11B是將被提供到第二控制線53的脈沖S53的曲線，而圖11C是將被提供給短路控制線13的短路脈沖S13的曲線。圖11D和圖11E示出了輸出信號線4-1和4-2響應于向它們提供的脈沖的電壓變化。此處，脈沖S53、S53和S13的高電平是電源電壓Vdd，而它們的低電平是參考電壓Vss。
圖11中在時間T1之前的輸出信號線電壓可以是電源電壓Vdd、參考電壓Vss和浮動狀態(不固定)中的任何一個。圖11示出了“不固定”的情況。
如圖11A和11B所示，在時間T1，當脈沖S52從高電平變成低電平并且提供給第二控制線53的脈沖S53從低電平變成高電平時，pMOS晶體管55和nMOS晶體管56兩者都導通。結果，如圖11D和圖11E所示，輸出信號線4-1變成電源電壓Vdd，而輸出信號線4-2變成參考電壓Vss。
如圖11A和圖11B所示，在時間T2，第一控制線52上的脈沖S52關斷，并且控制線53上的脈沖S53關斷。由此，輸出信號線4-1和4-2變成處于浮動狀態。
同時，短路控制線13上的短路脈沖S13從低電平轉變為高電平。由此，輸出信號線4-1和輸出信號線4-2被電短路，并且當在各個導線中的寄生電容相同時，兩個垂直信號電壓，即所有輸出信號的電壓都變為穩定在電源電壓Vdd和參考電壓Vss的中間值“1/2×Vdd”。該電壓為在圖7E中的預定電壓V0，并且在該情況下，基于電源電壓Vdd的差電壓ΔV0也是“1/2×Vdd”。
之后，當短路脈沖S13在時間T3關斷時，向輸出信號線提供預定電壓結束。
圖12示出了結構例子6中的基本單元的電路的示圖。
在結構例子6中，當與圖10中的結構例子5進行比較時，用于輸出高電平電壓的第一單元1-1A的電壓生成晶體管58是nMOS晶體管。其它結構與結構例子5中的相同。
在結構例子6中，可以僅由nMOS晶體管構成電壓提供電路和攝像單元中的所有晶體管，因此它們能夠形成在一個阱(well)(p-阱)中，并且布圖(layout)設計較容易。此外，在該情況中，控制線可以由第一和第二單元中的電壓生成晶體管58和56共享，以便電壓提供電路占據的面積可以降低所述的量。
操作時序與圖11B到圖11E中示出的相同。注意，如果將被提供給控制線53的脈沖S53的高電平電壓是電源電壓Vdd，則當假定在圖11E中的時間T2之后直到短路脈沖S13上升沒有多少時間時，則輸出信號線4-1在那段時間內不會上升到電源電壓，并且該電壓被飽和(satuated)在“Vdd-Vt”，也就是所謂的閾值省略值。結果，通過施加短路脈沖S13而獲得的預定電壓V0變為如圖12所示的“1/2×(Vdd-Vt)”。
注意，電壓提供電路2B(參考圖3)能夠僅僅由第一單元1-1A形成，而無需使用第二單元1-2。在該情況中，預定電壓V0以與結構例子1中相同的方式變為穩定在“Vdd-Vt”。
以上解釋的結構例子5和6通過交替排列生成不同電壓的第一單元和第二單元并均衡不同的電壓來獲得期望的電壓值。但是，通過那種結構獲得的電壓值是有限的。也就是說，結構例子5中獲得的電壓值為“1/2×Vdd”，而結構例子6中獲得的電壓值較低，為“1/2×(Vdd-Vt)”或“Vdd-Vt”。
這樣，通過展開這個想法并不同地改變第一和第二單元的數目的比例，能夠生成更多的預定電壓。此外，當基本單元種類(用于生成不同電壓的電壓生成晶體管的種類)增加到三個或更多個時，預定電壓的數目還會進一步增加。考慮到均衡的容易性，多個種類的基本單元的排列優選為規則排列，但是其中的一部分也可以是不規則的。也可以通過隨機排列來實現預定電壓的生成。
處于該目的電壓提供電路將滿足的條件是“輸出信號線中的每一個被設置為多個電壓電平中的任何一個(提供多個種類的電壓生成晶體管)”。一組多個種類的電壓生成晶體管將被稱為“電壓電平設置電路”。
下面，作為結構例子7將僅僅解釋一個特定例子。
圖13是結構例子7的CMOS圖像傳感器的示圖。
在結構例子7的電壓提供電路2B-1中，與結構例子5中的第一單元1-1相同的兩個第一單元1-1被連續排列，與結構例子5和6中的第二單元1-2相同的第二單元1-2被排列成與它們相鄰，并且重復這種排列。其它結構與圖3中相同。
注意，在圖13中，連接到在左側的第一單元1-1的輸出信號線用參考標記″4-1表示，連接到在右側的第一單元1-1的輸出信號線用參考標記″4-2表示，并且連接到第二單元1-2的輸出信號線用參考標記″4-3表示。
圖14A到圖14C示出了結構例子7的電壓提供電路的基本單元的時序曲線的例子。注意，在結構例子7中，第一單元可以與結構例子6中的相同。此處，將解釋圖13，其中的第一單元與結構例子5中的相同。
脈沖施加的操作時序與圖11A到圖11C中的相同。圖14A到圖14C示出了輸出信號線4-1、4-2和4-3的電壓變化。
在作為對電壓生成晶體管的脈沖施加時段的時間T1到T2期間，按照圖13中的基本單元排列，輸出信號線4-1和4-2變為電源電壓Vdd，而輸出信號線4-3變為參考電壓Vss。因此，在施加了短路脈沖的時間(時間T3)被均衡之后的電壓變為“(Vdd+Vdd+Vss)/3＝2/3×Vdd”。
從結構例子7，增加了預定電壓的一個變化。通過不同地改變種類及其組合比例，預定電壓的選擇范圍變寬，并且因此如在結構例子1中所解釋的，能夠容易地使預定電壓V0變得與復位讀取電壓V11相等。
由結構例子5到7中的短路晶體管11引起的輸出信號線的短路也能夠通過短路導線16(結構例子8)以與圖9中的結構例子3相同的方式導致。
在結構例子8中，與結構例子5到7相比，用于導線空間的余地變成是必須的，但是由于導線的電阻比晶體管的導通電阻小，因此能夠提高均衡時輸出信號線的電壓的穩定性。注意，在結構例子8中，輸出信號線的間隔不會變寬。
在上面解釋的結構例子1到8中，例如可以在圖7E所示的時間T4之后提供預定電壓V0，并且各個輸出信號線可以被固定在該電壓。此外，預定電壓V0被表示為“Vdd-ΔV0”，但是此處的電源電壓Vdd是從外部提供的電源電壓，并且在設備使用多個電源的情況中，由電源電壓Vdd在內部生成的其它電平的電源電壓也可以代替電源電壓Vdd而被使用。
注意，本發明能夠被應用于作為包含結構例子1到8的電壓提供電路的CMOS圖像傳感器2、光學系統以及其它芯片的組合裝置(assembly)而形成的照相機設備(照相機或照相機模塊)。在該情況中，該照相機設備可以如圖15所示包括傳感單元90、信號處理單元91以及光學系統92，其中傳感單元90包括用于攝像的CMOS圖像傳感器，而信號處理單元91用于執行信號處理。
根據本實施例，除了在各個結構例子中解釋的優點，電壓提供電路的基本單元可以僅由幾個晶體管構成，并且當改變基本單元時差別很小。因此，在設備的圖形(pattern)設計中，僅僅通過將這些部件制成單元并作為數據登記，并且以必要的比例按照需要的預定電壓排列所需種類的基本單元，就能夠完成電壓提供電路的圖形設計。此外，由于基本單元的電路簡單，因此電路圖設計也簡單。所以，設備的設計是簡單而高效的。并且，由于能夠基本上由與像素電路中相同的晶體管(尺寸可以改變)來形成基本單元，因此設備的制造過程沒必要改變，即使需要，改變也會很小。
通常，為了精確地獲得期望的預定電壓，必須提供能夠通過運算放大器生成各種電壓的電路。
另一方面，在本實施例中，可以無需形成那樣復雜的大規模電路，就能夠如結構例子1到8那樣使得設置預定電壓的自由度相對較高。因此，通過減少輸出信號線的電壓電平轉變所需的時間，能夠充分完成高速操作的實現。
并且，與通過運算放大器的電壓生成電路不同，本實施例的電壓提供電路的功耗低，這是因為經由該電路來自電源的所有電流都被用于對輸出信號線充電。
如以上所解釋的，通過以低功耗向輸出信號線提供電壓來使得在讀取復位電壓時減少用于使輸出信號線的電壓變得穩定的時間，由此能夠實現設計制造簡單并且需要的空間小的高速攝像設備和照相機設備。
本領域技術人員應該理解，在不脫離所附權利要求書或其等效的范圍的前提下，可以出現取決于設計需要和其它因素的各種修改、組合、輔助組合或改變。
本發明包含的主題涉及于2005年3月9日向日本專利局提交的日本專利申請No.2005-065602，其全部內容結合與此作為參考。
權利要求
1.一種攝像設備，包括攝像單元，其具有排列成陣列的像素；多個輸出信號線，其分別連接到所述攝像單元中的像素列之一；以及電壓提供電路，其連接到所述輸出信號線，用于提供在電源電壓和參考電壓之間的電壓。
2.如權利要求1所述的攝像設備，其中，所述電壓提供電路包括短路電路，用于切換所有輸出信號線的電連接和斷開。
3.如權利要求1所述的攝像設備，其中，所述電壓提供電路包括電壓生成裝置，用于從電源電壓生成比該電源電壓低的預定電壓；以及開關，用于對向所述輸出信號線提供所述預定電壓進行控制。
4.如權利要求3所述的攝像設備，其中，所述電壓生成裝置和所述開關的串聯電路被連接到所述輸出信號線的每一個。
5.如權利要求3所述的攝像設備，其中，所述電壓提供電路包括所述電壓生成裝置和所述開關的串聯電路，其連接到所述輸出信號線的每一個；以及短路電路，用于切換所有輸出信號線的電連接和斷開。
6.如權利要求3所述的攝像設備，其中所述電壓提供電路包括所述電壓生成裝置和所述開關的串聯電路，其連接到一個輸出信號線；以及短路電路，用于切換所有輸出信號線的電連接和斷開，并且連接到所述串聯電路的輸出信號線和沒連接到所述串聯電路的輸出信號線在所述攝像單元中以預定比例排列。
7.如權利要求2所述的攝像設備，其中，所述短路電路包括開關，用于切換相鄰輸出信號線之間的電連接和斷開。
8.如權利要求3所述的攝像設備，其中，所述短路電路包括短路導線，和開關，用于切換該短路導線與所述輸出信號線的電連接和斷開。
9.如權利要求3所述的攝像設備，其中，所述電壓生成裝置包括一個或多個預定數目的二極管連接的晶體管。
10.如權利要求1所述的攝像設備，其中，所述電壓提供電路包括電壓電平設置電路，用于將所有輸出信號線中的每一個設置成多個電壓電平中的任何一個；以及短路電路，用于切換所有輸出信號線的電連接和斷開。
11.如權利要求10所述的攝像設備，其中，所述短路電路包括開關，用于切換相鄰輸出信號線之間的電連接和斷開。
12.如權利要求10所述的攝像設備，其中所述短路電路包括短路導線，和開關，用于切換該短路導線與所述輸出信號線的電連接和斷開。
13.如權利要求1所述的攝像設備，其中，所述電壓提供電路具有開關，用于從由外部提供的電源電壓生成在該電源電壓和參考電壓之間的電壓，并將該電壓輸出到所述輸出信號線。
14.如權利要求1所述的攝像設備，其中，所述電壓提供電路是在與所述攝像單元相同的基底上形成的，并且像素中的多個晶體管和所述電壓提供電路中的晶體管是絕緣柵型晶體管。
15.一種攝像設備，包括攝像單元，其具有排列成陣列的像素；多個輸出信號線，其分別連接到所述攝像單元中的像素列之一；以及電壓提供電路，用于在向所述輸出信號線輸出復位電壓以便調整將像素信號讀取到所述輸出信號線的初始狀態之前，預先提供預定電壓，該預定電壓等于所述輸出信號線處于所述復位電壓被輸出的狀態中的電壓。
16.一種攝像設備，包括攝像單元，其具有排列成陣列的像素；多個輸出信號線，其分別連接到所述攝像單元中的像素列之一；以及電路，用于導致彼此相鄰的所述輸出信號線之間的電短路。
17.一種攝像設備，包括攝像單元，其具有排列成陣列的像素；多個輸出信號線，其分別連接到所述攝像單元中的像素列之一；以及短路電路，用于在向所述輸出信號線輸出復位電壓以便調整將像素信號讀取到所述輸出信號線的初始狀態之前，預先抑制所述輸出信號線之間的電壓波動。
18.一種照相機設備，包括攝像單元，其具有排列成陣列的像素；多個輸出信號線，其連接到所述攝像單元中的像素列；電壓提供電路，其連接到所述輸出信號線，用于提供在電源電壓和參考電壓之間的電壓；以及信號處理單元，用于對從所述攝像單元輸出的信號執行處理。
全文摘要
垂直信號線連接到攝像單元中的每個像素行，該攝像單元具有排列成陣列的像素，并且垂直信號線連接到用于提供在電源電壓和參考電壓之間的電壓的電壓。
文檔編號H04N5/374GK1832539SQ20061005899
公開日2006年9月13日 申請日期2006年3月9日 優先權日2005年3月9日
發明者笠井政范 申請人:索尼株式會社