專利名稱：用于將像素復位電壓升壓的像素的制作方法
技術領域：
本發明一般涉及改進成像器像素的控制和操作。
背景技術：
已經提出多種成像器電路，例如電荷耦合(CCD)陣列、互補金屬氧化半導體(CMOS)陣列、組合CCD和CMOS特征的陣列，以及混合紅外焦平面陣列(IR-FPA)。常規陣列具有光感測部件，通常稱為“像素”和輸出表示像素感測到光的信號的讀出電路。
CMOS成像器包括例如像素單元的焦平面陣列；每個單元包括敷設在襯底上以用于在襯底的摻雜區中產生光生電荷的光電檢測器(例如光電柵、光電導體或光電二極管)。為每個像素單元提供有一個讀出電路，該讀出電路包括至少一個源極跟隨器晶體管和用于將源極跟隨器晶體管耦合到列輸出線路的行選擇晶體管。像素單元通常還具有連接到源極跟隨器晶體管的柵極的存儲區。光電檢測器生成的電荷被發送到存儲區。成像器還可以包括用于將電荷從光電檢測器轉移到存儲區的晶體管和用于在電荷轉移之前將存儲區復位到預定的電荷電平的另一個晶體管。
圖1圖示具有像素陣列200的CMOS成像器裝置908的框圖，其中每個像素單元如上文描述的來構造或按其他公知的像素單元電路來構造。像素陣列200包括按預定數量的列和行布置的多個像素(未示出)。由行選擇線路同時將陣列200中的每個行的像素全部開啟，由各個列選擇線路選擇性地輸出每個列的像素。為整個陣列200提供有多個行和列線路。由行驅動器210響應行地址解碼器220依次選擇性地激活行線路。由列驅動器260響應列地址解碼器270對于每次行激活依次選擇性地激活列選擇線路。因此，為每個像素提供有一個行和列地址。
由控制電路250操作CMOS成像器908，其控制用于為像素輸出選擇適合的行和列線路的地址解碼器220、270。控制電路250還包括行和列驅動器電路210、260，以便它們將驅動電壓施加到所選擇的行和列線路的驅動晶體管。像素輸出信號通常包括存儲區被復位晶體管復位時從存儲區取出的像素復位信號Vrst和光生電荷被轉移到存儲區之后從存儲區取出的像素圖像信號Vsig。由樣本和保持電路265讀取Vrst和Vsig信號，并由差分放大器267將它們相減，以產生每個像素的差分信號Vrst-Vsig。Vrst-Vsig表示照射在像素上的光的量。由模數轉換器275將該差信號數字化。數字化的像素信號被饋送到圖像處理器280，以形成數字圖像輸出。數字化和圖像處理可以位于成像器芯片上或成像器芯片外。在一些布置中，可以將差分信號Vrst-Vsig放大為差分信號，并直接由差分模數轉換器來數字化。
圖2圖示四晶體管(4T)CMOS成像器像素單元100。像素單元100包括連接到轉移(TX)晶體管104的光電二極管102。轉移晶體管104還連接到存儲區108。復位(RST)晶體管106、電容器107和源極跟隨器晶體管110的柵極連接到存儲區108。行(ROW)選擇晶體管112連接到源極跟隨器晶體管110。像素單元100的有效部件執行如下功能(1)由光電二極管102執行光子至電荷的轉換；(2)在將電荷轉移到存儲區之前由復位晶體管106將存儲區復位到已知狀態；(3)由轉移晶體管104將電荷轉移到存儲區108；(4)由行選擇晶體管112選擇用于讀出的單元100；以及(5)由源極跟隨器晶體管110基于存儲區108上存在的電荷輸出和放大表示復位電壓(即Vrst)和像素信號電壓(即Vsig)的信號。采用電容器107，因為光電二極管102在積分期間產生的電荷大于存儲區108的容量。因此，電容器107提供附加的電荷存儲容量。圖2的像素單元100作為成像器裝置像素陣列(例如圖1的陣列200)的一部分在半導體襯底上形成。
圖3圖示圖2的電路300在像素讀出期間的時序圖。最初，將成像器陣列200(圖1)中的所有像素的存儲區108設在預定電壓，以確保所有源極跟隨器晶體管110保持關閉狀態。在源極跟隨器晶體管110兩端提供工作電壓，以在時間t1將要讀取的像素的行(ROW)信號置于脈沖高。然后在時間t2通過暫時地開啟復位晶體管以106將要取樣的像素的存儲區108復位，其中當信號RST走高時對其提供工作電壓VCC加復位晶體管106的Vt閾值電壓，由此將存儲區108復位到預定電壓。然后將存儲區108上的復位電壓電平施加到源極跟隨器晶體管110的柵極，然后將其轉換成列輸出線路上的復位輸出電壓Vrst。此后在時間t3對輸出信號取樣，例如由樣本和保持電路265(圖1)來執行取樣，其中使用高脈沖SHR將復位輸出單元Vrst取樣并將其保持在第一樣本和保持電容器。
隨后通過在時間t4信號TX走高將自積分期間起存儲在光電二極管102中的電荷轉移到存儲區108，由此開啟轉移晶體管104。轉移的電荷將存儲區108上的電壓降低到像素輸出信號電平，然后被施加到源極跟隨器晶體管110的柵極。得到提供工作電壓VCC的源極跟隨器晶體管將該信號電壓電平轉換到列輸出線路上的信號輸出電壓Vsig。樣本和保持電路265(圖1)在時間t5響應樣本/保持脈沖SHS使列線路上的像素的信號輸出電壓Vsig存儲在第二樣本和保持電容器。在對Vsig取樣之后，將ROW信號設到低電壓，像素電路已為下一個圖像捕捉準備就緒。
因為轉移晶體管104設在光電二極管102和存儲區108之間，所以可以在轉移電子之前將存儲區108復位。這樣能夠準許得到降低的kTC噪聲和圖像噪聲的相關的雙取樣操作。
在復位期間圖2的像素電路配置中，為了在存儲區108處獲得最大電壓擺幅，將復位晶體管柵電壓升壓到VCC+Vt(復位晶體管106的閾值電壓)。通過將電壓Vt加到復位電壓，可以將存儲區108復位到VCC，這允許響應從光電二極管102轉移到存儲區1080的電荷從源極跟隨器晶體管110獲得更大的輸出信號擺幅。該技術需要附加的電源升壓電路來提升復位電壓，這增加了像素和相關電路的尺寸、功耗、設計復雜度和成本。
發明內容
本發明的示范方法和設備提供一種用于成像器的新像素設計，其中選擇用于操作和讀出的像素行的行晶體管電氣耦合到存儲區，并且以將施加到存儲區的復位電壓升壓的方式操作該行晶體管，由此免去對電源升壓電路的需要。
在一個示范實施例中，像素單元包括光傳感器、用于從光傳感器接收轉移的電荷的存儲區、由復位控制信號操作的用于復位存儲區的復位晶體管、具有耦合到存儲區的柵極用于響應行選擇信號提供選擇性讀出的源極跟隨器輸出晶體管、在電源與源極跟隨器輸出晶體管之間耦合的用于在輸出列線路上提供輸出信號的行選擇晶體管以及在存儲區和行選擇晶體管的源極端之間耦合的電容。當開啟復位晶體管之后即刻開啟行選擇晶體管時，行選擇晶體管通過將初始脈沖電壓增加到復位晶體管提供的復位電壓以將存儲區上的復位電壓升壓。當從光傳感器將電荷轉移到存儲區時，電容還為存儲區提供增加的電荷存儲。該電容可以由寄生或添加的電容器來提供。
在一個示范實施例中，像素單元包括光傳感器、用于從光傳感器接收轉移的電荷的存儲區、由復位控制信號操作的用于復位存儲區的復位晶體管、具有耦合到存儲區的柵極用于提供讀出信號的源極跟隨器輸出晶體管、連接到源極跟隨器輸出晶體管的源極響應行選擇信號以由此將讀出信號輸出到輸出列線路的行選擇晶體管以及在源極跟隨器晶體管的柵極與行選擇晶體管之間耦合的電容器。當復位晶體管開啟之后行選擇晶體管開啟時，提供將存儲區上的復位電壓升壓的電壓脈沖。
從下文詳細描述將更好地理解本發明的這些和其他特征和優點，這些描述是結合附圖來提供的，其中圖1是常規成像器裝置的框圖；圖2是常規四晶體管像素的示意圖；圖3是常規四晶體管像素的電荷讀出的時序圖；圖4是根據本發明第一示范實施例的示范電路圖；圖5是根據本發明第二示范實施例的示范電路圖；圖6是用于圖4和圖5電路的電荷讀出的時序圖；以及圖7是采用一種成像器的處理系統的示意圖，該成像器采用根據圖4和圖5電路構造的像素陣列。
具體實施例方式
在下文的詳細描述中，參考了構成說明書的一部分的附圖，以及其中通過說明的方式示出可以實施本發明的多種實施例。對這些實施例給予了充分詳細的描述，以使本領域技術人員能夠實施和利用它們。要理解的是還可以利用其他實施例，以及在不背離本發明精神和范圍的前提下可以進行結構、邏輯和電氣方面的更改以及所采用的材料的更改。此外，還描述某些處理步驟和特定次序的處理步驟；但是，步驟的順序不限于本文提出的順序，如本領域公知的可以更改，而需要按某個次序進行的步驟或操作除外。
術語“晶圓”和“襯底”應理解為可互換的，以及理解為包括硅、絕緣體上的硅(SOI)或藍寶石上的硅(SOS)、摻雜和非摻雜半導體、基極半導體基礎支持的外延硅層以及其他半導體結構。而且，當下文描述中涉及到“晶圓”或“襯底”時，可能利用了先前的過程步驟來形成基極半導體結構或基礎中的區域、結或材料層。此外，半導體無需是硅基的，但是可以基于硅-鍺、鍺或砷化鎵或其他公知半導體材料。
術語“像素”涉及包含用光電轉換裝置或光傳感器(例如光電柵、光電導體或光電二極管)以及用于處理來自光電轉換裝置感測到的電磁輻射的電信號的晶體管的光電部件單元。僅為了示例說明，本文論述的像素的實施例圖示并描述為采用四晶體管(4T)像素電路，它使用轉移晶體管以將電荷從光傳感器選通到存儲區。應該理解的是，可以結合具有較多或較少的四晶體管的其他像素布置以及在不使用轉移晶體管的布置中使用本發明。
雖然在本文中本發明是參考一個像素單元的體系結構和制造來描述的，但是應該理解到這是成像器裝置的陣列(例如(圖1)成像器裝置908的陣列200)中多個像素的代表。此外，雖然下文參考CMOS成像器來描述本發明，但是本發明具有任何具有被復位然后將電荷轉移于之的存儲節點的固態成像裝置的適用性。因此下文的詳細描述不應視為限定意義的，本發明的范圍僅由所附權利要求限定。
圖4圖示根據本發明第一示范實施例的像素電路300。像素電路300包括連接到轉移晶體管304的光電二極管302。轉移晶體管304還連接到存儲區308。復位晶體管306和源極跟隨器晶體管310連接到存儲區308。但是，不同于電路100，行選擇晶體管312的漏極連接到電壓源VCC，源極連接到源極跟隨器晶體管310。再者，電容器307的一端連接到行選擇晶體管112的源極，而另一端連接到存儲區108。就此布置，當首先開啟行選擇晶體管312時，將電壓升壓施加到存儲區308。如果剛好在行選擇晶體管312之前脈沖激發(開啟/關閉)復位晶體管306，存儲區將看到復位晶體管306施加的復位電壓和開啟行選擇晶體管312導致的電壓升壓。可以利用其他電壓耦合裝置替代電容器307，例如反向偏壓二極管。
如上文參考電路100的像素讀出(圖3)所提到的，通過開啟復位晶體管106建立復位電壓電平，由此將存儲區108復位。將復位電壓電平施加到源極跟隨器晶體管110的柵極，源極跟隨器晶體管110將其轉換成列輸出線路上的復位輸出電壓Vrst。還將開啟行選擇晶體管提供的升壓電壓施加到存儲區108和源極跟隨器晶體管110的柵極。像素讀出期間的像素電路300配置和定時(圖6)提供升壓的復位信號，對其取樣以在電荷積分期間(光電二極管302響應入射光生成信號電荷的期間)提供Vrst。因此，無需具有電壓源升壓電路。
當行選擇晶體管312響應行選擇脈沖的前沿開啟時，存儲區上的復位信號因電容器307的操作而升壓。此外，如果只需輕微升壓來對復位信號取樣，可以省略電容器307，在此情況中可以利用源極跟隨器晶體管310的柵極/源極結之間的寄生電容來向存儲區308提供復位電壓升壓。
圖5圖示根據本發明第二示范實施例的像素電路400。像素電路400與像素電路100相似；但是，不是在存儲區108和VCC之間耦合有電容器，而是將電容器407的一端連接到行選擇晶體管112的柵極，而另一端連接到存儲區108。因此，當將行選擇控制信號施加到行選擇晶體管112的柵極時，它在存儲區108處提供被升壓的復位信號。可以利用其他電壓耦合裝置替代電容器407，例如反向偏壓二極管。
圖6圖示電路300和電路400在像素讀出期間的時序圖。在讀出操作期間，在將行啟動信號ROW置于脈沖高之前，脈沖激發(開啟/關閉)施加到復位晶體管106的柵極的復位啟動信號RST。
最初，將成像器陣列200中的像素的存儲區(308/108)設為預定電壓(接近VCC)。在時間t1，通過暫時開啟復位晶體管(306/106)將要取樣的像素的存儲區(308/108)復位，當信號RST走高時向其提供工作電壓VCC，由此將存儲區(308/108)復位到預定電壓。然后將存儲區(308/108)上的復位電壓電平施加到源極跟隨器晶體管(310/110)的柵極。在RST脈沖走低之后，在時間t2對源極跟隨器晶體管(310/110)的柵極提供電壓升壓，以將要讀取的像素的ROW信號置于脈沖高。然后在時間t3對從行選擇柵極電壓提供的升壓復位信號取樣，例如由樣本和保持電路265(圖1)來取樣，其中使用高脈沖SHR對復位輸出電壓Vrst取樣并將其保持在第一樣本和保持電容器上。
隨后通過在時間t4信號TX走高將積分期間存儲在光電二極管(302/102)中的電荷轉移到存儲區(308/108)，由此開啟轉移晶體管(304/104)。轉移的電荷將存儲區(308/108)上的電壓降低到像素輸出信號水平，其被施加到源極跟隨器晶體管(310/110)的柵極。經由行選擇晶體管(312/112)被提供以工作電壓VCC的源極跟隨器晶體管(310/110)將該信號電壓電平轉換到列輸出線路上的信號輸出電壓Vsig。樣本和保持電路265(圖1)在時間t5響應樣本/保持脈沖SHS使列線路上的像素的信號輸出電壓Vsig存儲在第二樣本和保持電容器。在對Vsig取樣之后，將ROW信號設到低電壓，并且像素電路已為下一個圖像捕捉準備就緒。
在t2處將ROW置于脈沖高之前，在t1將RST置于脈沖高，實現預定的復位電壓的升壓。該升壓歸因于在存儲區308(圖4)和行選擇晶體管310(圖4)的柵極之間的電容耦合，或在在存儲區108(圖5)和行選擇晶體管112(圖5)的柵極之間的電容耦合。
圖7圖示一種基于處理器的系統900，包括修改為根據本發明構造的陣列200中的某些像素的圖1的成像裝置908。基于處理器的系統900是采用一種成像裝置908的系統的示例，該成像裝置908包括具有根據本發明構造并操作的像素的像素陣列。在不作限制的情況下，此類系統可以包括攝像機系統、計算機系統、掃描儀、機器視覺、車輛導航系統、視頻電話、監視系統、自動聚焦系統、星跟蹤器系統、運動檢測系統和其他。
基于處理器的系統900，例如攝像機系統一般包括如微處理器的中央處理單元(CPU)902，它通過總線906與輸入/輸出(I/O)裝置904通信。成像裝置908還通過總線904與CPU 902通信。基于處理器的系統900還包括也通過總線904與CPU 902通信的隨機存取存儲器(RAM)910，并可以包括例如閃存的可拆卸存儲器915。成像裝置908可以與諸如CPU、數字信號處理器或微處理器的處理器組合，可以具有或不具有單個集成電路上的存儲器或在與處理器不同的芯片上的存儲器。
本發明的各種實施例是使用光電二極管作為電荷轉換裝置并且在四晶體管像素的環境中來說明的。但是，應該認識到，本發明并不局限于此，而是可以在采用與上文描述的電路相似的方式耦合的行選擇晶體管和源極跟隨器晶體管，該方式用于免除將復位信號的電壓升壓的需要。還可以使用其他類型的光傳感器來生成圖像電荷。本發明還可以用于CCD(電荷耦合裝置)陣列的讀出電路中。因此，不意味著將本發明嚴格地限制于上文描述的且圖示的實施例。雖然目前不可預測，但是屬于所附權利要求的精神和范圍的對本發明的任何修改均應視為本發明的一部分。
權利要求
1.一種用于成像裝置的像素電路，所述像素電路包括用于在積分期間生成電荷的光傳感器；用于從所述光傳感器接收所述生成的電荷的存儲節點；耦合到所述存儲節點用于在所述存儲節點處將電荷信號轉換成輸出電壓的輸出晶體管；用于將復位電壓施加到所述存儲節點的復位晶體管；耦合到所述輸出晶體管用于選擇性地啟用所述像素電路以輸出所述輸出電壓的行選擇晶體管；以及在所述行選擇晶體管與所述存儲節點之間的電容耦合，用于在激活所述行選擇晶體管時將所述復位晶體管施加到所述存儲節點的復位電壓升壓。
2.如權利要求1所述的電路，其中，所述輸出晶體管基于所述存儲節點處的所述電荷提供輸出信號。
3.如權利要求1所述的電路，還包括連接到所述光傳感器用于將電荷從所述光傳感器轉移到所述存儲節點的轉移晶體管。
4.如權利要求1所述的電路，其中，將所述行選擇晶體管耦合在電壓源與所述輸出晶體管的漏極之間。
5.如權利要求4所述的電路，其中，所述電容耦合包括連接在所述存儲節點和所述行選擇晶體管的源極之間的電容器。
6.如權利要求1所述的電路，其中，將所述行選擇晶體管耦合在所述輸出晶體管與輸出線路之間。
7.如權利要求1所述的電路，其中，將所述電容耦合連接到所述存儲節點和所述行選擇晶體管的柵極。
8.如權利要求1所述的電路，還包括耦合到所述行選擇晶體管的漏極和所述復位晶體管的漏極以用于將工作電壓提供到所述像素電路的電壓源。
9.一種用于成像裝置的成像電路，包括用于接收光生電荷的存儲節點；耦合到所述存儲節點用于在所述存儲節點處將電荷信號轉換成輸出電壓的輸出晶體管；用于將復位電壓施加到所述存儲節點的復位晶體管；耦合到所述輸出晶體管以用于選擇性地提供所述輸出電壓的選擇晶體管；以及耦合在所述行選擇晶體管與所述存儲節點之間的電容耦合，用于在激活所述選擇晶體管時將所述復位晶體管施加到所述存儲節點的復位電壓升壓。
10.如權利要求9所述的電路，其中，所述輸出晶體管基于所述存儲節點處的所述電荷提供輸出信號。
11.如權利要求9所述的電路，其中，將所述選擇晶體管耦合在電壓源與所述輸出晶體管的漏極之間。
12.如權利要求11所述的電路，其中，所述電容耦合包括連接到所述存儲節點和所述選擇晶體管的源極的電容器。
13.如權利要求9所述的電路，其中，將所述選擇晶體管耦合在所述輸出晶體管與輸出線路之間。
14.如權利要求13所述的電路，其中，所述電容耦合包括連接到所述存儲節點和所述選擇晶體管的柵極的電容器。
15.一種用于成像裝置的像素電路，所述像素電路包括用于在積分期間生成電荷的光傳感器；用于從所述光傳感器接收所述生成的電荷的存儲節點；耦合到輸出晶體管用于選擇性地啟用所述像素電路以輸出輸出電壓的行選擇晶體管；耦合到所述存儲節點以用于將復位電壓施加到所述存儲節點的復位晶體管；以及用于將與所述復位晶體管施加的所述復位電壓分離的附加電壓施加到所述存儲節點的電路。
16.如權利要求15所述的電路，還包括用于從所述存儲節點讀出存儲的電荷并基于所述存儲節點處的所述電荷提供輸出信號的讀出電路。
17.如權利要求15所述的電路，還包括連接到所述光傳感器用于將電荷從所述光傳感器轉移到所述存儲節點的轉移晶體管。
18.如權利要求15所述的電路，還包括耦合到所述存儲節點用于將所述生成的電荷轉換成輸出電壓的輸出晶體管。
19.一種用于成像裝置的像素電路，所述像素電路包括用于在積分期間生成電荷的光傳感器；用于從所述光傳感器接收所述生成的電荷的存儲節點；用于將復位電壓施加到所述存儲節點的復位晶體管；用于讀出所述存儲節點的復位電壓的讀出電路，所述讀出電路包括用于選擇性地啟用所述像素電路以輸出輸出電壓的行選擇晶體管；以及耦合在所述行選擇晶體管與所述存儲節點之間的電容器。
20.如權利要求19所述的電路，其中，將所述電容器耦合在所述行選擇晶體管的源極與所述存儲節點之間。
21.如權利要求19所述的電路，其中，將所述電容器耦合在所述行選擇晶體管的柵極與所述存儲節點之間。
22.如權利要求19所述的電路，還包括連接到所述光傳感器用于將電荷從所述光傳感器轉移到所述存儲節點的轉移晶體管。
23.一種集成電路，包括像素陣列，所述陣列的至少一個像素包括用于在積分期間生成電荷的光傳感器；用于從所述光傳感器接收所述生成的電荷的存儲節點；耦合到所述存儲節點用于在所述存儲節點處將電荷信號轉換成輸出電壓的輸出晶體管；用于將復位電壓施加到所述存儲節點的復位晶體管；耦合到所述輸出晶體管以用于選擇性地啟用所述至輸出晶體管的行選擇晶體管；以及耦合在所述行選擇晶體管與所述存儲節點之間的電容耦合，用于在激活所述行選擇晶體管時將所述復位晶體管施加到所述存儲節點的復位電壓升壓。
24.如權利要求23所述的電路，還包括連接到所述光傳感器用于將電荷從所述光傳感器轉移到所述存儲節點的轉移晶體管。
25.如權利要求23所述的電路，其中，將所述行選擇晶體管耦合在電壓源與所述輸出晶體管的漏極之間。
26.如權利要求25所述的電路，其中，所述電容耦合包括連接在所述存儲節點和所述行選擇晶體管的源極之間的電容器。
27.如權利要求23所述的電路，其中，將所述行選擇晶體管耦合在所述輸出晶體管與輸出線路之間。
28.如權利要求23所述的電路，其中，所述電容耦合包括連接到所述存儲節點和所述行選擇晶體管的柵極的電容器。
29.如權利要求23所述的電路，還包括耦合到所述行選擇晶體管的漏極和所述復位晶體管的漏極以用于將工作電壓提供到所述像素電路的電壓源。
30.一種成像系統，包括處理器；以及包括耦合到所述處理器的像素陣列的成像裝置，每個像素包括用于在積分期間生成電荷的光傳感器；用于從所述光傳感器接收所述生成的電荷的存儲節點；耦合到所述存儲節點用于在所述存儲節點處將電荷信號轉換成輸出電壓的輸出晶體管；用于將復位電壓施加到所述存儲節點的復位晶體管；耦合到所述輸出晶體管以用于選擇性地啟用所述輸出晶體管的行選擇晶體管；以及耦合在所述行選擇晶體管與所述存儲節點之間的電容耦合，用于在激活所述行選擇晶體管時將所述復位晶體管施加到所述存儲節點的復位電壓升壓。
31.如權利要求30所述的系統，還包括連接到所述光傳感器用于將電荷從所述光傳感器轉移到所述存儲節點的轉移晶體管。
32.如權利要求30所述的系統，其中，將所述行選擇晶體管耦合在電壓源與所述輸出晶體管的漏極之間。
33.如權利要求32所述的系統，其中，所述電容耦合包括連接在所述存儲節點和所述行選擇晶體管之間的電容器。
34.如權利要求30所述的系統，其中，將所述行選擇晶體管耦合在所述輸出晶體管與輸出線路之間。
35.如權利要求30所述的系統，其中，所述電容耦合包括連接到所述存儲節點和所述行選擇晶體管的柵極的電容器。
36.如權利要求30所述的系統，還包括耦合到所述行選擇晶體管的漏極和所述復位晶體管的漏極以用于將工作電壓提供到所述像素電路的電壓源。
37.一種獲取根據光電荷生成的信號的方法，所述方法包括將適于接收光生電荷的存儲節點復位到預定電壓狀態；利用處于所述預定狀態的存儲節點，將附加電壓增加到所述存儲節點，以產生被升壓的復位電壓；以及作為復位電平輸出信號讀出所述存儲節點處的所述被升壓的復位電壓。
38.如權利要求37所述的方法，還包括在積分期間利用光傳感器生成電荷并將所述生成的電荷施加到所述存儲節點的操作。
39.如權利要求37所述的方法，還包括將電荷存儲在耦合到所述存儲節點的電容器中的操作，所述電容器用于將所述附加電壓增加到所述存儲節點。
40.如權利要求37所述的方法，其中，響應開啟像素的行選擇晶體管而增加所述附加電壓。
41.如權利要求36所述的方法，還包括選擇性地將所述光傳感器生成的電荷轉移到所述存儲節點。
42.一種從像素單元讀取復位信號的方法，包括將接收所述光傳感器生成的電荷的電荷存儲節點復位到復位電平；利用處于所述復位電平的存儲節點，開啟行選擇晶體管以從所述像素單元輸出信號；以及作為復位電平輸出信號讀出所述復位電平，其中開啟所述行選擇晶體管與所述存儲節點的所附復位之間的定時關系將所述復位電平輸出信號升壓。
全文摘要
一種電容被耦合在存儲節點和行選擇晶體管之間的像素單元。該像素單元利用復位晶體管的操作之間的讀出定時順序來將復位電壓升壓。
文檔編號H04N5/363GK101044749SQ200580036051
公開日2007年9月26日 申請日期2005年8月18日 優先權日2004年8月25日
發明者R·A·莫里茨森, J·沙 申請人:微米技術有限公司