專利名稱：音、視頻數字信號混合傳輸電路的制作方法
技術領域：
本實用新型涉及對視頻監控系統、防盜系統、戶外LED顯示屏遠距離音、像有線傳輸電路的改進。
背景技術：
在視頻監控系統、防盜系統、戶外LED顯示屏等需要遠距離音畫有線傳輸中，需要將音頻信號和視頻信號傳輸到幾百米甚至千米外的遠方，傳統方法是將音頻信號和視頻信號通過不同的傳輸線路獨立傳輸，適合于傳輸距離較短和聲道數較少的場合，當傳輸距離在千米之外，聲道數較多時，例如5.1聲道音頻信號共有六個聲道，1套視頻和6套音頻的傳輸線路將使成本明顯增加。目前，將音頻信號和視頻信號混合傳輸的方法一般為混頻傳輸，即在信號發送端，將不同頻率的音頻和視頻信號通過混頻器進行混頻，在信號的接收端在通過分頻器將此具有不同頻率的音視頻信號進行分頻，從而分離出音頻信號和視頻信號，進而實現音視頻信號的混合遠程傳輸，但由于在混頻傳輸過程中，需采用混頻器、分頻器、濾波器等設備，使成本大大增加，且由于在信號傳輸過程中，需要對信號進行多次處理，信號在很大程度上衰減，從而使信號傳輸效率降低。
發明內容
本實用新型要解決的技術問題是提供一種能有效傳輸音頻信號和視頻信號的在一條線路上實現混合傳輸的電路。只需使用一根傳輸線即可完成音頻信號和視頻信號的傳輸，使技術成本低，信號的傳輸率較高。
為實現上述目的，本實用新型所采取的技術手段是同一條傳輸線路上將音頻信號混合嵌入串行視頻信號。音頻信號的嵌入原理如下，設有N路音頻信號需要傳輸(如5.1聲道音頻信號共有6路)，N路模擬的音頻信號經N路A/D轉換器后，轉換成N組，每組m bit(m＝12或其它整數，視精度要求而定)的音頻數據信號，N組音頻數據分別存入N組移位寄存器中，N組移位寄存器級聯后，形成一路串行輸出，N組移位寄存器能夠起到并串轉換作用。在時間上，音頻數據信號是整場連續有效的低速率信號，而視頻信號是間斷性有效的高速率信號，為了解決這種差異，再引入了FIFO型緩存器，音頻數據可低速連續性地存入FIFO，而高速間斷性地從FIFO中讀出數據。從而形成1位串行音頻數據，加上7位備用控制信號和24位視頻數據共32位，可以在管理軟件支持下，混合編組輸出16位的復合視頻信號，經16進1出的專用發送器(例如TLK2501收發器)，再次并串轉換成1位信號TXD借助同一根傳輸線完成向外傳輸。7位備用控制信號可用于亮度控制、伽瑪校正控制、音量音色控制等。
在遠處的接收端，借助于1進16出的專用接收器6(例如TLK2501收發器)將經傳輸線路過來的RXD信號，轉換成16位的復合視頻信號，借助時序管理軟件的支持輸出24位RGB信號、7位備用控制信號和1位串行音頻信號。24位RGB信號用于顯示，7位備用控制信號用于控制作用，1位串行音頻信號經FIFO型緩存器，實現音頻數據高速間斷性地存入FIFO，而低速連續性地從FIFO中讀出數據，串行音頻數據再經N組移位寄存器的串并轉換過程，輸出N組并行音頻數據，再經N組D/A轉換器轉換復原成N路模擬的整場連續的音頻信號。可見，接收過程的數據流與發送過程相反。專用發送器5和專用接收器6屬于現有技術，在此省略。
與視頻信號明顯不同，音頻信號具有傳輸率低，整場時間內均有效的特點。利用音頻信號和視頻信號的這種特征差異，經并串轉化形成一路復合的音視頻信號是一個可行方案。本電路的設計就建立在現有遠距離視頻數字傳輸電路的基礎上。
所述的信號發送單元包括音頻A/D轉換器，其信號輸入端與待傳音頻信號對應輸出端口相連，音頻A/D轉換器的輸出端口接至移位寄存器，經并串轉換后的數字信號送至緩存器的寫端口，從緩存器高速讀出的數字音頻信號從輸出端口引出，與數字視頻信號、備用控制信號按混合編組規則送至發送器上對應的并行信號輸入端口，轉化為高速串行信號發送到傳輸線上；所述的信號接收單元包括接收器，其信號輸入端與信號傳輸線的另一端相連，從接收器的對應的數據輸出端口引出的視頻信號引至本裝置的輸入端口，對應音頻串行數字信號引出端則連接在緩存器的數字信號輸入端，緩存器的數字信號輸出端接至移位寄存器，經串并轉換后的數字信號送至音頻D/A轉換器的信號輸入端，由緩存器輸出的并行數字音頻信號經D/A轉換器轉換為多路模擬信號引至本裝置的音頻信號輸出端口。
為適應多路音頻信號加入混合傳輸，本裝置中的A/D轉換器還可設計為一個N路并聯的音頻A/D轉換器組，與之對應的移位寄存器亦有N個對應的音頻數字信號輸入端口，音頻A/D轉換器的采樣時鐘信號(sclk_t)取自行同步時鐘信號(Hsync)經Q倍的倍頻器后所產生的時鐘信號，Q為2或2以上整數，取Q值以“行時鐘頻率的Q倍略大于60kHz”為原則，在所述接收單元的移位寄存器也具有N組對應的存儲單元，具有N個對應的音頻數字信號讀出端口，緩存器中的讀時鐘信號取自Q倍的倍頻器，接收單元的Q值與發送單元的Q值相同，倍頻器的時鐘輸入端與接受器中分出的視頻行同步信號(Hsync)輸出端相連，音頻D/A轉換器是一個N路并聯的D/A轉換器組，每組D/A轉換器具有獨立的輸出端口，采樣時鐘為行同步時鐘信號(Hsync)的Q倍頻。發送器和接收器可具體采用芯片TLK2501。
采用上述的裝置后，由于把音頻信號和視頻信號合并為一路數據信號，只通過一套傳輸線路將復合的音視頻信號傳輸到遠處的接收端，所需裝置的額外成本，遠小于現有技術中專用的音頻傳輸線路成本，使得長距離傳輸和聲道數較多時成本顯著降低，而且在音頻信號和視頻信號合并的過程中，減小了在音頻信號和視頻信號的轉換處理過程中音頻信號和視頻信號的損失，使得信號較為穩定，且傳輸率高。
以下結合附圖和具體的實施例對本發明作進一步的詳細說明
圖1是本電路的結構框圖。
圖2是圖1所示的信號發送單元1電路結構示意圖。
圖3是圖1所示的信號接收單元2電路結構示意圖。
圖4是圖2中信號發送單元1緩存器5的外圍電路示意圖。
圖5是圖3中信號接收單元2緩存器9的外圍電路示意圖圖6是本電路信號發送單元1中A/D轉換電路的兩路音頻實例示意圖。
圖7是本實用新型信號發送單元1中音、視頻信號混合分組示意圖。
圖8是本實用新型信號接收單元2中音、視頻信號混合分離示意圖。
圖中的1代表數字信號發送單元，2代表數字信號接收單元，3是數據傳輸線，4代表A/D轉換器，5、9緩存器，6代表D/A轉換器，7代表專用發送芯片，8代表專用接收芯片，10、11代表移位寄存器，5A、9A代表時序控制器，RGB為24bit寬視頻數據信號，dataen代表數據有效信號，DCLK代表并行數據時鐘信號，Vsync代表場同步信號，Hsync代表行同步信號，FIFO代表先進先出型緩存器，TXD、RXD代表高速傳輸的串行數據信號，sclk_t代表發送端采樣時鐘信號，sclk_r代表接收端采樣時鐘信號，A代表1位串行音頻數字信號，C6-C0代表7位備用控制信號，R0-R7、G0-G7、B0-B7代表24位視頻數字信號。
具體實施方式
由圖1至圖3可知，本實用新型的結構包括數字信號傳輸線路3及設定傳輸線路3兩端的數字信號發送單元1、數字信號接收單元2兩部分電路，關鍵的設計是所述的信號發送單元1包括音頻A/D轉換器4，其信號輸入端與待傳音頻信號對應輸出端口相連，音頻A/D轉換器4的輸出端口接至移位寄存器10，經并串轉換后的數字信號再送至緩存器5的寫端口，從緩存器5高速讀出的數字音頻信號從輸出端口引出，與數字視頻信號、備用控制信號按混合編組規則送至發送器7上對應的并行信號輸入端口，轉化為高速串行信號TXD發送到傳輸線上；所述的信號接收單元2包括接收器8，RXD信號輸入端與信號傳輸線3的另一端相連，從接收器8的對應的數據輸出端口引出的視頻信號引至本裝置的輸入端口，對應音頻串行數字信號引出端則連接在緩存器9的數字信號輸入端，緩存器9的數字信號輸出端接至移位寄存器11，經串并轉換后的數字信號送至音頻D/A轉換器6的信號輸入端，由緩存器9輸出的并行數字音頻信號經D/A轉換器6轉換為多路模擬信號引至本電路的音頻信號輸出端口。
從圖4-圖6可進一步看出緩存器5的結構中包括時序控制器5A，緩存器5的寫時鐘信號取自發送端移位時鐘，發送端移位時鐘取自A/D轉換器(4)的采樣時鐘(sclk_t)的倍頻信號，緩存器5的讀時鐘信號端接視頻并行數據時鐘信號DCLK，寫請求信號控制端固定接高電平，緩存器5的讀請求信號控制端接在時序控制器5A的控制信號輸出端，時序控制器5A的輸入端口接視頻場同步信號Vsync、數據有效信dataen和視頻時鐘信號DCLK。
由于低速率串行音頻數據流在時間上是連續的，故緩存器5的寫請求信號wrreq固定接高電平VCC，在低頻采樣時鐘sclk_t控制下實現低速連續性地將串行音頻數據寫入緩存器5，每場向緩存器5寫入一定量的數據，稱為“一場音頻數據量”。時序控制器根據場同步信號Vsync和數據有效信號dataen，在DCLK控制下產生緩存器5的讀請求信號rdreq，保證在緩存器5存入“一場音頻數據量”后，在下一場第1個數據有效行，即dataen為高電平開始，從緩存器5中讀取數據，與視頻數據RGB一起送往按一定的規則送往發送器7，由于一場內的音頻數據量遠小于一場內的視頻數據量，音頻數據的存在時間只限于每場開始后的幾十個數據有效行內。一場有幾百個數據有效行，只有每場開始的幾十個數據有效行內時序控制器才發出讀緩存器5請求信號rdreq，在高頻時鐘DCLK控制下實現高速間斷性地讀緩存器5。
緩存器9的結構中包括時序控制器9A組成，緩存器9的讀請求信號端接高電平，讀時鐘信號取自接收端的移位時鐘信號，接收端移位時鐘與發送端移位時鐘頻率相同，取自D/A轉換器(6)的采樣時鐘(sclk_r)的倍頻信號，緩存器9的寫時鐘信號端接視頻時鐘信號DCLK，寫請求信號控制端接時序控制器9A的控制信號輸出端，視頻場同步信號Vsync、數據有效信dataen和視頻并行數據時鐘信號DCLK接在時序控制器9A的控制信號輸入端。
此處的場同步信號Vsync的時序控制電路9A與緩存器5中時序控制電路5A工作原理相似，只在每場前幾十行內產生緩存器9的寫請求信號wrreq，在高頻時鐘DCLK控制下實現高速間斷性地寫入緩存器9。緩存器9的讀請求信號rdreq固定接高電平VCC，表明緩存器9在低頻移位時鐘信號控制下低速連續性地讀出緩存器9中的音頻數據。從緩存器9中讀出的串行音頻信號送入移位寄存器，實現串并轉換，如圖5所示。對于本實施例，音頻信號有N個聲道，每個聲道串并轉換電路由1個12bit移位寄存器組成，則低頻移位時鐘信號clk是D/A采樣時鐘信號sclk_r的12N倍頻后生成。
當傳輸N路音頻信號時，所述的A/D轉換器4是一個N路并聯的音頻A/D轉換器組，與之對應的移位寄存器10具有N個對應的音頻數字信號輸入端口，音頻A/D轉換器4的采樣時鐘信號sclk_t取自行同步時鐘信號(Hsync)經Q倍的倍頻器后所產生的時鐘信號，Q為2或2以上整數，取Q值以“行時鐘頻率的Q倍略大于60kHz”為原則，在所述接收單元2的移位寄存器11具有N組對應的的音頻數字信號讀出端口，緩存器9結構中包括倍頻器，讀時鐘信號取自Q倍的倍頻器，接收單元的Q值與發送單元的Q值相同，倍頻器的時鐘輸入端與接受器8中分出的視頻行同步信號Hsync輸出端相連，音頻D/A轉換器6是一個N路并聯的D/A轉換器組，每組D/A轉換器具有獨立的輸出端口，采樣時鐘為行同步時鐘信號Hsync的Q倍頻。
N路模擬的音頻信號經N路AD轉換器1后，轉換成N組，每組m bit(m＝12或其它整數，視精度要求而定)的音頻數據信號，N組音頻數據分別存入N組移位寄存器10中，N組移位寄存器級聯后，形成一路串行輸出，N組移位寄存器起到并串轉換作用。在時間上，音頻數據信號是整場連續有效的低速率信號，而視頻信號是間斷性有效的高速率信號，為了解決這種差異，引入了FIFO型緩存器，音頻數據可低速連續性地存入FIFO，而高速間斷性地從FIFO中讀出數據。
以音頻信號為2路，視頻信號24bit為例，每路音頻信號經A/D轉換，輸出m＝12位寬的數字音頻信號，N和m為其它值時的處理過程相似。A/D轉換器4每轉換1次，產生的音頻數據同步地寫入2組級聯的移位寄存器10，由圖4-6可知，在移位時鐘clk作用下連續不斷地移位輸出1bit的低速率串行音頻數據流，此時，倍頻器的倍數為N×m＝24。低速度串行音頻數據經緩存器5，輸出高速率的串行音頻數據流，緩存器5的工作原理同上。由緩存器5讀出的1bit的串行音頻A、7bit的備用控制信號C6～C0和24bit的RGB視頻信號共32bit，分組復合成為2個16bit的混合視頻信號，送往發送器7(例如TLK2501收發器)，其中，7位備用控制信號可用于亮度控制、伽瑪校正控制、音量音色控制等。在遠處的接收端，接收器8(例如TLK2501收發器)將經傳輸線路過來的信號，轉換成16位的復合視頻信號，并通過對復合視頻信號的還原，分離出24位RGB信號、7位備用控制信號和1位串行音頻信號，由圖3所示，24位RGB信號用于顯示，7位備用控制信號用于控制作用，1位串行音頻信號傳送給緩存器9，實現音頻數據高速間斷性地存入緩存器，而低速連續性地從緩存器中讀出串行音頻數據，緩存器9的工作原理同上。串行音頻數據輸入到2組相互級聯的移位寄存器11的信號輸入端，并經過處理后，輸出2組并行音頻數據，由圖11所示。兩組并行音頻數據再經2組D/A轉換器6后轉換成2組模擬的整場連續的音頻信號，從而實現音、視頻信號的混合有線遠程傳輸。
權利要求1.音、視頻數字信號混合傳輸電路，該電路包括數字信號傳輸線路(3)及設定傳輸線路(3)兩端的數字信號發送單元(1)、數字信號接收單元(2)兩部分電路，其特征在于所述的信號發送單元(1)包括音頻A/D轉換器(4)，其信號輸入端與待傳音頻信號對應輸出端口相連，音頻A/D轉換器(4)的輸出端口接至移位寄存器(10)經并串轉換后的數字信號送至緩存器(5)的寫端口，從緩存器(5)高速讀出的數字音頻信號從輸出端口引出，與數字視頻信號、備用控制信號按混合編組規則送至發送器(7)上對應的并行信號輸入端口轉化為高速串行信號TXD發送到傳輸線上；所述的信號接收單元(2)包括接收器(8)，高速數字信號RXD的輸入端與信號傳輸線(3)的另一端相連，從接收器(8)的對應的數據輸出端口引出的視頻信號引至本裝置的輸入端口，對應音頻串行數字信號引出端則連接在緩存器(9)的數字信號輸入端，緩存器(9)的數字信號輸出端接至移位寄存器(11)，經串并轉換后的數字信號送至音頻D/A轉換器(6)的信號輸入端，由緩存器(9)輸出的并行數字音頻信號經D/A轉換器(6)轉換為多路模擬信號引至本裝置的音頻信號輸出端口。
2.根據權利要求1所述的音、視頻數字信號混合傳輸電路，其特征在于緩存器(5)的結構中包括時序控制器(5A)，緩存器(5)的寫時鐘信號端取自發送端移位時鐘，發送端移位時鐘取自A/D轉換器(4)的采樣時鐘(sclk_t)的倍頻信號，緩存器(5)的讀時鐘信號端接視頻并行數據時鐘信號(DCLK)，寫請求信號控制端固定接高電平，緩存器(5)的讀請求信號控制端接在時序控制器(5A)的控制信號輸出端，時序控制器(5A)的輸入端口接視頻場同步信號(Vsync)、數據有效信(dataen)和視頻時鐘信號(DCLK)。
3.根據權利要求1所述的音、視頻數字信號混合傳輸電路，其特征在于緩存器(9)的結構中包括時序控制器(9A)組成，緩存器(9)的讀請求信號端接高電平，讀時鐘信號取自接收端的移位時鐘信號，接收端移位時鐘與發送端移位時鐘頻率相同，取自D/A轉換器(6)的采樣時鐘(sclk_r)的倍頻信號，緩存器(9)的寫時鐘信號端接視頻時鐘信號(DCLK)，寫請求信號控制端接時序控制器(9A)的控制信號輸出端，場同步信號(Vsync)、數據有效信(dataen)和視頻并行數據時鐘信號(DCLK)接在時序控制器(9A)的控制信號輸入端。
4.根據權利要求1所述的音、視頻數字信號混合傳輸電路，其特征在于所述的A/D轉換器(4)是一個N路并聯的音頻A/D轉換器組，與之對應的移位寄存器(10)具有N個對應的音頻數字信號輸入端口，音頻A/D轉換器(4)的采樣時鐘信號(sclk_t)取自行同步時鐘信號(Hsync)經Q倍的倍頻器后所產生的時鐘信號，Q為2或2以上整數，取Q值以“行時鐘頻率的Q倍略大于60kHz”為原則，在所述接收單元(2)的移位寄存器(11)具有N組對應的的音頻數字信號讀出端口，緩存器(9)結構中包括倍頻器，讀時鐘信號取自Q倍的倍頻器，接收單元的Q值與發送單元的Q值相同，倍頻器的時鐘輸入端與接受器(8)中分出的視頻行同步信號(Hsync)輸出端相連，音頻D/A轉換器(6)是一個N路并聯的D/A轉換器組，每組D/A轉換器具有獨立的輸出端口，采樣時鐘為行同步信號(Hsync)的Q倍頻。
5.根據權利要求1所述的音、視頻數字信號混合傳輸電路，其特征在于發送器(7)和接收器(8)具體采用芯片TLK2501。
6.根據權利要求2或3所述的音、視頻數字信號混合傳輸電路，其特征在于N為大于1的正整數。
專利摘要本實用新型公開了音、視頻信號在一條線路上實現混合傳輸的電路，該電路設在視頻數字信號傳輸線路的兩端，包括在信號發送單元、信號接收單元兩大部分電路，發送單元中包括音頻信號A/D轉換器、移位寄存器、緩存器和專用發送芯片，信號接收單元包括音頻信號D/A轉換器、移位寄存器、緩存器和專用接受芯片，轉化后的音頻數字信號借助于軟件支持下經過串并轉換，與視頻信號混編后發送至接收單元，再還原為模擬音頻信號與視頻信號同步輸出。
文檔編號H04N7/52GK2857377SQ20052012165
公開日2007年1月10日 申請日期2005年12月31日 優先權日2005年12月31日
發明者梁寧 申請人:康佳集團股份有限公司