專利名稱：在時鐘數據再生系統中時鐘的擷取方法和擷取電路的制作方法
技術領域：
本發明涉及一種時鐘的擷取方法，特別是涉及一種在時鐘數據再生(Clock Data Recovery，簡稱CDR)系統中時鐘的擷取方法和擷取電路。
背景技術：
在高速的IO中，串列鏈結(Serial Link)已成為傳輸高數據率的重要技術。而當利用串列鏈結在進行數據的傳輸時，并不會伴隨著時鐘數據(Clock Data)。而為了要獲得正確的時鐘數據，一般來說可以使用時鐘數據再生系統來從傳輸的數據中擷取正確的時鐘數據。
有許多的方法可以實現時鐘數據再生系統，其中一個方法就是藉由鎖相回路來產生時鐘信號，以進行相位追跡(Phase Tracking)。另一種則是利用多相位超取樣(Oversampling)來選擇正確的數據群組。
請參閱圖1所示，為時鐘和數據的關系圖。如圖1所示，圖中標示處11，代表著數據狀態的改變。若以數據標示處11進行數據存取(即以時鐘的下降邊緣的時間進行存取)，因此可能很容易發生錯誤讀取情形。因此，要擷取正確的時鐘數據，需要在數據狀態沒有發生改變的位置來進行擷取。
請參閱圖2A所示，是一種習知擷取時鐘數據的方法的示意圖。如圖2A所示，假設在圖2A中進行3×取樣，也就是說對1個位元的數據取樣三次。因此，在取樣區間中會出現三個脈沖信號S0、S1和S2，并且這三個脈沖信號S0、S1和S2會將取樣區間分成三個周期G0、G1和G2。而圖2A中虛線所圍的區域M1，就代表數據狀態產生變化所在的周期。從圖2A可以很明顯的看到，由于區域M1的最大值(對應圖1的11部分)是落在周期G1內，也就是說在脈沖信號S1和S2產生的時候，數據狀態會產生許多的變化。因此，我們判斷正確的時鐘數據不能在脈沖信號S1和S2產生的時候進行擷取，換言之，我們會選擇在脈沖信號S0產生的時候擷取時鐘數據。
然而由于數據傳輸型態(Patterns)的不規則，以及取樣點的數量不夠，會增加時鐘數據擷取的不準確度。
請參閱圖2B所示，是一種在實際情況下利用習知技術來擷取時鐘數據的示意圖。如2B所示，很明顯地，虛線的區域M2的最大值是落在周期G0內。因此，根據以上的敘述，我們會在脈沖信號S2產生的時候擷取時鐘數據。然而，我們會發現，在脈沖信號S1和S2產生的時候，仍有數據狀態發生變化，反而在脈沖信號S0無數據狀態的變化。因此，在脈沖信號S2所擷取的時鐘數據是不正確的，而應該在脈沖信號S0產生的時候才進行時鐘數據的擷取。
為了克服以上的問題，因此有其他擷取時鐘數據的技術開始被發展出來。請參閱圖3所示，是另一種習知擷取時鐘數據的方法的示意圖。如圖3所示，這種習知的技術，是以累加的資訊來判斷在何時進行時鐘數據的擷取。詳細的說，由于虛線區域M3會隨著直流(低頻)信號所造成的顫動(Jitter)，而左右飄移。因此，這種技術就是在一個預設時間Ts內，判斷虛線區域M3內出現了幾個脈沖信號。當在預設時間Ts內，虛線區域M3出現的脈沖信號超過一預設值，則就選擇原先所選擇的脈沖信號的下一個。例如，從圖3中可以看到，原先虛線區域M3所出現的脈沖信號僅有S1而已，因此我們可以選擇在下一個脈沖信號S2產生時擷取時鐘數據。而若是因為直流信號的影響，使得虛線區域M3開始飄移到虛線區域M3’，而包含到脈沖信號S2時，也就是說，虛線區域M3’內出現兩個脈沖信號(S1和S2)，則從原先選擇的脈沖信號S2，換而選擇脈沖信號S0來做為擷取時鐘數據的依據，因此可以克服圖2B的錯誤擷取的情形。
在上述現有習知時鐘數據的擷取技術中，我們可以容忍直流信號所造成的顫動的限度(Margin)，可以用下式來表示2×(Tui3-Ts-Tmismatch-Tphase)]]>其中，Tui是表示整個取樣的取樣周期；Ts表示至少一個切換所要求的區域；Tui除以3的原因，是表示每個位元的取樣3次；Tmismatch表示兩個相位間的相位不協調和隨機顫動所造成的時間差；而Tphase則表示雜訊所造成的時間差。此外，第(1)式乘以2的原因，是因為虛線區域M3會向左或是向右偏移，因此整各系統可以忍受的顫動限度可以有2倍。
從第(1)式可知，若是需要精準的判斷什么時候需要擷取時鐘數據，則需要累積足夠的取樣點，這就會造成制造成本和系統復雜度的上升。此外，若是取樣點愈多(N愈大)，則也會使得整體的顫動限度下降，而影響系統的精準性和可靠性。
由此可見，上述現有的時鐘的擷取方法和擷取電路在方法、產品結構及使用上，顯然仍存在有不便與缺陷，而亟待加以進一步改進。為了解決時鐘的擷取方法和擷取電路存在的問題，相關廠商莫不費盡心思來謀求解決之道，但長久以來一直未見適用的設計被發展完成，而一般時鐘的擷取方法及擷取電路又沒有適切的方法及結構能夠解決上述問題，此顯然是相關業者急欲解決的問題。
有鑒于上述現有的時鐘的擷取方法和擷取電路存在的缺陷，本發明人基于從事此類產品設計制造多年豐富的實務經驗及專業知識，并配合學理的運用，積極加以研究創新，以期創設一種新的在時鐘數據再生系統中時鐘的擷取方法和擷取電路，能夠改進一般現有的時鐘的擷取方法和擷取電路，使其更具有實用性。經過不斷的研究、設計，并經反復試作及改進后，終于創設出確具實用價值的本發明。
發明內容
本發明的目的在于，克服現有的時鐘的擷取方法存在的缺陷，而提供一種新的在時鐘數據再生系統中時鐘的擷取方法，所要解決的技術問題是使其可以降低系統的成本和復雜度，從而更加適于實用。
本發明的另一目的在于，克服現有的時鐘的擷取方法存在的缺陷，而提供一種新的在時鐘數據再生系統中時鐘的擷取方法，所要解決的技術問題是使其可以提供較高的顫動的限度，從而更加適于實用。
本發明的再一目的在于，克服現有的時鐘的擷取電路存在的缺陷，而提供一種時鐘數據再生系統中時鐘的擷取電路，所要解決的技術問題是使其可以用來判斷合適擷取時鐘數據的時機，從而更加適于實用。
本發明的目的及解決其技術問題是采用以下技術方案來實現的。為了達到上述發明目的，依據本發明的一種在時鐘數據再生系統中時鐘的擷取方法，其步驟敘述如下。首先在一串列鏈結傳輸數據中取樣多數次，而產生多數個脈沖信號，并且依序排列。接著，在每一脈沖信號產生后再延遲一預設延遲時間而安插一標記，而此預設延遲時間是小于相鄰兩個脈沖信號間的時間，以用來將相鄰兩個脈沖信號間的周期分割成兩個子周期。然后檢查每一子周期內的數據狀態是否發生變化，并且重復一預設次數。最后，則在預設次數期間沒有發生數據狀態改變的子周期內所對應的脈沖信號產生時，進行時鐘擷取。
本發明的目的及解決其技術問題還可采用以下技術措施進一步實現。
前述的在時鐘數據再生系統中時鐘的擷取方法，其中在該取樣周期上的該些子周期的個數為n，而該預設次數為m，且m和n皆為正整數，而檢查該些信號周期的步驟，更包括下列步驟定義每一該些信號周期的數據狀態為Dij，其中下標i代表第i個子周期，是大于等于0而小于等于n的整數，而下標j代表第j次檢查，是大于等于0而小于等于m的整數；將下標i和j的值設為0；將Dij進行一第一運算，表示如下Σj=0mXOR{Dij,Di+1j}=Rx,]]>其中Rx代表第x次運算結果，而x＝i；將i值加1；判斷i是否等于n；當i不等于n時，則重復進行該第一運算；以及當i等于n時，則進行一第二運算，表示如下Σj=0mXOR{Dnj,D0j}=Rx.]]>前述的在時鐘數據再生系統中時鐘的擷取方法，其中進行時鐘擷取的步驟，包括下列步驟當Rx等于0時，則判斷在第x次運算所對應的相鄰兩個子周期是否分別在同一個脈沖信號的相異兩側；當Rx等于0，且在第x次運算所對應的相鄰兩個子周期是分別在同一個脈沖信號相異的兩側時，則在第x次運算所對應的相鄰兩個子周期所包括的脈沖信號產生時，進行時鐘數據的擷取；以及當Rx等于0，且在第x次運算所對應的相鄰兩個子周期不在同一個脈沖信號的兩側時，則在第x/2個脈沖信號出現時，進行時鐘數據的擷取。
前述的在時鐘數據再生系統中時鐘的擷取方法，其中每一該些標記是大約位于對應相鄰兩個脈沖信號的中間。
本發明的目的及解決其技術問題還采用以下的技術方案來實現。又，為了達到上述發明目的，依據本發明的一種在時鐘數據再生系統中時鐘的擷取電路，適用于處理一傳輸數據的取樣。在傳輸數據中的取樣是具有多數個脈沖信號，是對應于傳輸數據中的多數個信號周期，并且這些脈沖信號中相鄰的兩個之間是安插有一標記，以將取樣的周期分割成多數個子周期。而本發明包括了多數個互斥或閘，是分別對應耦接多數個位移暫存模組。其中，互斥或閘是用來比較兩個子周期間的狀態，并且輸出一互斥或結果。而每一位移暫存模組都具有多數個狀態輸出端，以將不同時間點所接收的互斥或結果輸出。另外，本發明還包括多數個或閘，其分別對應耦接上述的位移暫存模組，用來接收每一位移暫存模組的狀態輸出端的輸出。
而每一位移暫存模組都包括多數個暫存器，是以串列方式彼此耦接。每一個暫存器都會依據一時鐘信號而將其暫存值傳送到下一個暫存器內，并且每一暫存器的輸出又都分別對應耦接至位移暫存模組的狀態輸出端。此外，第一個暫存器的輸入是耦接對應的互斥或閘的輸出和耦接位移暫存模組的第一個狀態輸出端。在本實施例中，每一個暫存器是以D型正反器(DFlip-flop)所組成。
本發明與現有技術相比具有明顯的優點和有益效果。借由上述技術方案，本發明在時鐘數據再生系統中時鐘的擷取方法和擷取電路至少具有下列優點1、由于本發明是在一預設次數內，監測沒有發生數據狀態改變的子周期，以擷取正確的時鐘數據。因此，本發明具有較大的顫動的限度，其可以表示如下2×(TurN-Tmismatch-Tphase)]]>其中各項所代表的意義請自行參照第(1)式，而N代表每位元取樣的次數，為正整數。
2、由于本發明在不增加取樣的次數下，依然可以很精確的判斷正確擷取時鐘數據的脈沖信號。因此本發明在增加系統精確度和可靠度的同時，并不會增加系統成本和操作復雜度。
3、本發明僅以簡單的邏輯閘所組成，因此可以降低設計上的復雜度。
綜上所述，本發明特殊的在時鐘數據再生系統中時鐘的擷取方法，可以降低系統的成本和復雜度，并提供較高的顫動的限度，并且擷取電路可以用來判斷合適擷取時鐘數據的時機。其具有上述諸多的優點及實用價值，并在同類方法及產品中未見有類似的方法及結構設計公開發表或使用而確屬創新，其不論在方法、產品結構或功能上皆有較大的改進，在技術上有較大的進步，并產生了好用及實用的效果，且較現有的時鐘的擷取方法和擷取電路具有增進的多項功效，從而更加適于實用，而具有產業的廣泛利用價值，誠為一新穎、進步、實用的新設計。
上述說明僅是本發明技術方案的概述，為了能夠更清楚了解本發明的技術手段，而可依照說明書的內容予以實施，并且為了讓本發明的上述和其他目的、特征和優點能夠更明顯易懂，以下特舉較佳實施例，并配合附圖，詳細說明如下。
圖1所示為時鐘和數據的關系圖。
圖2A所示為一種現有習知的擷取時鐘數據的方法的示意圖。
圖2B所示為一種在實際情況下利用習知技術來擷取時鐘數據的示意圖。
圖3所示為另一種現有習知的擷取時鐘數據的方法的示意圖。
圖4所示為依照本發明另一較佳實施例的一種在時鐘數據再生系統中時鐘的擷取方法的步驟流程圖。
圖5所示為依照本發明另一較佳實施例的一種在時鐘數據再生系統中時鐘的擷取方法的示意圖。
圖6所示為依照本發明的一較佳實施例的一種檢查每一子周期中的數據狀態是否發生變化的方法步驟流程圖。
圖7A和7B是依照本發明的一較佳實施例的一種在時鐘數據再生系統中時鐘的擷取電路的架構方塊圖。
圖8所示為依照本發明的一較佳實施例的一種依據或閘的輸出來選擇脈沖信號以擷取時鐘數據的對應表。
1001、1003、1005、1007、1009、1011互斥或閘1024位移暫存模組1031、1033或閘1020位移暫存模組1022、1024暫存器S701、S703、S705、S707、S709、S711在時鐘數據再生系統中時鐘的擷取方法的步驟流程S901、S903、S905、S907、S909、S911檢查每一子周期中的數據狀態是否發生變化的步驟流程具體實施方式
為更進一步闡述本發明為達成預定發明目的所采取的技術手段及功效，以下結合附圖及較佳實施例，對依據本發明提出的在時鐘數據再生系統中時鐘的擷取方法和擷取電路其具體實施方式
、方法、步驟、結構、特征及其功效，詳細說明如后。
請參閱圖4和圖5所示，圖4是依照本發明的一較佳實施例的一種在時鐘數據再生系統中時鐘的擷取方法的步驟流程圖，圖5所示為依照本發明的一較佳實施例的一種在時鐘數據再生系統中時鐘的擷取方法的示意圖。請結合參閱圖4和圖5所示，在本實施例中，首先如步驟S701所述，取樣一傳輸數據而產生多數個脈沖信號(如第5圖中的S0、S1以及S2)。然后如步驟S703所述，在每一脈沖信號產生后再延遲一預設時間Td而安插一標記(就是第5圖中P0、P1和P2)。這些標記P0、P1和P2也可以稱作冗余脈沖信號(Pseudo Pulse Signal)，而冗余脈沖信號P0、P1和P2對整個信號處理過程中并不會造成任何實際的影響。其作用僅作為標記，而將整個取樣的周期分成許多的子周期TXN0、TXN1、TXN2、TXN3、TXN4和TXN5。在本實施例最佳運用狀態中，上述的預設時間Td大約是相鄰兩個脈沖信號之間周期Ta的一半。
當在相鄰的脈沖信號之間安插好標記后，則進行步驟S705，檢查每一子周期中的數據狀態是否產生變化。然后如步驟S707所述，將第一計數值加1，并且如步驟S709所述，判斷第一計數值是否等于預設次數值，在此我們考慮到步驟S705只進行一次取樣，可能會有誤讀的情形，例如在一次取樣下得到TXN0＝0、TXN1＝1、TXN2＝0、TXN3～TXN5＝1而無法決定取S0或S1，所以利用步驟S707與S709以超過一預設次數值，即前后多次取樣來得到較為正常的高斯分布(如圖5中的M6)，而不會有兩極化的雙鋒或偏一邊集中分布情形。因此若是第一計數值還沒有等于預設次數值(就是步驟S709所標示的″否″)，則重復進行步驟S705。而若是第一計數值已經等于預設次數值(就是步驟S709所標示的″是″)，最后則以重復預設次數期間沒有發生數據狀態改變的子周期所對應的時鐘信號產生時，進行數據擷取，也就是步驟S711，如圖5所示子周期TXN0并無數據狀態產生變化，因此我們會取脈沖信號S0時作為數據擷取時間。由于在此我們使用冗余脈沖信號P0、P1和P2將區間間隔縮小，而產生較多的子周期，因此在預設次數值可以降低到最小次數就可以得到較為正常分布后，即決定正確的攫取時間，以獲得正確時鐘與數據。
請參閱圖6所示，為依照本發明的一較佳實施例的一種檢查每一子周期中的數據狀態是否發生變化的方法步驟流程圖。即圖7的步驟S705的說明。首先如步驟S901所述，接收每一子周期的狀態值。而在此定義每一子周期的狀態值為Dij。其中，下標i代表第i個子周期，而在本實施例中的圖5，假設子周期有6個，因此i是大于等于0而小于等于5的整數。而下標j代表第j次檢查，也就是上述的第一計數值，是用來與預設次數(假設為m)來比較，因此j為大于等于0而小于等于m的整數。
接著，如步驟S903所述，將i和j設為0。在本實施例中，i是第二計數值。然后如步驟S905所述，將Dij進行一第一運算而獲得運算第x次運算結果Rx，其中下標x為包括0的正整數，而第一運算是如下所示Σj=0mXOR{Dij,Di+1j}=Rx---(2)]]>其中x＝i。接下來進行步驟S907將第二計數值i加1，并且如步驟S909所述，判斷第二計數值i是否等于所有子周期的數目(即等于5)。在本實施例中，若是第二計數值i還不等于5(就是步驟S909所標示的″否″)，則重復進行步驟S905。若是第二計數值i已經等于5(就是步驟S909所標示的″是″)，則如步驟S911所述，將Dij進行一第二運算而獲得運算結果Rx，而第二運算是如下所述Σj=0mXOR{Dnj,D0j}=Rx---(3)]]>在本實施例中，下標n等于5。
請參閱圖7A和圖7B所示，是依照本發明的一較佳實施例的一種在時鐘數據再生系統中時鐘的擷取電路的架構方塊圖。請結合參閱圖5、圖6、圖7A和圖7B所示，本實施例所揭露的電路，可以利用集成電路來實現，并且是依據圖5所示的方法來設計。在圖7A中，本發明包括了多數個互斥或閘1001、1003、1005、1007、1009和1011。而每一個互斥或閘的輸入，是耦接至兩個相鄰的子周期的狀態信號(例如在此以TXN0～TXN5組合表示)，而其輸出則耦接例如1020的位移暫存模組。而每個位移暫存模組都具有許多個狀態輸出端(例如D00～D0m)。本發明所提供的擷取電路還包括了許多的或閘，例如圖7B所繪示的或閘1031和1033。在本實施例中，或閘的輸出就是上述第(2)和第(3)式中的運算結果Rx。
每一個位移暫存模組都如位移暫存模組1020一般，具有多數個暫存器(例如暫存器1022和1024)，是以串聯的形式彼此耦接。而每一個暫存器都依據一時鐘信號CK而將其暫存值送至下一個暫存器，并且每一個暫存器的輸出都分別對應耦接位移暫存模組的其中一個狀態輸出端。其中，第一個暫存器(例如暫存器1022)的輸入是耦接對應的互斥或閘(例如互斥或閘1001)的輸出，并且也耦接至位移暫存模組的第一個狀態輸出端(例如D00)。
當互斥或閘1001、1003、1005、1007、1009和1011的輸入耦接至對應的子周期后，就會依據時鐘信號CLK開始進行互斥或運算。也就是說，時鐘信號CLK每改變一次狀態，互斥或閘1001、1003、1005、1007、1009和1011就會將相鄰兩個子空間進行互斥或運算，并且產生一次互斥或結果而送至位移暫存模組內。而暫存模組內的暫存器，也會依據時鐘信號CLK，而將其暫存值送至下一級暫存器內，并且從狀態輸出端送至對應耦接的或閘輸入端。例如位移暫存模組1024內的暫存器，就會依據時鐘信號CLK而將暫存值送至或閘1031的輸入端。在本實施例中，暫存模組內的每一個暫存器都可以由D型正反器(D-type Flip-flop)來實現。另外，每一個位移暫存模組內的暫存器的數目，是依據所設定的預設次數來決定。
以圖5為例，由于虛線區域M6涵蓋了子周期TXN1～TXN4。因此，只要有耦接這上述子周期的互斥或閘所輸出的互斥或結果，在上述第一計數值計數期間內至少會有一次為1。例如互斥或閘1001，雖然其中一個輸入是耦接子周期TXN0，但是另一個輸入則耦接子周期TXN1，是涵蓋在虛線區域M6之內。因此，在第一計數值計數期間內至少會有一次互斥或結果為1。也就是說，狀態輸出端D00～D0m至少會一個輸出為1。而由于或閘1031的輸入端是耦接狀態輸出端D00～D0m，而依據或閘的真值表，也就是只要有一個輸入為1，則或閘的輸出Rx就為1。因此，或閘1031的輸出R1(也就是上述的第一次運算結果)為1。
反之，互斥或閘1011的兩個輸入端分別耦接子空間TXN0和TXN5，其并未包含在虛線區域M6內，也就是說在第一計數值計數期間，子空間TXN5和TXN1內的數據狀態并不會發生變化。因此，在第一計數值計數期間內，互斥或閘1011的輸出都為0。也就是說狀態輸出端D50～D5m的輸出都是0。而由于或閘1033的輸入是耦接狀態輸出端D50～D5m，因此其輸出R5為0。
請參閱圖8所示，為依照本發明的一較佳實施例的一種依據或閘的輸出來選擇脈沖信號以擷取時鐘數據的對應表。請結合參閱圖5和圖8所示，當其中一個或閘的輸出(運算結果Rx)為0時，則本發明提供兩種條件來選擇適當的脈沖信號以擷取正確的時鐘數據。第一個判斷條件為當在第x次運算所對應的相鄰兩個子周期是分別在同一個脈沖信號相異的兩側時，則在第x次運算所對應的相鄰兩個子周期所包括的脈沖信號產生時，進行時鐘數據的擷取。例如，當第一運算結果R1為0時，則由于其所對應的子周期TXN1和TXN2是分別在脈沖信號S1相異的兩側。因此則選擇子周期TXN1和TXN2所包含的脈沖信號S1產生的時候，進行時鐘數據的擷取。
第二個判斷條件為當第x次運算所對應的相鄰兩個子周期不在同一個脈沖信號的兩側，也就是相鄰兩個子周期是位于相鄰兩個脈沖信號之間時，則在第x/2個脈沖信號出現時，進行時鐘數據的擷取。例如，當第二次運算結果R2(x＝2)為0時，而其對應的相鄰兩個子空間TXN2和TXN3是位于脈沖信號S1和S2之間，因此適用于第二條件。而由于運算結果Rx的x值等于2，因此在第x/2個脈沖信號產生時，就是脈沖信號S1產生時進行時鐘數據的擷取。
雖然上述僅以具有六個子周期的取樣進行說明，然而熟習此技藝者應當可以自行推導其他的情形。
綜上所述，本發明只需要在兩個相鄰的脈沖信號之間安插一標記，就可以在不增加取樣數量的情況下，而能擷取正確的時鐘數據。因此，本發明并不會增加系統的復雜度又能準確的擷取時鐘數據。此外，本發明是利用互斥或運算來尋找正確的脈沖信號來擷取時鐘數據，因此本發明的顫動的允許限度較大。此外，依據本發明所提供的擷取方法，本發明也提供一種擷取電路，僅需要利用簡單的邏輯電路來實現，因此本發明非常容易被實現。
以上所述，僅是本發明的較佳實施例而已，并非對本發明作任何形式上的限制，雖然本發明已以較佳實施例揭露如上，然而并非用以限定本發明，任何熟悉本專業的技術人員，在不脫離本發明技術方案范圍內，當可利用上述揭示的方法及技術內容作出些許的更動或修飾為等同變化的等效實施例，但凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬于本發明技術方案的范圍內。
權利要求
1.一種在時鐘數據再生(CDR)系統中時鐘的擷取方法，其特征在于其包括下列步驟在一串列鏈結(Serial Link)傳輸數據中取樣多數次，而產生多數個脈沖信號，并依序排列；在每一該些脈沖信號產生后再延遲一預設延遲時間而安插一標記，其中該預設延遲時間是小于相鄰兩個脈沖信號間的時間，以將相鄰兩個脈沖信號間的周期分割成兩個子周期；檢查每一該些子周期內的數據狀態是否發生變化，并重復一預設次數；以及在重復該預設次數期間沒有發生數據狀態改變的子周期內所對應的脈沖信號產生時，進行時鐘擷取。
2.根據權利要求1所述的在時鐘數據再生系統中時鐘的擷取方法，其特征在于其中在該取樣周期上的該些子周期的個數為n，而該預設次數為m，且m和n皆為正整數，而檢查該些信號周期的步驟，更包括下列步驟定義每一該些信號周期的數據狀態為Dij，其中下標i代表第i個子周期，是大于等于0而小于等于n的整數，而下標j代表第j次檢查，是大于等于0而小于等于m的整數；將下標i和j的值設為0；將Dij進行一第一運算，表示如下Σi=0mXOR{Dij,Di+1j}=Rx,]]>其中Rx代表第x次運算結果，而x＝i；將i值加1；判斷i是否等于n；當i不等于n時，則重復進行該第一運算；以及當i等于n時，則進行一第二運算，表示如下Σj=0mXOR{Dnj,D0j}=Rx.]]>
3.根據權利要求2所述的在時鐘數據再生系統中時鐘的擷取方法，其特征在于其中進行時鐘擷取的步驟，包括下列步驟當Rx等于0時，則判斷在第x次運算所對應的相鄰兩個子周期是否分別在同一個脈沖信號的相異兩側；當Rx等于0，且在第x次運算所對應的相鄰兩個子周期是分別在同一個脈沖信號相異的兩側時，則在第x次運算所對應的相鄰兩個子周期所包括的脈沖信號產生時，進行時鐘數據的擷取；以及當Rx等于0，且在第x次運算所對應的相鄰兩個子周期不在同一個脈沖信號的兩側時，則在第x/2個脈沖信號出現時，進行時鐘數據的擷取。
4.根據權利要求1所述的在時鐘數據再生系統中時鐘的擷取方法，其特征在于其中每一該些標記是大約位于對應相鄰兩個脈沖信號的中間。
5.一種在時鐘數據再生系統中時鐘的擷取電路，適用于處理一傳輸數據的取樣，而該傳輸數據的取樣是具有多數個脈沖信號，是對應于該傳輸數據中的多數個信號周期，且該些脈沖信號中相鄰的兩個之間是安插有一標記，以將該取樣的周期分割成多數個子周期，其特征在于該擷取電路包括多數個互斥或閘，是用以比較每一該些子周期間的狀態，并輸出一互斥或結果；多數個位移暫存模組，分別對應耦接該些互斥或閘，且每一該些位移暫存模組是具有多數個狀態輸出端，用以將不同時間點所接收的該互斥或結果輸出；以及多數個或閘，分別對應耦接該些位移暫存模組，用以接收該些狀態輸出端的輸出。
6.根據權利要求5所述的在時鐘數據再生系統中時鐘的擷取電路，其特征在于其中每一該些位移暫存模組都包括多數個暫存器，是以串列方式彼此耦接，且每一該些暫存器是依據一時鐘信號而將其暫存值傳送至下一個暫存器內，而每一該些暫存器的輸出又都分別對應耦接至該些狀態輸出端，其中第一個暫存器的輸入是耦接對應的互斥或閘的輸出和第一個狀態輸出端。
7.根據權利要求6所述的在時鐘數據再生系統中時鐘的擷取電路，其特征在于其中每一該些暫存器是D型正反器(D-type Flip-flop)。
全文摘要
本發明是關于一種在時鐘數據再生系統中時鐘的擷取方法和擷取電路。該時鐘擷取方法包括首先在一串列鏈結傳輸數據中取樣多數次，產生多數個脈沖信號，并依序排列。接著，在每一脈沖信號產生后再延遲一預設延遲時間安插一標記，用來將相鄰兩個脈沖信號間的周期分割成兩個子周期。然后檢查每一子周期內的數據狀態是否變化，并且重復一預設次數。最后，在預設次數期間沒有發生數據狀態改變的子周期內所對應的脈沖信號產生時，進行時鐘擷取。該時鐘擷取電路包括多數個互斥或閘，用以比較每一該些子周期間的狀態，并輸出一互斥或結果；多數個位移暫存模組，用以將該互斥或結果輸出；和多數個或閘，用以接收該些狀態輸出端的輸出。
文檔編號H04L7/033GK1652497SQ20051005118
公開日2005年8月10日 申請日期2005年3月2日 優先權日2005年3月2日
發明者張棋, 林書宇 申請人:威盛電子股份有限公司