時間信號外圍設備的制作方法

專利名稱：時間信號外圍設備的制作方法
技術領域：
本發明一般涉及使用無線電時間信號來準確設定時間的設備，更特定地說，涉及一種具有無線電接收機和數字處理器的時間信號外圍設備。
背景技術：
美國國家標準與技術研究院(NIST)的分時和分頻播送時間信息，所述時間信息可追蹤用作時間測量標準的原子鐘時間標準。各種射頻用來傳輸這個時間標準。NIST無線電臺WWVB以60kHz的超低頻(VLF)進行傳輸，并且在整個北美大陸有效地分配標準時間信息好于一秒。其他傳輸時間標準的VLF地點的接收覆蓋范圍主要是在遠東-JJY(日本)和歐洲-MSF(英國)。
NIST無線電臺(例如，WWV、WWVH、WWVB)一直用于精確頻率和時間校準。隨著制造商為將“原子時間”帶到每個家庭和辦公室而不斷創造出新的、低成本的產品，對于精確頻率和時間校準的需求隨之持續增長。然而，對高度準確且自動設定時間的儀器的接受度很大程度上取決于實施的成本和容易度。集成電路技術降低了時間測量、記錄和顯示系統(例如，數字時鐘、停車計費表等)的成本。但是，目前使用復雜且昂貴的接收裝備來從NIST無線電臺接收時間信號。
需要準確時間信息的裝置和系統可為(例如，但不限于)時鐘、分時使用計量儀表(time of use utility meters)、交通燈；汽車、火車和飛機調度裝置；與全球定位衛星(GPS)設備、定時器、停車計費表及其類似物結合使用的速度測量儀表。
因此，需要一種低成本的時間信號外圍設備，其具有可從NIST無線電臺及其類似物接收、解碼和存儲精確時間并使得所述精確時間可用作解碼時間信息的無線電接收機和數字處理器。

發明內容
本發明通過提供一種包括無線電接收機和數字處理器以接收、解碼和存儲來自時間信號(例如，WWV、WWVH、WWVB(美國)、JJY(日本)、MSF(歐洲)及其類似物)的時間信息的時間信號外圍設備，從而克服上文確定的問題以及現有技術存在的其他缺點和不足。數字處理器(例如微控制器、微處理器、可編程邏輯陣列(PLA)、特殊應用集成電路(ASIC)、數字信號處理器(DSP)及其類似物)可控制無線電接收機并解碼來自所接收的時間信號的時間信息。所述無線電接收機可為超再生接收機，由Ruan Lourens于2003年9月25日申請的題為“Q-Quenching Super-Regenerative Receiver”的共同擁有的共同待決美國第10/670,619號專利申請案中更完全地描述了所述超再生接收機的優選實施例。所述無線電接收機也可為直接轉換接收機，由Ruan Lourens、Layton W.Eagar和Russell Eugene Cooper于2003年12月15日申請的題為“A Time Signal Receiver andDecoder”的共同擁有的共同待決的美國第10/736,372號專利申請案中更完全地描述了所述直接轉換接收機的優選實施例，其中上述專利申請案出于各種目的而以引用的方式并入本文中。
根據本發明的示范性實施例，時間信號無線電接收機向數字處理器提供經解調的時間信號信息，所述數字處理器可解碼時間信號中的時間信息然后存儲經解碼的時間信息。無線電接收機向數字處理器提供經解碼的所接收時間信號包絡。數字處理器解碼所述經解調的信號以產生時間信息。此外，數字處理器可控制無線電接收機的特征以進一步改進其接收性能。
時間信號外圍設備可用來向需要確定準確時間的裝置和系統提供準確的時間信息，所述裝置和系統例如為時鐘、分時使用計量儀表、交通燈；汽車、火車和飛機調度裝置；與全球定位衛星(GPS)設備、定時器、停車計費表及其類似物結合使用的速度測量儀表。
本發明可制造在一個或一個以上集成電路芯片中，所述集成電路芯片可以是引線框或襯底上未封裝的集成電路芯片，或為封裝在塑料、環氧樹脂和/或陶瓷集成電路封裝中的集成電路芯片，例如PDIP、SOIC、MSOP、TSSOP、QSOP及其類似物。
本發明的一個技術優勢是使用實體較小的磁性線圈天線，其在低頻和中頻接收帶中共振。另一技術優勢是在集成電路中制造接收機。另一技術優勢是添加了輸入緩沖級以便進一步降低接收機電路輻射出的噪音。另一技術優勢是低功率操作。另一技術優勢是有效檢測以數字形式調制的數據信號，例如WWVB。另一技術優勢是用于需要精確時間的裝置和系統的低成本集成電路解決方案。
通過出于揭示目的并結合附圖的實施例的以下描述，本發明的特征和優勢將顯而易見。


通過參考以下結合附圖的描述可獲得對本揭示內容及其優勢的更為全面的了解，在附圖中圖1根據本發明的示范性實施例說明具有接收機解調器/解碼器和時間寄存器的時間信號外圍設備的示意方框圖；圖2根據本發明的示范性實施例說明具有無線電接收機和數字處理器的時間信號外圍設備的示意方框圖；圖3根據本發明的另一示范性實施例說明與數字解碼器結合的時間信號接收機和信號解調器的示意方框圖；圖4說明WWVB時間代碼格式。
雖然本發明容許多種修改和替換物，但在圖中以舉例的形式展示了本發明的特定實施例并在本文中詳細描述了這些特定實施例。然而，應了解，本文中對特定實施例的描述并不用于將本發明限于所揭示的特定形式，而是將涵蓋隨附的權利要求書中所界定的本發明的精神和范疇內的所有修改、等效物和替換物。
具體實施例方式
現在參看圖式，其中示意性說明了本發明的示范性實施例的細節。圖中將用相同數字代表相同元件，且將用帶有不同小寫字母下綴的相同數字代表相似元件。
參看圖1，圖中描繪了根據本發明的示范性實施例的具有時間信號無線電接收機、解調器/解碼器和時間寄存器的時間信號外圍設備的示意方框圖。天線102上可接收時間信號(例如WWV、WWVH、WWVB(美國)；JJY(日本)、MSF(英國)及其類似物)，所接收的時間信號112耦合到時間信號接收機104的輸入端，所述輸入端分離時間信號與其他不想要的信號，并將所要的時間信號充分放大以用于其解調和解碼。放大的時間信號114施加到解調器/解碼器106，其根據所述時間信號來解調時間信號信息，并將所述時間信號信息解碼成有用的準確時間。經解碼的時間信號信息116可存儲在時間寄存器108中以供外部設備(未圖示)使用。在時間寄存器108的輸出端118上可得到準確的時間信息。本發明的時間信號外圍設備可制造在集成電路芯片上，一般用數字100表示。所述芯片可位于引線框上，未封裝或封裝在集成電路封裝中。
時間信號接收機104和/或解調器/解碼器106的更詳細的實例可為超再生接收機，由Ruan Lourens于2003年9月25日申請的題為“Q-Quenching Super-Regenerative Receiver”的共同擁有的共同待決美第10/670,619號國專利申請案中更完全地描述所述超再生接收機的優選實施例。所述無線電接收機也可為直接轉換接收機，由Ruan Lourens、Layton W.Eagar和Russell Eugene Cooper于2003年12月15日申請的題為“A Time Signal Receiverand Decoder”的共同擁有的共同待決的美國第10/736,372號專利申請案中更完全地描述了所述直接轉換接收機的優選實施例，其中上述專利申請案在此出于各種目的而以引用的方式并入本文中。
參看圖2，圖中描繪根據本發明的示范性實施例的時間信號外圍設備和數字處理器的示意方框圖。時間信號外圍設備204可包括耦合到天線212的接收機前端214、耦合到接收機前端214輸出端的包絡檢測器216、耦合到包絡檢測器216輸出端的包絡濾波器218、耦合到包絡濾波器218輸出端的數據分割器220、耦合到數據分割器220輸出端的控制電路226和數據位解碼器224、耦合到控制電路226輸出端的自動增益控制228和耦合到數據位解碼器224輸出端的接收機緩沖寄存器222。
數字處理器202可通過(例如，但不限于)數字處理器外圍設備接口230耦合到時間信號外圍設備204。外圍設備接口230可具有輸出端242，其經調試以供應根據天線212上接收到的時間信號而確定的時間信息。
數字處理器202可通過外圍設備接口230訪問控制電路226或者可直接連接到控制電路226。控制電路226可基于包絡檢測器216處的信號電平來控制自動增益控制228。自動增益控制228可控制接收機前端的靈敏度以防其信號過載。控制電路226可基于來自數據分割器220的信息來控制數據位解碼器224和接收機緩沖寄存器222。控制電路226可控制何時將時間信息從接收機緩沖寄存器222傳輸到外圍設備接口230。
在本發明的一個示范性實施例中，時間信號外圍設備204可制造在集成電路芯片(未圖示)上并獨立于數字處理器202而運作。所述數字處理器可為工業標準處理器，例如微控制器、微處理器、可編程邏輯陣列(PLA)、特殊應用集成電路(ASIC)、數字信號處理器(DSP)及其類似物。
在本發明的另一示范性實施例中，數字處理器202可執行控制電路226的功能，從而無需控制電路226。在本發明的另一示范性實施例中，數字處理器202和時間信號外圍設備204可制造在集成電路芯片上，并可不封裝地位于引線框或襯底上，或者可封裝在集成電路封裝中，例如PDIP、SOIC、MSOP、TSSOP、QSOP及其類似物。
參看圖3，圖中描繪根據本發明另一示范性實施例的與數字解碼器結合的時間信號接收機104的示意方框圖。在天線102上接收到時間信號，且所要的時間信號在時間信號接收機104中放大。經放大的時間信號可由信號解調器106a檢測或解調，且經過解調/檢測的時間信號可耦合到混合式信號解碼器300和/或數字解碼器302。混合式信號解碼器300可包括頻率到電壓轉換器314、第一低通濾波器316、第二低通濾波器3188和電壓比較器3200。數字解碼器302可包括定時器3100和數字濾波器312。可由時間信號接收機104接收并由信號解調器106a解調頻率調制的信號信息和/或振幅調制的信號信息，所述信息可分別由混合式信號解碼器300和/或數字解調器302處理。
參看圖4，圖中描繪WWVB時間代碼格式。接收機104以60kHz接收WWVB時間編碼信號，且解調器/解碼器106解調并解碼所述振幅調制(AM)的數字時間代碼格式。解調器/解碼器106解調WWVB時間代碼格式并檢測經解調的脈沖振幅和脈沖時序。
因此，本發明非常適合于實現所述目標并獲得所提到的結果和優點，以及其中固有的其他方面。雖然通過參考本發明的示范性實施例對本發明進行了描繪、描述和界定，但這并不意味著對本發明的限制，且不應推斷出任何此類限制。如所屬領域的技術人員將想到的，本發明可以在形式和功能上作大量修改、變化和等效，且能夠具有本揭示內容的益處。所描繪和描述的本發明的實施例僅為示范性的，且并沒有詳細列出本發明的范疇。因此，本發明希望僅受到隨附的權利要求書精神和范疇的限制，其在所有方面提供對等效物的全面理解。
權利要求
1.一種用于接收和解碼一射頻時間信號的裝置，其包括一時間信號接收機，用于接收一時間信號；一耦合到所述時間信號接收機的解調器-解碼器，其中所述解調器-解碼器根據所述所接收的時間信號來確定時間信息；和一時間寄存器，用于存儲所述時間信息。
2.根據權利要求1所述的裝置，其中所述時間信號接收機耦合到一天線以接收所述時間信號。
3.根據權利要求1所述的裝置，其中所述時間信號接收機、所述解調器-解碼器和所述時間寄存器被制造在一集成電路芯片上。
4.根據權利要求3所述的裝置，其進一步包括封裝在一集成電路封裝中的所述集成電路芯片。
5.根據權利要求4所述的裝置，其中所述集成電路封裝是從由PDIP、SOIC、MSOP、TSSOP和QSOP組成的群組中選擇的。
6.根據權利要求1所述的裝置，其進一步包括一耦合到所述解調器-解碼器和時間寄存器的數字處理器。
7.根據權利要求4所述的裝置，其中所述數字處理器、所述時間信號接收機、所述解調器-解碼器和所述時間寄存器被制造在至少一個集成電路芯片上。
8.根據權利要求5所述的裝置，其進一步包括封裝在一集成電路封裝中的所述至少一個集成電路芯片。
9.根據權利要求8所述的裝置，其中所述集成電路封裝是從由PDIP、SOIC、MSOP、TSSOP和QSOP組成的群組中選擇的。
10.根據權利要求4所述的裝置，其中所述數字處理器是從由一微控制器、一微處理器、一可編程邏輯陣列(PLA)、一特殊應用集成電路(ASIC)和一數字信號處理器(DSP)組成的群組中選擇的。
11.根據權利要求1所述的裝置，其中所述解調器-解碼器包括一包絡檢測器，其耦合到所述時間信號接收機的一輸出端；一包絡濾波器，其耦合到所述包絡檢測器的一輸出端；一數據分割器，其耦合到所述包絡濾波器的一輸出端；一數據位解碼器，其耦合到所述數據分割器的一輸出端；一接收機緩沖寄存器，其耦合到所述數據位解碼器的一輸出端；和一控制電路，其耦合到所述包絡檢測器、數據位解碼器和接收機緩沖寄存器。
12.根據權利要求10所述的裝置，其進一步包括一數字處理器，其具有一耦合到所述接收機緩沖寄存器的外圍設備接口。
13.根據權利要求1所述的裝置，其中所述解調器-解碼器包括一定時器和一數字濾波器。
14.根據權利要求1所述的裝置，其中所述解調器-解碼器包括一頻率到電壓轉換器、一第一低通濾波器、一第二低通濾波器和一電壓比較器。
15.一種使用一射頻時間信號的定時系統，所述系統包括一時間信號接收機，用于接收一時間信號；一解調器-解碼器，其耦合到所述時間信號接收機，其中所述解調器-解碼器根據所接收的時間信號來確定時間信息；一時間寄存器，用于存儲所述時間信息；和一數字處理器，其耦合到所述解調器-解碼器和時間寄存器。
16.根據權利要求15所述的定時系統，其中所述定時系統是從由以下各物組成的群組中選擇的時鐘、分時使用計量儀表、交通燈；汽車、火車和飛機調度裝置；與全球定位衛星(GPS)設備、定時器和停車計費表結合使用的速度測量儀表。
17.一種用于根據無線電時間信號提供時間信息的方法，所述方法包括以下步驟利用一時間信號接收機接收一時間信號；利用一耦合到所述時間信號接收機的解調器-解碼器根據所述所接收的時間信號來確定時間信息；和將所述時間信息存儲在一時間寄存器中。
18.根據權利要求17所述的方法，其進一步包括將一數字處理器耦合到所述解調器-解碼器和時間寄存器的步驟。
19.根據權利要求17所述的方法，其進一步包括將所述時間信息提供到一定時系統的步驟。
20.根據權利要求19所述的方法，其中所述定時系統是從由以下各物組成的群組中選擇的時鐘、分時使用計量儀表、交通燈；汽車、火車和飛機調度裝置；與全球定位衛星(GPS)設備、定時器和停車計費表結合使用的速度測量儀表。
全文摘要
本發明揭示一種時間信號外圍設備，其可包含一無線電接收機、解碼器/解調器和時間寄存器。所述時間信號外圍設備可接收、檢測和存儲來自例如WWV、WWVH、WWVB(美國)、JJY(日本)、MSF(英國)及其類似物的時間信號的時間信息。所述時間信息可用于一自設定時鐘，且所述時鐘可用作時間敏感應用、設備和系統中的一基準。一數字處理器可耦合到并控制所述時間信號外圍設備。所述數字處理器可用于解碼所接收時間信號中的時間信息，存儲經解碼的時間信息并使所述時間信息可由一設備和/或系統使用，或者所述時間信號外圍設備可執行這些功能，從而允許所述數字處理器用于更高級的應用。所述時間信號外圍設備可制造在具有或不具有所述數字處理器的集成電路芯片上。所述時間信號外圍設備和所述數字處理器可位于一獨立的集成電路芯片上，且可一起封裝在一信號集成電路封裝中。
文檔編號H04B1/24GK1898875SQ200480038164
公開日2007年1月17日 申請日期2004年12月15日 優先權日2003年12月24日
發明者魯安·洛倫斯, 道格拉斯·勒羅伊·查菲 申請人:密克羅奇普技術公司