電流傳輸邏輯電路的制作方法

專利名稱：電流傳輸邏輯電路的制作方法
技術領域：
本發明涉及通過端接傳輸線發送邏輯信號，特別涉及通過傳輸線發送差分信號。
背景技術：
多年來，通過傳輸線發送邏輯(和模擬)信號、同時利用這種信號的阻抗匹配來維持保真度的技術，已在許多技術領域、特別是在通信和計算機系統中引起人們的關注。隨著系統速度的增加以及功率消耗需求的降低，該領域已變得日益重要。
在邏輯和計算機系統中，傳輸線驅動器通常通過在相匹配的傳輸線上傳送單極邏輯(電壓)信號來啟動。用于上述系統的傳輸線的種類包括但不限于單根和成對導線、雙絞線、屏蔽雙絞線、扁平電纜，具有接地屏蔽的扁平電纜以及同軸電纜。與傳輸線的特性阻抗相等的端接電阻(terminating resistor)連接在信號線與返回線之間的傳輸線的末端之間。當接收電路阻抗的加載比信號頻率處的特性阻抗高一個或多個數量級時，匹配能夠顯著地消除反射或振鈴(ringing)。
圖1示出現有技術的邏輯電壓信號10驅動傳輸線12的情形。當與傳輸線特性阻抗Rt端接時，電壓信號10在Rt兩端基本再生。與來自鄰近電路中快速改變的電壓和電流信號的靜電和電磁耦合信號同樣，返回電流將導致產生噪聲信號Vn。功率消耗、例如50歐姆終端負載兩端的+3.3V加快，噪聲Vn繼續限制驅動電壓信號的使用。
舊的、速度較慢的系統建立大約三伏特和五伏特的邏輯電路，所述邏輯電路通過經由匹配傳輸線發送和接收三伏特和五伏特的信號，來良好地操作。但隨著速度的增加和更多的電路放置在芯片上，驅動電容、噪聲、抖動和功率電平中的難點成為產生其他技術的課題。
一種改進是降低電壓信號電平，并利用差分電壓驅動器和接收器。但是，即使在較低的電平，相同的問題依然存在。
眾所周知，電流驅動技術就速度、功率消耗、噪聲和抖動而言具有許多優點。圖2示出通過比較低壓差分信號(LVDS)Vs驅動器和電流傳輸邏輯電路(CTL)Is驅動器得到的一個優點。該分析假定傳輸線的接收端檢測LVDS的電壓和CTL電路的電流。在一種情形中，LVDS驅動器產生3.5毫安的電流進入傳輸線，或在驅動器中產生350毫伏的電壓。需要這些電平是因為沿著傳輸線會有電壓損失，并且接收器僅可以接收100毫伏。損失的250毫伏代表驅動器的噪聲容限和由于傳輸線而產生的衰減。任何其他噪聲影響將進一步降低該容限。對于CTL，發送電流Is，假設傳輸線質量較好，利用基爾霍夫(Kirchoff)電流(或電荷)定律，在接收器中將接收DC電流。因此，減少的電流可由CTL使用，以實質性地降低噪聲和功率消耗。進一步，如圖2所示，減少的電流的作用是，CTL的dv/dt短于Vs的dv/dt邊緣(具有相同的斜率)，從而由于信號更快地到達其半路點(halfway point)，導致CTL電路的速度較高。而且，對于相同的速度，可使CTL電路的di/dt充分地更低，從而產生更低的噪聲和抖動信號。
其他問題限制LVDS系統。例如在接收器中，LVDS將驅動電流I通過端接電阻。現有技術設計利用高增益放大器來檢測該電壓。但電壓信號的電壓轉換速率(slew rate)由I/C限制，這里的C可能相當大，因為它是與LVDS方法所需的高增益放大器有關的電容。降低端接電阻兩端的電壓不起作用，因為接收器的噪聲容限將降低，并且更高增益的放大器將會有效地增加電容和減少帶寬(增益帶寬的權衡(tradeoff))。
用于傳輸線的電流驅動器是公知的，但這樣的系統常常使用端接電阻兩端的電壓檢測，這樣會遇到與高增益電壓接收放大器相關的許多類似的問題。
在下述兩篇文獻中論述了電流模式(current-mode)傳輸線驅動的優點，該兩篇文獻摘自IEEE固態電路期刊，第26卷第4期，1991年4月和第34卷第4期，1999年4月，題目分別為“應用于CMOSSRAM的電流檢測放大器的高速VLSI電路的電流模式技術”(“Current-Mode Techniques for High-speed VLSI circuits withApplication to Current Sense Amplifier for CMOS SPAM’s”和“利用電流模式方案的A1-Gb/s雙向I/O緩沖器”(“A1-Gb/s Bidirectional I/OBuffer Using the Current-Mode Scheme”)。其中論述了電流檢測，通過偏置二極管接法晶體管(diode connected transistor)來衰減電路中的振鈴。這里通過參考將兩篇文章結合在本申請中。
Morano于2000年7月申請的美國專利No.6,476,642 B1(Morano)將差分電流驅動器應用到類似于在電子底板上發現的總線的驅動信號總線。圖3示出這種電路。這里的傳輸線包括兩根信號線，其中Morano將正電流I1推入一根信號線，并從另一根信號線拉出相等的負電流I1。小心使用復雜的反饋橋接型電路來平衡上述電流以確保正確的操作。如果出現不平衡，Rt兩端的電壓可能會偏移，這會對檢測電路的操作產生不利影響。
還需要設計一種電流驅動系統，在該系統中，可使用小電流，并且在接收器中檢測電流且僅在電容相對無效處被轉換為邏輯電壓信號。可以使用相對較小的電流，從而受益于較低功率及較低電壓。

發明內容
考慮到上述背景的討論，本發明提供了一種電流模式傳輸邏輯電路傳輸線驅動系統及方法。本發明的系統提供兩根傳輸線，均由不平衡的或不相等的電流源驅動。不相等的電流源響應邏輯信號在兩根傳輸線之間切換。傳輸線的末端共用設置在其信號承載導線之間的終端電阻。在末端檢測到不等的電流，當不等的電流在傳輸線之間進行切換時，檢測出不同的邏輯狀態。與電壓檢測相比，在傳輸線末端的電流模式驅動和電流檢測提供至少速度、功率、噪聲和抖動方面的優點。
在優選實施例中，利用在不實質影響傳輸線終端負載的阻抗水平上偏置的二極管接法MOS晶體管，來完成電流的檢測。每根傳輸線中的部分電流從端接電阻器分流并通過二極管接法晶體管。當輸入信號邏輯狀態改變時，所分流的電流相應地改變以指示新的邏輯狀態。
在傳輸線末端的電流檢測之后，在一個優選實施例中，電流被獨立地放大并被轉換為與不等電流之間差值有關的電壓信號。這種向電壓信號的轉換提供了與典型邏輯系統的系統兼容性。然而，這種向電壓信號的轉換發生在電容效應基本不影響所接收的邏輯信號的速度、噪聲極限或抖動的情況下。在另一個實施例中，差分電流可以被檢測、放大，然后被轉換為電壓信號。
實際上，進入共同端接傳輸線的不等電流將通過兩根傳輸線的屏蔽或返回電流通路返回等于兩種電流的差值的電流。在一個實施例中，使用單根雙絞線電纜用于信號傳輸。在這種情況下，電纜中僅有這兩者并且沒有屏蔽。第一根導線承載等于I的正向電流，而在第二根導線中返回I/2的返回電流。
本領域技術人員應該理解，盡管將參照解釋性實施例、附圖和使用方法進行下面的詳細描述，但本發明并不意味著局限于這些實施例和使用方法。相反，本發明具有較寬的范圍，并且僅由所附權利要求的闡述限定。


接下來將結合附圖對本發明進行描述，其中圖1和圖3是現有技術的傳輸線驅動電路的電路圖；圖2是LVDS與CTL電路的信號比較；圖4A和圖4B是本發明優選實施例的框圖；圖5是差分電流傳輸線驅動器的示意圖；圖6是解釋電流檢測的電路；圖7是接收器電路的組合示意圖。
具體實施例方式
圖4A示出本發明優選實施例的圖。輸入信號Vin控制和選擇被驅動進入傳輸線50和52的輸出電流信號Ia及Ib。在一種邏輯狀態中，Ia是輸出進入第一根傳輸線50的正電流，Ib是從第二根傳輸線52輸入的負電流。在相反的邏輯狀態中，Ia是從第一根傳輸線50輸入的負電流，Ib是進入第二根傳輸線52的正電流。在另一個優選實施例中，還可以沒有任何電流被驅動進入任何一根傳輸線。
如果每根傳輸線具有50歐姆的特性阻抗，則100歐姆的Rt被置于信號導線的末端之間，并用來終止這兩根傳輸線。重要的是Ia和Ib彼此不等，以便有通過屏蔽的返回電流。并且，由于Rt連接在兩根傳輸線的末端之間，因此在該優選實施例中，Rt的兩端將會被偏置在某一正電壓。優選地，在一種邏輯狀態中，Ia是+1毫安，Ib是-0.5毫安，因此在0.5毫安的屏蔽中存在返回電流Is。在相反的邏輯狀態中，仍然會有0.5毫安通過屏蔽返回。
圖4B示出利用一根雙絞線作為傳輸線的另一優選實施例。如同圖4A所示，Ia和Ib彼此不等，在這種情況下，差分電流將會在電流檢測接收器54中被吸收。
同公知的電壓信號檢測技術相比，圖4A和4B示出電流檢測電路方框圖54及56。利用電流檢測電路實際上消除了高增益電壓接收放大器的電容增加的負面作用。在該優選實施例中，電流檢測與Rt并聯配置，下面將進行更詳細的描述。電流放大電路56接收所檢測的電流，最后，流向電壓(I/V)轉換器58的電流提供與標準計算電路兼容的CMOS輸出信號。本發明生成一個遠離電容相對較小且無效的端接和檢測電路的電壓信號。
圖5示出一種可根據本發明使用的電流驅動電路。這里，當V1低時，P1接通，1mA的I1通過P1輸出為Ia。如果V2高，則N2接通，0.5mA的I2通過N2輸出為負的Ib。使VI及V2的邏輯狀態反轉，則I2輸出為負的Ia，I1輸出為正的Ib。一般地，將V2設計為V1的反邏輯來進行上述操作。然而，如果獨立地驅動P1、P2、N1及N2(未示出)，則可能會將它們全部斷開，致使傳輸線中沒有電流。讀者應該注意，沒有利用共模反饋電路(CMFB)來穩定輸出電壓的共模電平。該電路一般用于LVDS型驅動器。由于用在另一端的特定接收器，CTL不需要CMFB。因此，我們節省了CMFB電路消耗的電流，以減少系統總的功率消耗。
圖6是與本發明優選實施例一致的電流檢測電路的示意圖。這里的兩個二極管接法NMOS晶體管N3及N4分別被偏置，以便從傳輸線中的電流中吸收I3和I4。N3和N4可以沿類似二極管的曲線偏置(未圖示)，以克服任意閾值，并且呈現出實際上大于Rt的阻抗，以便最低限度地影響傳輸線的終端負載。盡管其他阻抗可如本領域所公知的那樣使用，在一個優選實施例中，N3及N4大約各為1k歐姆。如果N3及N4在相當于100歐姆的傳輸線兩端呈現出約2k歐姆，則Rt可等于105歐姆或適當高或適當低，以保留適當的傳輸線終端負載。然而，如本領域所公知的，即使注意使二極管晶體管保持在高阻抗狀態，由于某些阻抗失配，可能還會存在一些無害的振鈴。例如，如果100歐姆傳輸線兩端的Rt為105歐姆，并且由于某些工藝原因，二極管接法晶體管呈現很高的阻抗，則5歐姆的失配僅會產生大約少于2.5％的反射系數。
仍參考圖6，考慮到Ia為1毫安、Ib為-0.5毫安，則返回電流Is將為0.5毫安。N3和N4可以設計成It為0.65毫安，并且N3吸收0.5毫安的I3，N4吸收0.15毫安的I4。如下所述檢測出I3與I4之間的差值、即0.2毫安，以指示邏輯信號，比方說邏輯“1”。當Ia和Ib在輸入電流驅動器的輸入信號改變狀態時交換電流電平時，檢測出該邏輯信號的負值。在該狀態中，I3及I4將會交換電流電平，并且檢測出0.2毫安的差值作為邏輯“0”。因此，從1到0的邏輯變化將在電流中產生0.4毫安的變化。
圖7示出位于兩根傳輸線50及52的終端電路端的、圖4所示模塊的更詳細完整的接收器電路實現。如圖所示，Rt連接在Pin+到Pin-之間，并如圖6所示，Ia和Ib驅動Rt的兩端。圖7是電流檢測電路54、電流放大電路56以及電流-電壓I/V電路58的更詳細的示意圖。
在圖7中，電流檢測電路54由連接在Rt的每一端的電路形成，并且電流源I5及I6流入每個電路。如本領域所公知的，這些電流源一般通過將PMOS晶體管偏置到正電源干線(power rail)60來形成。I3的電流檢測電路包括N5-N8。N7及N8，以及I4的電流檢測電路包括N5′-N8′。N7和N7′為二極管接法NMOS晶體管，分別與N8及N8′共用相等的漏電流。由于N7及N8具有相同的漏電流(I5)，N7及N8的柵-源極電壓相等，呈現出相匹配的晶體管。相對于I3對N5-N7的討論直接適用于相對于I4的N5′-N7′，因此以下不再重復。N6是與N5一起設置的二極管接法晶體管，從而形成受控的晶體管化的線性電阻，以便遠離拐彎區域(knee region)地偏置二極管連接裝置(diode connected device)，從而增加電流靈敏度。N5及N5′的電阻分別受控于N7及N7′的柵極電壓，并轉而取決于二極管連接裝置N6及N6′中的電流。因而，將來自檢測元件(二極管連接裝置)的電流信息用于修正N5或N5′的電阻，從而增加這兩個支線之間的有效電流差。電阻對出現在節點A和Ab上的高頻噪聲也具有阻尼效應。在該電路裝置I5中，N7及N8如下所述通過鏡像效應(mirroring effect)控制I3和N5與N6之間的電壓降落。相同的電流將流過N5及N6，以使其柵-源極電壓彼此相等，并且Pin+處的電壓經由N7反射。以這種方式，二極管接法N6的偏移電壓可以得到補償，并且N6的阻抗可以得到控制。
N9和N10的柵極連接到N6的漏極，標記為A，從而形成電流反射鏡(current mirror)。類似地，N11及N12反射N6′中的電流。N10及N12依尺寸制造，以經由B及Bb提供由I-V轉換電路檢測的放大電流。在一個優選實施例中，當I3從0.15毫安變化到0.35時，這種變化經由電流鏡放大電路56反射到I9及I10中。如本領域所公知的，可以通過依尺寸制造晶體管來使I10成為I3的變化的放大形式。同樣，P9設置為二極管接法晶體管，可以被偏置(未示出)，并且I10將反射I9但可以通過依尺寸制造P10來將其放大。P10和P9的柵-源極電壓相等。這提供了電流放大，以使I10成為I3的放大形式。類似的電路接收I4并在I12提供放大形式。
圖7中的58示出執行電壓轉換的電路。兩個輸出B及Bb分別被輸N13及N14的柵極。I13及I14分別是I10及I12的鏡子(mirror)，并且P13及P14為電流反射鏡。存在利用B及Bb的完整差分操作，以提供在C處的電壓輸出，用于驅動N15及P15動作，以提供到干線CMOS邏輯電平的干線。
應該理解，以上描述的實施例在此是作為例子提出的，還可能存在很多種變化以及替代。因此，應寬泛地理解本發明，并僅如以下所附權利要求中所闡述的那樣進行限定。
權利要求
1.一種電流模式傳輸邏輯電路傳輸線驅動系統，包括傳輸線，限定至少第一及第二信號承載導線，并且所述傳輸線限定特性阻抗；用于選擇性地驅動不等的電流分別通過所述第一及第二信號承載導線的裝置；連接在所述第一及第二信號承載導線的末端之間的端接電阻；用于在每根傳輸線的末端接收電流的裝置；其中所接收的電流彼此不等；以及用于檢測所述不等電流的裝置。
2.根據權利要求1所述的電流模式傳輸邏輯電路傳輸線驅動系統，其中所述用于選擇性地驅動不等的電流通過所述兩根傳輸線的裝置包括可選擇地連接到所述第一信號承載導線的第一電流源；和可選擇地連接到所述第一傳輸線的所述第二信號承載導線的第二電流源，其中所述第一和第二電流源的大小不等。
3.根據權利要求1所述的電流模式傳輸邏輯電路傳輸線驅動系統，其中所述用于在每根傳輸線的末端接收電流的裝置包括連接在所述第一傳輸線的末端和至少一根返回通路導線之間的第一電流接收電路；和連接在所述第二傳輸線的末端和至少一根返回通路導線之間的第二電流接收電路。
4.根據權利要求1所述的電流模式傳輸邏輯電路傳輸線驅動系統，其中所述第一及第二電流接收電路包括二極管接法MOS晶體管。
5.根據權利要求4所述的電流模式傳輸邏輯電路傳輸線驅動系統，還包括用于偏置每個二極管接法MOS晶體管、以使其在所述傳輸線的末端呈現低阻抗的裝置，但其中，所述低阻抗基本上高于所述傳輸線的特性阻抗。
6.根據權利要求1所述的電流模式傳輸邏輯電路線驅動系統，其中所述用于檢測不等電流的裝置包括用于比較所述第一接收電路中的電流和所述第二接收電路中的電流的裝置。
7.根據權利要求6所述的電流模式傳輸邏輯電路線驅動系統，其中所述用于比較所述第一接收電路中的電流和所述第二接收電路中的電流的裝置包括差分電流放大電路，用于放大所述第一及第二接收電路中的電流的差值。
8.根據權利要求6所述的電流模式傳輸邏輯電路線驅動系統，其中所述差分電流放大電路包括提供第一輸出電流的第一放大電流鏡像電路；提供第二輸出電流的第二放大電流鏡像電路；和電流-電壓轉換電路，被配置為接收所述第一及第二輸出電流，并提供與所述第一及第二放大電流鏡像電路的輸出之間的差值成比例的電壓輸出。
9.根據權利要求1所述的電流模式傳輸邏輯電路傳輸線驅動系統，其中所述傳輸線包括相對于至少一根返回通路導線限定所述第一信號承載導線和特性阻抗的第一傳輸線；和相對于至少一根返回通路導線限定所述第二信號承載導線和特性阻抗的第二傳輸線，其中所述至少一根返回通路導線接地。
10.一種通過傳輸線傳輸電流模式邏輯信號的方法，包括以下步驟以至少第一及第二信號承載導線限定傳輸線；對所述至少第一及第二信號承載導線限定特性阻抗；選擇性地驅動不等的電流通過所述兩根信號承載導線；在所述至少第一及第二信號承載導線的末端之間提供端接電阻；從所述傳輸線的末端接收電流，其中所接收的電流彼此不等；以及檢測所述不等的電流。
11.根據權利要求9所述的傳輸電流模式邏輯信號的方法，其中，所述選擇性地驅動不等的電流通過所述兩根信號承載導線的步驟包括以下步驟可選擇地將第一電流源連接到所述第一信號承載導線；和選擇性地將第二電流源連接到所述第二信號承載導線，其中所述第一及第二電流源的大小不等。
12.根據權利要求10所述的傳輸電流模式邏輯信號的方法，其中從所述傳輸線的末端接收電流的步驟包括以下步驟從所述第一信號承載導線的末端接收第一電流；和從所述第二信號承載導線的末端接收第二電流。
13.根據權利要求12所述的傳輸電流模式邏輯信號的方法，其中利用二極管接法MOS晶體管接收所述第一及第二電流。
14.根據權利要求13所述的傳輸電流模式邏輯信號的方法，進一步包括偏置每個二極管接法MOS晶體管、以使其在所述傳輸線的末端呈現低阻抗的步驟，但其中所述低阻抗基本上高于傳輸線的特性阻抗。
15.根據權利要求10所述的傳輸電流模式邏輯信號的方法，其中檢測不等電流的步驟包括比較第一接收電路中的電流和第二接收電路中的電流的步驟。
16.根據權利要求15所述的傳輸電流模式邏輯信號的方法，其中所述比較第一接收電路中的電流和第二接收電路中的電流的步驟包括放大所述第一及第二接收電路中的電流的差值的步驟。
17.根據權利要求15所述的傳輸電流模式邏輯信號的方法，其中所述放大差值的步驟還包括以下步驟第一反射及放大步驟，反射并放大所述第一接收電路中的電流，并提供第一輸出電流；第二反射及放大步驟，反射并放大所述第一接收電路中的電流，并提供第二輸出電流；接收所述第一及第二輸出電流的步驟；以及提供與所接收的第一及第二輸出電流之間的差值成比例的電壓輸出的步驟。
18.根據權利要求10所述的傳輸電流模式邏輯信號的方法，其中所述限定傳輸線的步驟還包括以下步驟相對于至少一根返回通路導線限定具有所述第一信號承載導線和特性阻抗的第一傳輸線；和相對于至少一根返回通路導線限定具有所述第二信號承載導線和特性阻抗的第二傳輸線，其中所述至少一根返回通路導線接地。
全文摘要
本發明公開了一種用于驅動傳輸線的電流模式傳輸邏輯系統。在一個實施例中，雙絞線傳輸線端接于其傳輸線特性阻抗。信號由最好是具有不同極性和大小、并被驅動沿著兩根傳輸線下行的兩個不等電流形成。所述不等電流在兩根傳輸線之間選擇性地轉換，以生成不等電流大小的差分電流驅動的邏輯信號。所述不等電流經由二極管接法MOS晶體管被接收并從每根傳輸線的末端分流。MOS晶體管被偏置以呈現低阻抗，但該阻抗高于端接電阻。電流被放大并被轉換為可用的CMOS電壓電平。在另一個實施例中，用端接在等于每根傳輸線的特性阻抗之和的一個電阻上的兩根并行傳輸線來代替雙絞線。所述端接電阻連接在每根傳輸線的末端信號承載導線之間。每根傳輸線的屏蔽或返回通路在傳輸線的末端和最近的(驅動端)連接。
文檔編號H04L25/02GK1922839SQ200480034780
公開日2007年2月28日 申請日期2004年11月8日 優先權日2003年11月24日
發明者普拉瓦斯·普雷德漢, 周建宏 申請人:快捷半導體有限公司