專利名稱：多路數字電視復用器的制作方法
技術領域：
本實用新型涉及通訊和廣播電視廣播領域，特別適用于多路數字電視復用器。
2、背景技術數字電視是未來廣播電視的發展方向，已經受到廣泛重視。作為數字電視的前端設備的多路復用器，是數字電視信息傳送中不可缺少的傳輸設備。目前國內主要多用國外產品或仿制的。現在國外的產品主要有比利時的巴可牌復用器，法國湯姆遜的，還有美國哈雷的，這些產品都是用多片(如六路復用器用六片)FPGA加掛各種接口存儲器和DSP單片機、網絡處理器等設計而成。由于芯片集成度低，大多是80年代設計的產品，所以工藝落后，集成電路的線路制程都在0.35微米以上，所以不僅功耗高(20W以上)，體積大，抗干擾能力差。且一臺復用器需用多達幾十片集成塊，其發熱量也高，需要幾個大的電風扇散熱才能正常工作，從而使得制造成本高，穩定性也較低。
3、發明目的本實用新型是要設計一種既克服上述缺點，又符合我國國情復用器芯片，并用此芯片研制出適合國情的多路數字電視復用器。達到抗干擾能力強、功耗小、成本低。
4、技術方案本實用新型包括機殼、電源、印制線路板、集成芯片等組成。集成芯片是采用ALTERA公司Cyclone系列中的1C12芯片，用FPGA在上面設計2個以上輸入接口，1個輸出接口，以太網接口，TCP/IP協議，CPU，CRC算法，PCR校正等線路，成為一個集成專用芯片，并用此芯片最終設計成只需一片單芯片的多路數字電視復用器。代替前面所述幾路就用幾個芯片結構形式達到同樣路數復用器的目的。
本實用新型由于在一個芯片上設有2個以上輸入接口，從而克服已有產品每路輸入接口要有相應芯片的缺點，使其體積減少，成本降低，功耗大大下降，可靠性增強。故可廣泛用于數字電視、MMDS、DBS、VOD和數字微波傳輸領域。
5、
以下結合附圖作進一步說明
圖1為本實用新型芯片設計框圖。
圖2為本實用新型結構的印制線路板平面布置示意圖；圖3為本實用新型的電路圖。
6、具體實施例本實用新型由機殼、電源、印制線路板和集成芯片構成。其特征在于集成芯片是在IC12上用FPGA方法在其上設計有相應接口、協議、算法及線路等。
依據圖2利用1C12內部的PLL模塊產生ASI輸入輸出接口需要的270M時鐘，ASI輸入輸出接口采用ALTERA公司提供的IP核直接完成移置，ASI模塊主要功能是把外面用ASI串行方式送過來的TS流(傳輸流)轉成SPI方式的并行流，并把在ASI方式中填充的空符號去掉，然后送入F1F0(先入先出存儲器)保存起來。F1F0中當有數據幀時會發出一個標志，CPU收到標志后通過控制總線控制DMA，把F1F0內的數據高速讀走，當F1F0讀空后(進入的速率低于輸出的速率)，停止讀數。由于讀的速度很快，加上F1F0的容量較大，一般對輸入的碼率要求6×188字節以上，所以輸入端的數據不會丟失。在DMA之前設有PID過濾模塊，它的主要作用是濾掉輸入端的無用信號和不用的數據幀。在PID過濾模塊后是一塊PID重置模塊，此模塊的作用是把要求輸出的節目中的PID重新排查一下，看是否有相同的PID，如有，就必須對相同的PID進行修改，給予新的不重復的PID值(因為ISO/IEC13818協議系統層要求在同一PAT表下的音視頻不能重復)，經上述兩個模塊處理后的TS流被DMA送入輸出F1F0。由于前面的PID模塊的過濾，把一大部分不用的節目去掉了，所以，實際送到輸出F1F0的碼率很小，加上輸出ASI接口是以270M的速率從輸出F1F0讀走的，所以輸出F1F0可用得很小，一般有10個字節就夠用了，這種設計可節約FPGA的內存。在輸出F1F0后有一PCR(頻道時鐘參考)校正模塊，此模塊的主要作用是對碼流的傳輸的參考時間進行校正。工作原理是把輸入的PCR值進行保存，然后啟動模塊內的計時器開始計時，看帶PCR的碼流經過多長時間才達到出口，然后PCR模塊把PCR輸入的值加上PCR數據流在芯片中傳輸的時間值，就是PCR的校正值。在此芯片中，為了完成ISO/IEC13818的系統層復用要求，設計了很多的寄存器組，如PAT表、PMT表、CAT表和其它一些寄存器組(每組256字節)，由CPU對它們進行時間和復用控制，如PAT表每20-25毫秒發一次。寄存器內容的值由PC機通過以太網TCP/IP協議棧，CPU傳遞給各寄存器，所以用此方式可完成復用器的遠程控制和網絡管理功能。在此芯片的設計過程中，可用VHDL語言實現，各模塊連接如圖2所示。其中ASI輸入輸出模塊可用ALTERA公司提供的軟核，使用起來非常方便。TCP/IP協議棧和CPU模塊都可采用ALTERA公司提供的IP核直接完成移置，F1FO和各種表寄存器用1C12內部的RAM塊根據需要設計而成(1C12內有234KRAM，12060個邏輯塊，2個PLL)。下面介紹本復用器的整機結構附圖2中(1)是FPGA1C12的配置芯片，用VHDL寫成的FPGA燒寫程序就放在這里面，工作原理是當FPGA上電復位后，EPCS4就把程序文件通過標準的串行協議下載到FPGA中，使FPGA完成對應芯片框圖中的功能。
(2)燒寫接口主要用途是把在PC機上用VHDL寫成的程序編譯，綜合，布線生成的燒寫文件，通過此接口燒寫在EPCS4中(EPCS4是一個閃存)。
(3)仿真和測試接口主要用于在編寫VHDL程序時的仿真和驗證。
(4)1.5V穩壓電路主要用于向FPGA的內核供電。
(5)3.3V穩壓電路主要用于向FPGA的輸入輸出接口邏輯供電。
(6)復用后的輸出流串行接口(ASI輸出)。
(7)復用后的輸出流接口(并行輸出接口)。
(8)SPI通訊口作為一個保留設備。
(9)-(14)為串行傳輸流(TS)的輸入接口(ASI輸入)。
(15)為復位電路，當上電時由于電解電容上的電位不能突變，所以產生一個高電平，然后通過電容的放電作用，把電平拉低，形成高電平復位(高電平時，保持時間的長短，可調整電解電容的容量和電阻的大小。)由于本實用新型的芯片采用0.09微米線路制程，所以功耗很低，整個芯片功耗不超過5W，而比國外的整機由于用幾十片線路制程在0.35以上制程的集成塊，所以整機功耗都在20W以上低很多，且因芯片多，溫度高、整機可靠性也很差。本實用新型是采用單芯片電路，所以溫度很低。在夏天不用風扇的情況下可長期穩定的運行，且成本很低，線路簡單可靠，同時能支持各種CA系統的同密和多密。所以本實用新型可廣泛應用于數字CATV、MMDS、DBS、VOD和數字微波傳輸等領域。
權利要求1.一種由機殼、電源、印制線路板和集成芯片等組成多路數字電視復用器，其特征在于一個多路數字電視復用器只用一片單芯片構成；其芯片上設計有2個以上輸入接口，1個輸入接口，以太網接口，TCP/IP協議、CPU、CRC算法、PCP校正等線路；輸入ASL經模塊轉成SPI與FIFO相連，送入CPU通過數據控制總線控制DMA與輸出FIFO相連。
2.根據權利要求1所述的復用器，其特征在于芯片輸入接口將串行輸入的傳輸流轉換SPI并引流采用ASL模塊。
3.根據權利要求1所述的復用器，其特征在于芯片的先入先出，存儲器FIFO輸入碼率大于6×188字節，輸出FIFO碼率為10個字節。
專利摘要本實用新型公開了一種作數字電視信號傳送的前端設備之一的多路數字電視復用器，包括機殼、電源、印制線路板和集成芯片等構成。該多路數字電視復用器只用一片單芯片構成，芯片上有2個以上輸入接口，一個輸出接口，以太網接口，TCP/IP協議、CPU、CRC算法PCP校正等線路。本實用新型可廣泛用于數字電視廣播，具有成本低、體積小、功耗低、可靠性好，故還可用于數字MMDS、DBS、VOD和數字微波傳輸等領域。
文檔編號H04N5/00GK2722530SQ200420061080
公開日2005年8月31日 申請日期2004年9月6日 優先權日2004年9月6日
發明者劉仕軍 申請人:成都天奧電子有限公司