相位調整電路以及解調電路的制作方法

專利名稱：相位調整電路以及解調電路的制作方法
技術領域：
本發明涉及一種在擺動紋槽上記錄有地址信息的光盤的記錄或者再生裝置，特別是用于地址解調的解調電路。
背景技術：
在DVD(digital versatile disk數字多功能光盤)+R光盤或DVD+RW光盤等光盤中，利用按正弦波彎曲的溝槽(擺動紋槽)，來記錄地址。這樣記錄的地址，被稱作ADIP(address in pre-groove地址預制紋槽)。
將照射在光盤上并反射的光轉換成電信號后所獲得的信號，為根據擺動紋槽調制得到的擺動信號。根據利用這種擺動信號，就可能得到高精度的地址檢測。
圖18，是擺動信號波形的一例的曲線。如圖18所示，擺動信號為BPSK(binary phase shift keying二進制相移鍵控)方式進行相位調制的。對其解調的解調電路，在如日本特公平6-19898號公報、日本特開平5-260413號公報，以及日本特開2001-126413號公報已經公開。
圖19表示以往的解調電路的構成框圖。圖19的解調電路900包含BPF3、乘法器4、LPF5、二值化電路6、相位調整電路910。
LPF1，將從輸入的擺動信號WB，在除去高頻噪聲后輸出，A/D轉換器2將其轉換成數字信號。BPF3，從A/D轉換器2輸出的信號中進一步除去噪聲，所得的擺動信號WDF輸出到乘法器4以及相位調整電路910。而且，向相位調整器910中，輸入由PLL生成的、具有和擺動信號WB相同周期的載波CB。相位調整電路910，檢測擺動信號WDF和載波CB之間的相位差，調整載波CB的相位使其與擺動信號WDF的相位一致，并輸出到乘法器4。
乘法器4，將BPF3的輸出，和相位調整電路910的輸出相乘后輸出到LPF5。LPF5，將乘法器4的輸出平滑化后，二值化電路6，將LPF5的輸出值和閾值進行比較，并輸出該結果。如此之后，就能對由擺動紋槽記錄的地址解調。
圖20(a)表示在載波CB的相位比擺動信號WDF的相位稍微超前時載波CB和擺動信號WDF之間的關系曲線。圖20(b)表示在載波CB的相位比擺動信號WDF的相位稍微滯后時載波CB和擺動信號WDF之間的關系曲線。
相位調整電路910，將從擺動信號WDF超過給定值開始至載波CB上升為止的時間作為相位差進行檢測。圖20(a)的情況下，相位調整電路910，將近似于360°的值P1作為相位差進行檢測。在圖20(b)的情況下，載波CB能比圖20(a)的情況稍微延遲，相位調整電路910，將近似于0°的值P2作為相差進行檢測。
如此，在一些情況下，如圖19的相位調整電路910中輸入的擺動信號WDF和載波CB之間的相位差較小時，由于偏置隨機偏差、振幅隨機偏差、速度隨機偏差等的影響，信號的相位稍微一變動后，檢測的相位差便會有很大的變動。于是，產生的問題是，相位調整電路910，由于不能跟蹤這些變動，就不能對載波CB的相位作適當調整，因此無法解調地址。

發明內容
本發明的目的在于提供一種對輸入的信號和載波之間的相位差進行穩定調整的相位調整電路，以及對輸入的信號進行穩定解調的解調電路。
為解決上述問題，本發明之一，提供一種相位調整電路，包含載波延遲調整電路，其依據相位信息將輸入的載波延遲后輸出；和相位差檢測調整電路，其求出輸入信號和上述延遲后的載波之間的相位差，并將與此相應的值作為上述相位信息輸出，調整上述延遲后的載波，使其相位與上述輸入信號的相位基本一致，并輸出相位調整后的載波。上述相位差檢測調整電路，在常規狀態下將表示具有相位差的值作為上述相位信息輸出。
依據本發明之一，在常規狀態下，由于將表示具有相位差的值作為相位信息輸出，在相位差始終由零或者正值表示的情況下，就能使相位差在成為近似于零的值和近似于載波1周期的值之間重復。因此，就能夠穩定輸出相位與輸入信號的相位基本一致的載波。
本發明之二，在本發明之一所述的相位調整電路中，還具有載波形成電路，其將上述延遲后的載波變換成不同波形的載波后輸出。上述相位差檢測調整電路利用上述載波形成電路的輸出進行處理。
依據本發明之二，就能夠將載波的波形轉換為適合解調的波形。因此，就能夠正確進行解調。而且，由于使載波延遲后進行波形的轉換，因此能夠使延遲載波的電路規模不會增大。
本發明之三，在本發明之一所述的相位調整電路中，還具有載波形成電路，其將輸入的載波變換成不同波形的載波后輸出。上述載波延遲調整電路利用上述載波形成電路的輸出進行處理。
依據本發明之三，就能夠將載波的波形轉換成適合解調的波形。
本發明之四，在本發明之一所述的相位調整電路中，上述載波延遲調整電路包含延遲控制信號生成電路，其依據上述相位信息，生成并輸出延遲控制信號，對向上述輸入的載波提供的延遲進行控制；和延遲選擇電路，根據上述延遲控制信號，向上述輸入的載波提供延遲并輸出。
本發明之五，在本發明之四所述的相位調整電路中，上述延遲控制信號生成電路包含減法器，其從上述相位信息中減去第1值后輸出；積分器，其將上述減法器的輸出積分后輸出；和加法器，其將上述積分器的輸出加上第2值后，并作為上述延遲控制信號輸出。
本發明之六，在本發明之五所述的相位調整電路中，上述延遲控制信號生成電路還具有乘法器，其將上述減法器的輸出乘以系數后輸出。上述積分器對上述乘法器的輸出積分后輸出。
依據本發明之六，可以適當確定延遲控制信號生成電路中的積分的時間常數，適當設定對載波提供延遲的控制的應答性。
本發明之七，在本發明之六所述的相位調整電路中，上述乘法器將輸入的值作為上述系數使用。
依據本發明之七，就能夠很容易變換延遲控制信號生成電路中積分的時間常數。比如，可以容易讓時間常數在控制開始時增大，而在經過一定時間后變小。
本發明之八，在本發明之五所述的相位調整電路中，上述延遲控制信號生成電路還具有正負判定電路，其判定上述減法器的輸出的正負，并將結果輸出。上述積分器將上述正負判定電路的輸出積分后輸出。
依據本發明之八，由于正負判定電路輸出正負的判定結果，就能夠縮小積分器等的電路規模。
本發明之九，在本發明之五所述的相位調整電路中，上述延遲控制信號生成電路還包含第1乘法器，其將上述減法器的輸出乘以第1系數后輸出；第2乘法器，其將上述減法器的輸出乘以第2系數后輸出；比較器，其將上述減法器的輸出和輸入的控制信號的值作比較，并輸出其結果；和選擇器，其根據上述比較器的輸出，選擇上述第1和第2乘法器中的任一個的輸出。上述積分器對上述選擇器的輸出積分后輸出。
依據本發明之九，由于減法器的輸出在控制開始時大，隨后逐漸變小，因此能夠容易切換延遲控制信號生成電路中的積分的時間常數。
本發明之十，在本發明之四所述的相位調整電路中，上述延遲控制信號生成電路包含比較器，其將上述相位信息和第1值作比較，并輸出得到的比較結果；積分器，其對上述比較結果積分后輸出；加法器，其將上述積分器的輸出加上第2值后，作為上述延遲控制信號輸出。
依據本發明之十，由于利用比較器，因此能夠使電路規模比使用減法器的情況下更小。
本發明之十一，在本發明之四所述的相位調整電路中，上述延遲選擇電路包含延遲電路，其對上述輸入的載波提供延遲后，生成被提供了互不相同延遲的多個載波并輸出；和選擇器，其根據上述延遲控制信號，從上述多個載波中選擇一個并輸出。
本發明之十二，在本發明之十一所述的相位調整電路中，上述相位差檢測調整電路，給上述延遲后的載波提供延遲，并生成被提供互不相同的延遲的多個載波，從上述多個載波中選擇1個并作為上述相位調整后的載波輸出。上述相位差檢測調整電路提供的延遲的最大值，比上述延遲選擇電路提供的延遲的最大值小。
本發明之十三，提供一種解調電路，包含載波延遲調整電路，其依據相位信息將輸入的載波延遲后輸出； 相位差檢測調整電路，其求出輸入信號和上述延遲后的載波之間的相位差，并將與此相應的值作為上述相位信息輸出，調整上述延遲后的載波，使其相位與上述輸入信號的相位基本一致，并輸出相位調整后的載波；乘法器，其將上述輸入信號和上述相位調整后的載波作乘法運算；和二值化電路，其將根據上述乘法器運算的結果與閾值作比較，并將其結果輸出。上述相位差檢測調整電路，在常規狀態下將表示具有相位差的值作為上述相位信息輸出。
依據本發明之十三，由于具備可以穩定輸出相位與輸入信號的相位基本一致的載波的相位調整電路，所以能夠穩定進行輸入信號的解調。因此，在輸入信號根據地址信息調制的情況下，能夠得到正確的地址信息。
本發明之十四，提供一種相位調整電路，包含載波延遲調整電路，其依據相位信息將輸入的載波延遲后輸出；和相位差檢測電路，其求出輸入信號和與上述延遲后的載波對應的信號之間的相位差，將與其對應的值作為上述相位信息輸出。上述相位差檢測電路，在常規狀態下將表示具有相位差的值作為上述相位信息輸出；上述載波延遲調整電路延遲上述輸入的載波，以便讓上述延遲后的載波或者據此生成的載波，作為其相位與上述輸入信號的相位基本一致的相位調整后的載波輸出。
依據本發明之十四，能夠穩定輸出相位與輸入信號的相位基本一致的載波。而且，由于只是在載波延遲調整電路中，調整對載波提供的延遲，因此能夠使電路規模變得比較小。
本發明之十五，在本發明之十四所述的相位調整電路中，還具有載波形成電路，其將上述延遲后的載波，變換成不同波形的載波后，將其作為上述相位調整后的載波輸出。
本發明之十六，在本發明之十四所述的相位調整電路中，還具有載波形成電路，其將輸入的載波，變換成不同波形的載波后輸出。上述載波延遲調整電路，利用上述載波形成電路的輸出進行處理，并將上述延遲后的載波，作為上述相位調整后的載波輸出。
本發明之十七，在本發明之十四所述的相位調整電路中，還具備延遲電路，其對上述延遲后的載波進一步延遲后輸出。上述相位差檢測電路，求出上述輸入信號和上述延遲電路的輸出之間的相位差。
本發明之十八，在本發明之十七所述的相位調整電路中，上述延遲電路構成為能控制對上述延遲后的載波提供的延遲的大小。
本發明之十九，在本發明之十四所述的相位調整電路中，上述相位差檢測電路對求出的相位差施加偏置，并作為上述相位信息輸出。
本發明之二十，在本發明之十四所述的相位調整電路中，上述載波延遲調整電路，依據上述相位信息，對上述輸入的載波提供第1延遲后并作為上述相位調整后的載波輸出，并且，對上述輸入的載波提供與上述第1延遲具有給定差的第2延遲后輸出。上述相位差檢測電路，求出上述輸入信號和被提供上述第2延遲的載波之間的相位差。
本發明之二十一，在本發明之十四所述的相位調整電路中，還具有延遲電路，對上述延遲后的載波進一步延遲，并作為上述相位調整后的載波輸出。
本發明之二十二，在本發明之十四所述的相位調整電路中，上述載波延遲調整電路包含延遲控制信號生成電路，其依據上述相位信息，生成并輸出延遲控制信號，控制對上述輸入的載波提供的延遲；和延遲選擇電路，其根據上述延遲控制信號，對上述輸入的載波提供延遲后輸出。
本發明之二十三，在本發明之二十二所述的相位調整電路中，上述延遲控制信號生成電路包含減法器，其從上述相位信息中減去第1值后輸出；積分器，其將上述減法器的輸出積分后輸出；和加法器，其將上述積分器的輸出加上第2值，并作為上述延遲控制信號輸出。
本發明之二十四，在本發明之二十三所述的相位調整電路中，上述延遲控制信號生成電路還具備乘法器，其將上述減法器的輸出乘以系數后輸出。上述積分器將上述乘法器的輸出積分后輸出。
本發明之二十五，在本發明之二十四所述的相位調整電路中，上述乘法器將輸入的值作為上述系數使用。
本發明之二十六，在本發明之二十三所述的相位調整電路中，上述延遲控制信號生成電路還具備正負判定電路，其判定上述減法器的輸出的正負，并輸出其結果。上述積分器將上述正負判定電路的輸出積分后輸出。
本發明之二十七，在本發明之二十三所述的相位調整電路中，上述延遲控制信號生成電路還包含第1乘法器，其將上述減法器的輸出乘以第1系數后輸出；第2乘法器，其將上述減法器的輸出乘以第2系數后輸出；比較器，其將上述減法器的輸出與輸入的控制信號的值作比較，并輸出其結果；和選擇器，其根據上述比較器的輸出，選擇上述第1或者第2乘法器中任一個輸出。上述積分器將上述選擇器的輸出積分后輸出。
本發明之二十八，在本發明之二十二所述的相位調整電路中，上述延遲控制信號生成電路還包含比較器，其比較上述相位信息和第1值，并輸出得到的比較結果；積分器，其將上述比較結果積分后輸出；和加法器，其將上述積分器的輸出加上第2值后，并作為上述延遲控制信號輸出。
本發明之二十九，在本發明之二十二所述的相位調整電路中，上述延遲選擇電路包含延遲電路，其對上述輸入的載波提供延遲后，生成被提供了互不相同的延遲的多個載波后輸出；和選擇器，其根據上述延遲控制信號，從上述多個載波中選擇一個后輸出。
本發明之三十，提供一種解調電路，包含載波延遲調整電路，其依據相位信息將輸入的載波延遲后輸出；與上述延遲后的載波對應的信號之間的相位差，將與其對應的值作為上述相位信息輸出；乘法器，其將上述輸入信號和上述相位調整后的載波作乘法運算；和二值化電路，其將上述乘法器運算的結果與閾值作比較，并將其結果輸出。上述相位差檢測調整電路，在常規狀態下將表示具有相位差的值作為上述相位信息輸出；上述載波延遲調整電路延遲上述輸入的載波，以便讓上述延遲后的載波或者據此生成的載波，作為其相位與上述輸入信號的相位基本一致的上述相位調整后的載波輸出。
依據本發明之三十，由于具備可以穩定輸出相位與輸入信號的相位基本一致的載波的相位調整電路，所以能夠穩定進行輸入信號的解調。而且，由于只是在載波延遲調整電路中，調整對載波提供的延遲，因此能夠縮小電路規模。
根據本發明，由于能比較穩定地得到相位與輸入信號的相位基本一致的載波，所以能夠利用該載波穩定進行輸入信號的解調。因此，對由地址信息調制的擺動信號進行解調，就能得到正確的地址信息。


圖1表示有關本發明第1實施方式的解調電路的構成例的框圖。
圖2表示圖1的載波延遲調整電路的構成例的框圖。
圖3表示圖2的延遲控制信號生成電路的構成例的框圖。
圖4表示圖2的延遲選擇電路的構成例的框圖。
圖5表示圖4的延遲電路的構成例的電路圖。
圖6表示本發明第1實施方式的解調電路的另一構成例的框圖。
圖7表示圖2的延遲控制信號生成電路的另一構成例的框圖。
圖8表示圖2的延遲控制信號生成電路的又一構成例的框圖。
圖9表示圖2的延遲控制信號生成電路的又一構成例的框圖。
圖10表示圖2的延遲控制信號生成電路的又一構成例的框圖。
圖11表示具有圖1的相位差檢測調整電路的延遲電路的電路圖。
圖12表示有關本發明第2實施方式的解調電路的構成例的框圖。
圖13表示有關有關本發明第2實施方式的第1變形例的解調電路的構成例的框圖。
圖14表示有關本發明第2實施方式的第2變形例的解調電路的構成例的框圖。
圖15表示有關本發明第2實施方式的第3變形例的解調電路的構成例的框圖。
圖16表示有關本發明第2實施方式的第4變形例的解調電路的構成例的框圖。
圖17表示有關本發明第2實施方式的第5變形例的解調電路的構成例的框圖。
圖18表示擺動信號的波形例的曲線。
圖19表示以往的解調電路的構成例的框圖。
圖20(a)表示載波的相位比擺動信號的相位稍微超前時載波和擺動信號之間的關系曲線。(b)表示載波的相位比擺動信號的相位稍微滯后時載波和擺動信號之間的關系曲線。
圖中3-BPF，4-乘法器，5-LPF，6-二值化電路，10、210、310、410、510、610、710、810-相位調整電路，12、212、612-載波延遲調整電路，14-相位差檢測調整電路，16-載波形成電路，18、418、518-相位差檢測電路，19、419-延遲電路，22、122、222、322、422-延遲控制信號生成電路，24-延遲選擇電路，32-減法器，33-正負判定電路，34、34A、34B-乘法器，35-比較器，36-積分器，37-選擇器，38-加法器，39-比較器，100、200、300、400、500、600、700、800-解調電路。
具體實施例方式
以下，參照附圖來說明有關本發明的實施方式。
(第1實施方式)圖1表示有關本發明第1實施方式的解調電路的構成例的框圖。圖1的電路包含LPF1、A/D轉換器2，和解調電路100。解調電路100，包含BPF(band-pass filter帶通濾波器)、乘法器4、LPF(low-pass filter低通濾波器)5、二值化電路6，和相位調整電路10。相位調整電路10，包含載波延遲調整電路12、相位差檢測調整電路14，和載波形成電路16。
比如，就有關使用DVD+R光盤和DVD+RW光盤的情況進行說明。這時，如圖18所示，擺動信號，其周期為32T(T為通道時鐘周期)，是與DVD-R光盤等的情況相比頻率更高的信號。以下，作為相位信息PH，將相位差0～31T用整數值0～31表示。相位信息PH的值，通常為零或正值。比如，相位差變小時，相位信息PH的值，按2，1，0，31，30…變化。
光拾取器(圖示略)，將在光盤上照射光束而反射的光變換成電信號后，輸出得到的擺動信號WB。擺動信號WB，根據記錄有地址信息的擺動紋槽而調制。擺動信號WB，為根據地址信息按BPSK方式調制的信號，因此如果解調擺動信號WB，就能夠得到地址信息。
LPF1，從作為模擬信號的擺動信號WB中除去高頻噪聲后輸出，A/D轉換器2，將LPF1的輸出轉換成數字信號，然后輸出數字化的擺動信號WD。BPF3，將從A/D轉換器2輸入的擺動信號WD的噪聲進一步除去后，得到的擺動信號WDF輸出到乘法器4以及相位差檢測調整電路14。
載波延遲調整電路12中，輸入與擺動信號WB具有同一周期，由PLL(phase locked loop鎖相環)電路(圖示略)生成的載波CB。載波CB為脈沖信號，其值采用1比特來表示。載波延遲調整電路12，使依據相位差檢測調整電路14輸出的相位信息PH將載波CB延遲，并將延遲后的載波DCB輸出到載波形成電路16。
載波形成電路16，將載波DCB轉換成與之具有同一周期的正弦波，然后將載波DCR輸出到相位差檢測調整電路14。載波DCR，為其值采用多比特表示的信號。并且，載波形成電路16，將載波DCB，也可以轉換成具有三角波等其它波形的信號。
相位差檢測調整電路14，檢測出擺動信號WDF和延遲的載波DCR之間的相位差，并將相位信息PH輸出到載波延遲調整電路12。而且，相位差檢測調整電路14，調整延遲的載波DCR，使其相位與擺動信號WDF的相位基本一致，然后將相位調整后的載波ICR輸出到乘法器4。
乘法器4，將BPF3輸出的擺動信號WDF，和相位調整后的載波ICR相乘后輸出到LPF5。LPF5，將乘法器4的輸出平滑化后輸出。二值化電路6，將LPF5的輸出和閾值進行比較，作為解調其結果所得到的地址信息輸出。
這里，延遲的載波DCR和擺動信號WDF間的相位差，為載波DCR以及擺動信號WDF的半周期，即，相當于16T。為此，在常規狀態下，相位差檢測調整電路14，將相位差16T的表示值“16”作為相位信息PH輸出。
圖2表示圖1的載波延遲調整電路12的構成例的框圖。載波延遲調整電路12包含延遲控制信號生成電路22、和延遲選擇電路24。延遲控制信號生成電路22，對相位信息PH進行積分等運算，并生成與相位信息PH相應的延遲控制信號DCN，再輸出到延遲選擇電路24。延遲選擇電路24，從輸入的載波CB中，將提供與延遲控制信號DCN相應的延遲的信號，作為延遲載波DCB輸出。
圖3表示圖2的延遲控制信號生成電路22的構成例的框圖。延遲控制信號生成電路22包含減法器32、乘法器34、積分器36和加法器38。
減法器32，從相位信息PH中減去參照值VA后輸出。參照值VA，可以是固定值，也可以是由寄存器提供的值。這里，參照值VA設為“16”。乘法器34，將減法器32的輸出乘以系數后輸出。系數可以是乘法器34中輸入的值CCN，也可以是預定的值。積分器36，將乘法器34的輸出積分后輸出。加法器38，將積分器36的輸出中加上參照值VB，并將其作為延遲控制信號DCN輸出。參照值VB，可以是固定值，也可以是由寄存器提供的值。這里，參照值VB設為與參照值VA相同的“16”。
圖4表示圖2的延遲選擇電路24的構成例的框圖。延遲選擇電路24包含延遲電路42和選擇器44。圖5表示圖4的延遲電路42的構成例的電路圖。
如圖5所示，延遲電路42，具有串聯連接的31個鎖存器54。鎖存器54中，分別有通道時鐘輸入，各個鎖存器54中，每次輸入該時鐘脈沖，都將保持的值輸出到下一段的鎖存裝置。因此，延遲電路42，輸出讓載波CB具有互不相同的延遲0～31T的載波S0～S31。圖4的選擇器44，根據延遲控制信號DCN選擇載波S0～S31中的一個，將其作為延遲的載波DCB輸出。
相位差檢測調整電路14，對于擺動信號WDF的載波DCR的相位的延遲作為相位信息PH輸出后，載波DCR的延遲大時，延遲控制信號DCN的值也變大。這里，延遲選擇電路24，在載波S0～S31中，延遲控制信號DCN的值越大，就越選擇比延遲小的載波。
這樣，根據圖1的相位調整電路10，在常規狀態下，由于將表示具有相位差的值“16”作為相位信息PH輸出，在相位差通常由零或者正值表示的情況下，就能使相位差不會在“0”等零附近的值和載波的1個周期的近似值“31”等之間重復了。因此，就能穩定輸出相位與擺動信號WDF的相位基本一致的載波ICR。為此，根據解調電路100，就能穩定進行擺動信號的解調，能夠確切地讀取地址。
圖6表示有關本發明第1實施方式的解調電路的另一構成例的框圖。圖6的解調電路200，是在圖1的解調電路100中，具備替代相位調整電路10的相位調整電路210。相位調整電路210包含載波延遲調整電路212、相位差檢測調整電路14、和載波形成電路16。
圖1的解調電路100，對載波CB延遲后，轉換成正弦波等的波形，而圖6的解調電路200，是將載波CB轉換成正弦波等之后，進行延遲，在這一點上相互不同。
載波形成電路16中，輸入具有與擺動信號WB相同周期的載波CB。載波形成電路16，將載波CB轉換成與之具有同一周期的正弦波后，將其作為載波CR輸出到載波延遲調整電路212。載波CR的值由多比特表示。載波延遲調整電路212，依據相位差檢測調整電路14輸出的相位信息PH讓載波CR延遲，并將延遲后的載波DCR輸出到相位差檢測調整電路14。其它點，由于與圖1的解調電路同樣，在此省略其說明。
載波延遲調整電路212，為與圖1的載波延遲調整電路12基本相同的構成，但是替代了圖2的延遲選擇電路24，而包括可以將由多比特表示的載波CR延遲后輸出的延遲選擇電路。即，載波延遲調整電路212的延遲選擇電路，需要替代圖5的延遲電路42，而包括將多個與之相同的電路并列構成的延遲電路，并且需要替代圖4的選擇器44，而包括從由多比特表示的多個信號中選擇一個的選擇器。
這樣，根據圖6的解調電路200，也能同圖1的解調電路100一樣，能夠穩定進行擺動信號的解調，能夠確切地讀取地址。但是，由于載波延遲調整電路處理的載波的比特數不同，因此圖1的解調電路100可以減少電路規模。
圖7表示圖2的延遲控制信號生成電路的另一構成例的框圖。圖7的延遲控制信號生成電路122，是從圖3的延遲控制信號生成電路22中省去乘法器34的電路。在沒必要細微控制時間常數的情況下，可以利用圖7所示的延遲控制信號生成電路122。
圖8表示圖2的延遲控制信號生成電路的又一構成例的框圖。圖8的延遲控制信號生成電路222，代替圖3的延遲控制信號生成電路22中的乘法器34，而具有正負判定電路33。正負判定電路33，判定減法器32的輸出的正負，并將其結果輸出到積分器36。具體來講，正負判定電路33，在減法器32的輸出為正的情況下，輸出為“1”，在為零的情況下，輸出為“0”，在其它情況下，輸出為“-1”。利用正負判定電路33，就能夠比使用乘法器34的情況下縮小電路規模。
圖9表示圖2的延遲控制信號生成電路的又一構成例的框圖。圖9的延遲控制信號生成電路322，代替圖3的延遲控制信號生成電路22中的乘法器34，而具有第1以及第2乘法器34A、34B，選擇器37、和比較器39。
乘法器34A、34B，分別保持各自不同的系數。這里，作為例子，使乘法器34A保持的系數，比乘法器34B保持的系數大。乘法器34A、34B，將分別保持的系數乘以減法器32的輸出，并將得到的結果輸出到選擇器37。比較器39，將減法器32的輸出，和從延遲控制信號生成電路322的外部輸入的控制信號CS的值作比較，并將其結果輸出到選擇器37。選擇器37，根據比較器39的輸出，選擇乘法器34A、34B中的任一項輸出，并輸出到積分器36。
減法器32的值，在控制開始時較大，之后，逐漸接近于零。這里，選擇器37，在減法器32的輸出比控制信號CS的值大的情況下，選擇乘法器34A的輸出，在其它情況下，選擇乘法器34B的輸出。于是，在控制開始時使控制迅速接近常規狀態，在控制接近常規狀態后就能夠穩定進行控制。
圖10表示圖2的延遲控制信號生成電路的又一構成例的框圖。圖10的延遲控制信號生成電路422，替代圖7的延遲控制信號生成電路122的減法器322，而具有比較器35。比較器35，將輸入的相位信息PH的值與參照值VA作比較，在相位信息PH的值較大的情況下，輸出“1”；在兩者相等的情況下，輸出“0”；在其它情況下，輸出“-1”，輸出結果分別輸入到積分器36。利用比較器35，就能夠比使用減法器32的情況下縮小電路規模。
圖11表示具有圖1的相位差檢測調整電路14的延遲電路62的電路圖。相位差檢測調整電路14，具有如圖11所示的延遲電路62，其將延遲的載波DCR進一步延遲后輸出。延遲電路62，具有多個將鎖存器54串聯連接的電路64。電路64，與延遲電路42類似，但電路64中的鎖存器54的數量比延遲電路42中要少，比如為17個。
電路64中分別輸入載波DCR的各比特，其各比特，與通道時鐘同期被輸入到下一級的鎖存器54。信號U0～U17為對各個載波DCR有0～17T的延遲的信號。同樣，信號V0～V17也是對各個載波DCR有0～17T的延遲。這些信號中，提供同一延遲的多個信號(比如信號U16、V16等)，構成1個載波。因此，延遲電路62，輸出對載波DCR提供互不相同的延遲0～17T的多個載波。相位差檢測調整電路14，在這些多個載波中，選擇相位與擺動信號WDF基本相等的載波，并作為載波ICR輸出。
圖1的解調電路100，控制載波DCR和擺動信號WDF之間的相位差，使其在載波DCR以及擺動信號WDF的半周期(即，16T)，因此控制在常規狀態后，相位差檢測調整電路14，選擇經過16個鎖存器54輸出的信號U16、V16等，并輸出。為此，相位差檢測調整電路14，不必如延遲選擇電路24那樣給載波提供最大31T的延遲，只要給載波提供較之小的如16T一般大的延遲即可。
即，相位差檢測調整電路14，具有鎖存器54，有關其載波DCR的各位，只有其數量超過16位則可，不必如圖5的延遲電路42那樣具有31個鎖存器54。換言之，相位差檢測調整電路14，具有的鎖存器54，有關載波DCR的各比特，只要是比產生相當于載波DCR以及擺動信號WDF的1個周期的延遲而需要的數中減1后(本實施方式中為31)還小的數則可。并且，代替鎖存器，也可以是利用存儲多比特的寄存器。
(第2實施方式)圖12表示有關本發明第2實施方式的解調電路的構成例的框圖。解調電路300，在圖1的解調電路100中，替代了相位調整電路10而包括相位調整電路310。相位調整電路310包含載波延遲調整電路12、載波形成電路16、相位差檢測電路18、和延遲電路19。
與圖1的解調電路100一樣，BPF3中，輸入經過LPF1以及A/D轉換器2的擺動信號WD。BPF3，進一步除去擺動信號WD的噪聲，得到的擺動信號WDF輸出到乘法器4以及相位差檢測電路18。載波延遲調整電路12以及載波形成電路16與參照圖1的說明相同。
載波延遲調整電路12，依據相位信息PH延遲載波CB，并將延遲的載波DCB輸出到載波形成電路16。這時，載波延遲調整電路12，考慮由載波形成電路16生成的延遲，根據延遲后的載波DCB由載波形成電路16生成與擺動信號WDF同相位的載波DCR，由此對載波CB進行延遲。載波形成電路16，將生成的載波DCR作為相位調整后的載波輸出到乘法器4以及延遲電路19。
延遲電路19，向載波形成電路16輸出的載波DCR，提供擺動信號WD的半周期(即16T)的延遲，并輸出到相位差檢測電路18。相位差檢測電路18，依據延遲電路19的輸出的上升沿，檢測出BPF3輸出的擺動信號WDF和延遲電路19的輸出之間的相位差，并將其作為相位信息PH輸出到載波延遲調整電路12。相位信息PH的值，為0～31。
這里，常規狀態下，由于載波DCR和擺動信號WDF只能是同相位，使延遲電路19的輸出和擺動信號WDF之間的相位差，控制在擺動信號WD的半周期，即，接近于16T。為此，常規狀態下，相位差檢測電路18，將值“16”作為相位信息PH輸出。
圖3的延遲控制信號生成電路22中使用的VA值，在常規狀態下為相位差檢測電路18輸出的相位信息PH的值，是圖12的載波延遲控制調整電路12中的“16”。參照值VB，為常規狀態下使載波形成電路16輸出的載波DCR與擺動信號WDF同相位的延遲控制信號DCN的值。
圖1的解調電路中，是在載波延遲調整電路12以及相位差檢測調整電路14雙方中生成提供各不相同延遲的多個載波，并從其中選擇1個，但在圖12的解調電路中，只是在載波延遲調整電路12中，生成以及選擇這樣的多個載波。因此，根據圖12的解調電路，就能夠減少鎖存器、寄存器等的數量，縮小電路規模。
(第2實施方式的第1變形例)圖13表示有關本發明第2實施方式的第1變形例的解調電路的構成例的框圖。圖13的解調電路400，在圖12的解調電路300中，替代了相位調整電路310而包括相位調整電路410。相位調整電路410，在圖12的相位調整電路310中，替代了相位差檢測電路18以及延遲電路19，而分別具有相位差檢測電路418以及延遲電路419。
延遲電路419，接受的并非載波形成電路16輸出的載波DCR，而是載波延遲調整電路12輸出的載波DCB，并給以提供給定的延遲后輸出給相位差檢測電路418。相位差檢測電路418，與圖12的相位差檢測電路18一樣，檢測出BPF3輸出的擺動信號WDF和延遲電路419的輸出之間的相位差，并將其作為相位信息PH輸出到載波延遲調整電路12。如果延遲電路419提供的延遲與延遲電路19相同，在常規狀態下的相位信息PH的值，是比圖12的情況下載波形成電路16產生的延遲還小的值。
而且，向延遲電路419中，輸入延遲控制信號DL，就能將與之相應的延遲提供給載波DCB。為此，根據延遲控制信號DL，就能夠控制相位信息PH的值，能夠使常規狀態下的相位信息PH的值確切為0以外的值。
延遲電路419，由于采用將由1比特表示的載波DCB延遲的構成即可，因此與延遲由多比特表示的載波DCR的延遲電路19相比，可以縮小電路規模。
(第2實施方式的第2變形例)圖14表示有關本發明第2實施方式的第2變形例的解調電路的構成例的框圖。圖14的解調電路500，在圖13的解調電路400中，替代了相位調整電路410而包括相位調整電路510。相位調整電路510，在圖13的相位調整電路410中，替代了相位差檢測電路418而包括相位差檢測電路518，但沒有包括延遲電路419。
向相位差檢測電路518，輸入偏置控制信號OC。相位差檢測電路518，檢測出擺動信號WDF，和載波延遲調整電路12輸出的載波DCB之間的相位差，并將其加上與偏置控制信號OC相應的值，將得到的值作為相位信息PH輸出到載波延遲調整電路12。偏置控制信號OC，在常規狀態下，為相位信息PH的值是16的信號。
根據圖14的解調電路500，由于不需要延遲電路419，因此能夠實現比圖13的解調電路400在電路上的小規模化。而且，由于在控制循環中沒有延遲電路419，因此控制響應快，能夠使載波DCR的相位可以更早與擺動信號WDF保持一致。
(第2實施方式的第3變形例)圖15表示有關本發明第2實施方式的第3變形例的解調電路的構成例的框圖。圖15的解調電路600，在圖13的解調電路400中，替代了相位解調電路410，而包括相位調整電路610。相位調整電路610，在圖13的相位調整電路410中，替代了載波延遲調整電路12，而包括載波延遲調整電路612，但不具有延遲電路419。
載波延遲調整電路612，與載波延遲調整電路12一樣向載波形成電路16輸出載波DCB之外，向相位差檢測電路418輸出與此不同延遲的載波DCB2。載波DCB2，考慮由載波形成電路16產生的延遲，為與載波DCR之間的相位差是16T的信號，與載波DCB之間的相位差為一定值。
圖15的解調電路600，由于不需要延遲電路419，因此能夠實現比圖13的解調電路400在電路上的小規模化。
(第2實施方式的第4變形例)圖16表示有關本發明第2實施方式的第4變形例的解調電路的構成例的框圖。圖16的解調電路700，在圖12的解調電路300中，替代了相位調整電路310，而包括相位調整電路710。相位調整電路710，在圖12的相位調整電路310中，將延遲電路19的輸出不是提供給相位差檢測電路18而是提供給乘法器4，將載波16的輸出提供給相位差檢測電路18。
相位調整電路710，使載波形成電路16輸出的載波DCR與擺動信號WDF之間的相位差控制為16T。根據圖16的解調電路700，由于延遲電路19在控制循環之外，因此控制響應快，能夠使延遲電路19輸出的載波的相位更早與擺動信號WDF保持一致。
并且，也可以使給圖3的加法器38提供的參照值VB變化。這種情況下，給載波延遲調整電路12輸出的載波DCB提供的延遲變化了，就能夠控制對乘法器4提供的載波的延遲。
而且，依據參照值VB，如果延遲電路19對載波DCR提供的延遲變化了，對乘法器4提供的載波和擺動信號WDF之間的相位仍保持一致，而使載波延遲調整電路12以及延遲電路19所提供的延遲變化。
(第2實施方式的第5變形例)圖17表示有關本發明第2實施方式的第5變形例的解調電路的構成例的框圖。圖17的解調電路800，在圖12的解調電路300中，替代了相位調整電路310，而包括相位調整電路810。相位調整電路810，在圖12的相位調整電路310中，替代了載波延遲調整電路12而具有載波延遲調整電路212。
圖12的解調電路300，給載波CB提供延遲后，向正弦波等波形進行轉換，而圖17的解調電路800，使載波CB向正弦波等轉換后，提供延遲，這一點上不同。
載波延遲調整電路212，使延遲的載波DCR作為相位調整后的載波輸出到延遲電路19以及乘法器4，除此之外，載波形成電路16以及載波延遲調整電路212，與參照圖6的說明一樣。而且，其它點由于與圖12的解調電路300一樣，在此省略其詳細說明。
這樣，根據圖17的解調電路800，也能和圖12的解調電路300一樣，穩定進行擺動信號的解調，能夠確切地讀取地址。但是，由于載波延遲調整電路處理的載波的比特數不同，因此圖12的解調電路300可以縮小電路規模。
另外，在圖12～圖17的解調電路中，對使用具有圖3的延遲控制信號生成電路22的載波延遲調整電路12、212的情況進行說明了，然而也可以替代延遲控制信號生成電路22，利用具有圖7～圖10的延遲控制信號生成電路122、222、322、422中任一個的載波延遲調整電路。
而且，常規狀態下，主要對相位差檢測調整電路14和相位差檢測電路18輸出的相位信息PH的值為16進行控制的情況進行了說明，但是也可以在常規狀態下以0以外的其它值作為相位信息PH輸出。
另外，以上的實施方式中，也可以不包括載波形成電路16。這種情況下，乘法器4，在載波延遲調整電路12、212輸出的載波DCB、DCR、和擺動信號WDF之間進行乘法運算。
本發明中的相位調整電路以及解調電路，對根據地址信息調制的擺動信號進行解調，能夠得到正確的地址信息，對于在擺動紋槽上記錄地址信息的光盤的記錄或者再生裝置等都是有用的。
權利要求
1.一種相位調整電路，其特征在于，包含載波延遲調整電路，其依據相位信息將輸入的載波延遲后輸出；和相位差檢測調整電路，其求出輸入信號和所述延遲后的載波之間的相位差，并將與此相應的值作為所述相位信息輸出，調整所述延遲后的載波，使其相位與所述輸入信號的相位基本一致，并輸出相位調整后的載波；所述相位差檢測調整電路，在常規狀態下將表示具有相位差的值作為所述相位信息輸出。
2.根據權利要求1所述的相位調整電路，其特征在于，還具有載波形成電路，其將所述延遲后的載波變換成不同波形的載波后輸出；所述相位差檢測調整電路利用所述載波形成電路的輸出進行處理。
3.根據權利要求1所述的相位調整電路，其特征在于，還具有載波形成電路，其將輸入的載波變換成不同波形的載波后輸出；所述載波延遲調整電路利用所述載波形成電路的輸出進行處理。
4.根據權利要求1所述的相位調整電路，其特征在于，所述載波延遲調整電路包含延遲控制信號生成電路，其依據所述相位信息，生成并輸出延遲控制信號，對向所述輸入的載波提供的延遲進行控制；和延遲選擇電路，根據所述延遲控制信號，向所述輸入的載波提供延遲并輸出。
5.根據權利要求4所述的相位調整電路，其特征在于，所述延遲控制信號生成電路，包含減法器，其從所述相位信息中減去第1值后輸出；積分器，其將所述減法器的輸出積分后輸出；和加法器，其將所述積分器的輸出加上第2值后，并作為所述延遲控制信號輸出。
6.根據權利要求5所述的相位調整電路，其特征在于，所述延遲控制信號生成電路還具有乘法器，其將所述減法器的輸出乘以系數后輸出；所述積分器對所述乘法器的輸出積分后輸出。
7.根據權利要求6所述的相位調整電路，其特征在于，所述乘法器將輸入的值作為所述系數使用。
8.根據權利要求5所述的相位調整電路，其特征在于，所述延遲控制信號生成電路還具有正負判定電路，其判定所述減法器的輸出的正負，并將結果輸出；所述積分器將所述正負判定電路的輸出積分后輸出。
9.根據權利要求5所述的相位調整電路，其特征在于，所述延遲控制信號生成電路還包含第1乘法器，其將所述減法器的輸出乘以第1系數后輸出；第2乘法器，其將所述減法器的輸出乘以第2系數后輸出；比較器，其將所述減法器的輸出和輸入的控制信號的值作比較，并輸出其結果；和選擇器，其根據所述比較器的輸出，選擇所述第1和第2乘法器中的任一個的輸出；所述積分器對所述選擇器的輸出積分后輸出。
10.根據權利要求4所述的相位調整電路，其特征在于，所述延遲控制信號生成電路包含比較器，其將所述相位信息和第1值作比較，并輸出得到的比較結果；積分器，其對所述比較結果積分后輸出；加法器，其將所述積分器的輸出加上第2值后，作為所述延遲控制信號輸出。
11.根據權利要求4所述的相位調整電路，其特征在于，所述延遲選擇電路包含延遲電路，其對所述輸入的載波提供延遲后，生成被提供了互不相同延遲的多個載波并輸出；和選擇器，其根據所述延遲控制信號，從所述多個載波中選擇一個并輸出。
12.根據權利要求11所述的相位調整電路，其特征在于，所述相位差檢測調整電路，給所述延遲后的載波提供延遲，并生成被提供互不相同的延遲的多個載波，從所述多個載波中選擇1個并作為所述相位調整后的載波輸出；所述相位差檢測調整電路提供的延遲的最大值，比所述延遲選擇電路提供的延遲的最大值小。
13.一種解調電路，其特征在于，包含載波延遲調整電路，其依據相位信息將輸入的載波延遲后輸出；相位差檢測調整電路，其求出輸入信號和所述延遲后的載波之間的相位差，并將與此相應的值作為所述相位信息輸出，調整所述延遲后的載波，使其相位與所述輸入信號的相位基本一致，并輸出相位調整后的載波；乘法器，其將所述輸入信號和所述相位調整后的載波作乘法運算；和二值化電路，其將根據所述乘法器運算的結果與閾值作比較，并將其結果輸出；所述相位差檢測調整電路，在常規狀態下將表示具有相位差的值作為所述相位信息輸出。
14.一種相位調整電路，其特征在于，包含載波延遲調整電路，其依據相位信息將輸入的載波延遲后輸出；和相位差檢測電路，其求出輸入信號和與所述延遲后的載波對應的信號之間的相位差，將與其對應的值作為所述相位信息輸出；所述相位差檢測電路，在常規狀態下將表示具有相位差的值作為所述相位信息輸出；所述載波延遲調整電路延遲所述輸入的載波，以便讓所述延遲后的載波或者據此生成的載波，作為其相位與所述輸入信號的相位基本一致的相位調整后的載波輸出。
15.根據權利要求14所述的相位調整電路，其特征在于，還具有載波形成電路，其將所述延遲后的載波，變換成不同波形的載波后，將其作為所述相位調整后的載波輸出。
16.根據權利要求14所述的相位調整電路，其特征在于，還具有載波形成電路，其將輸入的載波，變換成不同波形的載波后輸出；所述載波延遲調整電路，利用所述載波形成電路的輸出進行處理，并將所述延遲后的載波，作為所述相位調整后的載波輸出。
17.根據權利要求14所述的相位調整電路，其特征在于，還具備延遲電路，其對所述延遲后的載波進一步延遲后輸出；所述相位差檢測電路，求出所述輸入信號和所述延遲電路的輸出之間的相位差。
18.根據權利要求17所述的相位調整電路，其特征在于，所述延遲電路構成為能控制對所述延遲后的載波提供的延遲的大小。
19.根據權利要求14所述的相位調整電路，其特征在于，所述相位差檢測電路對求出的相位差施加偏置，并作為所述相位信息輸出。
20.根據權利要求14所述的相位調整電路，其特征在于，所述載波延遲調整電路，依據所述相位信息，對所述輸入的載波提供第1延遲后并作為所述相位調整后的載波輸出，并且，對所述輸入的載波提供與所述第1延遲具有給定差的第2延遲后輸出；所述相位差檢測電路，求出所述輸入信號和被提供所述第2延遲的載波之間的相位差。
21.根據權利要求14所述的相位調整電路，其特征在于，還具有延遲電路，對所述延遲后的載波進一步延遲，并作為所述相位調整后的載波輸出。
22.根據權利要求14所述的相位調整電路，其特征在于，所述載波延遲調整電路包含延遲控制信號生成電路，其依據所述相位信息，生成并輸出延遲控制信號，控制對所述輸入的載波提供的延遲；和延遲選擇電路，其根據所述延遲控制信號，對所述輸入的載波提供延遲后輸出。
23.根據權利要求22所述的相位調整電路，其特征在于，所述延遲控制信號生成電路包含減法器，其從所述相位信息中減去第1值后輸出；積分器，其將所述減法器的輸出積分后輸出；和加法器，其將所述積分器的輸出加上第2值，并作為所述延遲控制信號輸出。
24.根據權利要求23所述的相位調整電路，其特征在于，所述延遲控制信號生成電路還具備乘法器，其將所述減法器的輸出乘以系數后輸出；所述積分器將所述乘法器的輸出積分后輸出。
25.根據權利要求24所述的相位調整電路，其特征在于，所述乘法器將輸入的值作為所述系數使用。
26.根據權利要求23所述的相位調整電路，其特征在于，所述延遲控制信號生成電路還具備正負判定電路，其判定所述減法器的輸出的正負，并輸出其結果；所述積分器將所述正負判定電路的輸出積分后輸出。
27.根據權利要求23所述的相位調整電路，其特征在于，所述延遲控制信號生成電路還包含第1乘法器，其將所述減法器的輸出乘以第1系數后輸出；第2乘法器，其將所述減法器的輸出乘以第2系數后輸出；比較器，其將所述減法器的輸出與輸入的控制信號的值作比較，并輸出其結果；和選擇器，其根據所述比較器的輸出，選擇所述第1或者第2乘法器中任一個輸出；所述積分器將所述選擇器的輸出積分后輸出。
28.根據權利要求22所述的相位調整電路，其特征在于，所述延遲控制信號生成電路還包含比較器，其比較所述相位信息和第1值，并輸出得到的比較結果；積分器，其將所述比較結果積分后輸出；和加法器，其將所述積分器的輸出加上第2值后，并作為所述延遲控制信號輸出。
29.根據權利要求22所述的相位調整電路，其特征在于，所述延遲選擇電路包含延遲電路，其對所述輸入的載波提供延遲后，生成被提供了互不相同的延遲的多個載波后輸出；和選擇器，其根據所述延遲控制信號，從所述多個載波中選擇一個后輸出。
30.一種解調電路，其特征在于，包含載波延遲調整電路，其依據相位信息將輸入的載波延遲后輸出；相位差檢測電路，其求出輸入信號和與所述延遲后的載波對應的信號之間的相位差，將與其對應的值作為所述相位信息輸出；乘法器，其將所述輸入信號和所述相位調整后的載波作乘法運算；和二值化電路，其將所述乘法器運算的結果與閾值作比較，并將其結果輸出；所述相位差檢測調整電路，在常規狀態下將表示具有相位差的值作為所述相位信息輸出；所述載波延遲調整電路延遲所述輸入的載波，以便讓所述延遲后的載波或者據此生成的載波，作為其相位與所述輸入信號的相位基本一致的所述相位調整后的載波輸出。
全文摘要
提供一種相位調整電路，包含載波延遲調整電路，依據相位信息，使輸入的載波延遲后輸出；相位差檢測調整電路，求出輸入信號和上述延遲的載波之間的相位差，并將與此相應的值作為上述相位信息輸出，調整上述延遲的載波，使其相位與上述輸入的信號的相位基本一致，并輸出相位調整后的載波。上述相位差檢測調整電路，在常規狀態下，將表示具有相位差的值作為上述相位信息輸出。這樣，就能夠穩定地調整輸入信號和載波之間的相位差。
文檔編號H04L27/22GK1601644SQ200410078688
公開日2005年3月30日 申請日期2004年9月16日 優先權日2003年9月22日
發明者永野孝一 申請人:松下電器產業株式會社