專利名稱：一種實現(xiàn)同步數(shù)字序列低階時分全交叉的方法
技術(shù)領(lǐng)域：
本發(fā)明屬于電通信中的數(shù)字信息傳輸技術(shù)領(lǐng)域，具體涉及同步數(shù)字序列的低階交叉實現(xiàn)方法。
背景技術(shù)：
同步數(shù)字序列(SDH)信號最基本也是最重要的模塊信號是同步傳送模塊1(STM-1)，其速率是155.520Mbit/s，更高等級的同步傳送模塊N(STM-N)信號是將基本模塊信號STM-1按同步復(fù)用，經(jīng)字節(jié)間插后的結(jié)果，其中N為1、4、16、64、256。
虛容器VC(Virtual Container)是用來支持SDH通道層連接的信息結(jié)構(gòu)，是SDH通道的信息終端。虛容器的包封速率與SDH網(wǎng)絡(luò)同步，即不同VC是同步的。由低階虛容器VC出來的數(shù)字流進入支路單元TU(Tributary Unit)。支路單元TU(Tributary Unit)提供低階通道層和高階通道層之間適配功能的信息結(jié)構(gòu)。SDH幀結(jié)構(gòu)是270 X N列和9行8比特字節(jié)組成的以字節(jié)結(jié)果為基礎(chǔ)的矩形塊狀幀結(jié)構(gòu)。對STM-1而言，一幀數(shù)據(jù)由270列9行8比特字節(jié)組成，共2430字節(jié)，數(shù)據(jù)結(jié)構(gòu)如圖1所示，其中0-8列是為保證信息正常、靈活、有效地傳送所必須附加的操作管理維護字節(jié)目的的段開銷字節(jié)SOH(Section Overhead)和指針部分，9-269列是信息凈負(fù)荷部分，可以經(jīng)由VC-4攜帶3個TU3或者63個TU12，按照字節(jié)間插方式時分復(fù)用組成。
數(shù)字交叉連接設(shè)備(DXC，Digital cross connect equipment)是同步數(shù)字序列(SDH)網(wǎng)絡(luò)中的一個重要傳輸設(shè)備，它是具有一個或多個準(zhǔn)同步數(shù)字體系(G.702)或同數(shù)字體系(G.707)信號端口的，可以在任何端口信號速率(及其子速率)間進行可控連接和再連接的設(shè)備，能實現(xiàn)同步傳送網(wǎng)的有效管理，可靠的網(wǎng)絡(luò)保護及自動化配線和網(wǎng)絡(luò)監(jiān)控。其中低階交叉模塊完成對支路單元的連接調(diào)度。
低階交叉以TU3/TU12為基本單元進行交換。進行低階交叉的STM-1數(shù)據(jù)是幀對齊和TU對準(zhǔn)的，即在矩形塊狀幀結(jié)構(gòu)中每個TU支路單元占據(jù)特定的幾列，低階交叉轉(zhuǎn)換為按列進行交換。傳統(tǒng)的低階交叉實現(xiàn)方法對每路輸入的STM-1信號需要一個較大的存儲器，依次將每行數(shù)據(jù)順序?qū)懭氪鎯ζ鳎?dāng)寫完完整的一行數(shù)據(jù)后，根據(jù)配置的控制信息產(chǎn)生存儲器的讀地址，將數(shù)據(jù)從存儲器中讀出。通過讀地址的跳變改變輸出數(shù)據(jù)的順序，從而完成不同時隙數(shù)據(jù)即不同的支路單元TU間的交換。但是由于對每路輸入的STM-1信號需要存儲完整的一行數(shù)據(jù)后才可以進行交叉，消耗大量的存儲器資源，并且交叉設(shè)備延時過大，達到13.8us(1/9幀長)。
發(fā)明內(nèi)容本發(fā)明的目的是提供一種實現(xiàn)同步數(shù)字序列低階時分全交叉的方法，以節(jié)約硬件資源，交叉容量可以做到更大，同時減少設(shè)備延時。
分析STM-1數(shù)據(jù)幀格式可知，每個STM-1的信息凈負(fù)荷部分可以攜帶3個TU3或者63個TU12，在進入交叉前是幀對齊和TU對準(zhǔn)的。如果是TU3，第1個TU3占據(jù)12，15，18，...，267列，第2個TU3占據(jù)13，16，19，...268列，第3個TU3占據(jù)14，17，19，...269列。如果是TU12，第1個TU12占據(jù)18，81，144，207列，第2個TU12占據(jù)19，82，145，208列，第63個TU12占據(jù)80，143，206，269列。每行的0-17列數(shù)據(jù)對應(yīng)需要18個控制數(shù)據(jù)，18-269列數(shù)據(jù)對應(yīng)需要63個控制數(shù)據(jù)。
據(jù)此，本發(fā)明采用的技術(shù)方案如下一種實現(xiàn)同步數(shù)字序列低階時分全交叉的方法，對于輸入STM-1數(shù)據(jù)的每行，只需要緩存開始的18+63個數(shù)據(jù)就可以開始交叉，輸出數(shù)據(jù)了。
所述的實現(xiàn)低階時分全交叉的方法，采用三個數(shù)據(jù)RAM緩存輸入數(shù)據(jù)，其中RAM1緩存每行開始的18列數(shù)據(jù)，RAM2和RAM3緩存每行其余數(shù)據(jù)。當(dāng)存完18-80列63個時隙數(shù)據(jù)后就可以進行交叉了。RAM2和RAM3深度為63，當(dāng)輸入數(shù)據(jù)寫入RAM2時輸出數(shù)據(jù)從RAM3讀出，當(dāng)輸入數(shù)據(jù)寫入RAM3時輸出數(shù)據(jù)從RAM2讀出，讀寫同時乒乓切換，可以由地址時隙產(chǎn)生器產(chǎn)生的ram_sel信號控制。此時控制RAM中配置18+63個控制數(shù)據(jù)，每個數(shù)據(jù)由vcnum和slotnum組成，決定輸出數(shù)據(jù)的對應(yīng)時隙來自輸入哪路輸入(vcnum)的哪個時隙(slotnum)。從控制RAM讀出數(shù)據(jù)的slotnum部分作為數(shù)據(jù)RAM的讀地址加上輔助的時隙控制信號從RAM1、RAM2或RAM3中讀出數(shù)據(jù)，控制數(shù)據(jù)的vcnum部分送到輸出多路選擇電路，選中特定的數(shù)據(jù)輸出。
進一步，控制RAM分為主備兩個，一個處于工作狀態(tài)另一個可以由CPU修改配置。主備控制RAM的切換在幀頭處進行，以實現(xiàn)無損切換。
根據(jù)前述的STM-1數(shù)據(jù)幀格式，本發(fā)明還公開一種實現(xiàn)低階空分交叉的方法，此時，輸出數(shù)據(jù)的n時隙只能來自輸入某路數(shù)據(jù)的相同n時隙?？刂芌AM中配置18+63個控制數(shù)據(jù)，依次先讀出0-17列對應(yīng)18個的控制數(shù)據(jù)，再讀出63個控制數(shù)據(jù)并重復(fù)4次，選擇輸出的每列數(shù)據(jù)來自對應(yīng)的哪路輸入數(shù)據(jù)，實現(xiàn)空分交叉。
本發(fā)明的優(yōu)點和積極效果本發(fā)明根據(jù)數(shù)據(jù)結(jié)構(gòu)特點，提出了一種新的低階交叉實現(xiàn)方案，當(dāng)存儲完一行的前18+63個數(shù)據(jù)后進行交叉，大大節(jié)省了硬件存儲器資源，減小了設(shè)備延時。
圖1為STM-1的一幀數(shù)據(jù)結(jié)構(gòu)示意圖。
圖2為本發(fā)明的同步數(shù)字序列低階時分全交叉針對一路STM-1信號實現(xiàn)方法的框圖。
圖3為時分全交叉時數(shù)據(jù)RAM的讀寫示意圖。
圖4為支持32路STM-1信號低階時分全交叉的一路輸出示意圖，具體實施方式如圖2所示，給出了本發(fā)明的同步數(shù)字序列低階時分全交叉針對一路STM-1信號實現(xiàn)方法的框圖。
低階交叉按列進行，每列對應(yīng)一個控制數(shù)據(jù)。由于每行的18-269列共252個數(shù)據(jù)屬于63個TU12或者3個TU3，字節(jié)間插，因此其控制數(shù)據(jù)實際只有63個，重復(fù)4次控制18-269列數(shù)據(jù)。每行的0-17列數(shù)據(jù)對應(yīng)需要18個控制數(shù)據(jù)。
當(dāng)工作于時分全交叉時，需要數(shù)據(jù)RAM緩存輸入數(shù)據(jù)。采用RAM1緩存每行開始的18列數(shù)據(jù)，用RAM2緩存每行的18-80列，144-206列數(shù)據(jù)，RAM3緩存每行的81-143列，207-269列數(shù)據(jù)。在輸入幀頭FP的作用下，地址時隙產(chǎn)生器產(chǎn)生RAM1的寫控制信息，以及RAM2、RAM3的寫控制信息和ram_sel等控制信號。在相應(yīng)寫控制信息作用下，第0-17列數(shù)據(jù)寫入RAM1，第18-80列數(shù)據(jù)寫入RAM2，在寫RAM2的同時數(shù)據(jù)從RAM3讀出。ram_sel控制數(shù)據(jù)寫入RAM3和從RAM2讀出數(shù)據(jù)，Ram_sel經(jīng)過一個反相器后控制數(shù)據(jù)寫入RAM2和從RAM3讀出數(shù)據(jù)。ram_sel為“0”時輸入數(shù)據(jù)寫入RAM2，輸出數(shù)據(jù)從RAM3讀出，當(dāng)ram_sel為“1”時輸入數(shù)據(jù)寫入RAM3，輸出數(shù)據(jù)從RAM2讀出，讀寫同時切換。RAM的讀寫如圖3所示。
控制RAM中配置18+63個控制數(shù)據(jù)，由CPU寫入。每個數(shù)據(jù)由vcnum和slotnum組成，低6比特[5:0]slotnum決定該輸出時隙的數(shù)據(jù)來自哪路輸入時隙。Vcnum決定輸出數(shù)據(jù)來自哪路STM-1的對應(yīng)輸入時隙數(shù)據(jù)，位寬由交叉支持的STM-1的路數(shù)決定。地址時隙產(chǎn)生器也產(chǎn)生控制RAM的讀地址。從控制RAM讀出數(shù)據(jù)的slotnum部分作為數(shù)據(jù)RAM的讀地址加上輔助的時隙控制信號從RAM1、RAM2或RAM3中讀出數(shù)據(jù)，經(jīng)過多路選擇器選擇形成一路完整的STM-1數(shù)據(jù)，各路數(shù)據(jù)再由控制RAM讀出的控制數(shù)據(jù)高位vcnum作控制信號進行選擇得到最終的一路輸出數(shù)據(jù)，實現(xiàn)N路STM-1信號的低階無阻塞交叉。圖4為支持32路STM-1信號低階交叉的一路輸出示意圖，地址時隙產(chǎn)生器輸出的控制信號同時送往各個STM-1處理模塊。
控制RAM分為主備兩個，一個處于工作狀態(tài)另一個可以由CPU修改配置，可以保證在修改配置的過程中不會影響交叉的正常工作。無誤碼切換是要保證切換前后該幀結(jié)構(gòu)的完整性。主備控制RAM的切換在幀頭處進行，是利用一個D觸發(fā)器實現(xiàn)的，用幀頭信號采樣主備控制RAM選擇信號work_id可以保證配置頁面的切換在幀頭的開銷處進行實現(xiàn)無損切換。
權(quán)利要求
1.一種實現(xiàn)同步數(shù)字序列低階時分全交叉的方法，對于輸入的STM-1數(shù)據(jù)的每一行，在緩存其開始的18+63個數(shù)據(jù)后就進行交叉，輸出數(shù)據(jù)。
2.如權(quán)利要求1所述的實現(xiàn)同步數(shù)字序列低階時分全交叉的方法，其特征在于采用RAM1、RAM2和RAM3三個數(shù)據(jù)RAM緩存所述STM-1的一行輸入數(shù)據(jù)，其中RAM1緩存每行開始的18列數(shù)據(jù)，RAM2和RAM3深度為63，用于緩存每行其余數(shù)據(jù)，當(dāng)輸入數(shù)據(jù)寫入RAM2時輸出數(shù)據(jù)從RAM3讀出，當(dāng)輸入數(shù)據(jù)寫入RAM3時輸出數(shù)據(jù)從RAM2讀出，讀寫同時乒乓切換；此時，控制RAM中配置18+63個控制數(shù)據(jù)，每個數(shù)據(jù)由vcnum和slotnum組成，slotnum決定該輸出時隙的數(shù)據(jù)來自哪路輸入時隙，Vcnum決定輸出數(shù)據(jù)來自哪路STM-1的對應(yīng)輸入時隙數(shù)據(jù)。
3.如權(quán)利要求2所述的實現(xiàn)同步數(shù)字序列低階時分全交叉的方法，其特征在于，所述控制RAM分為主備兩個，當(dāng)其中一個處于工作狀態(tài)時，另一個可以由CPU修改配置，在幀頭處進行切換。
全文摘要
本發(fā)明的提供了一種實現(xiàn)同步數(shù)字序列低階時分全交叉的方法，屬于電通信中的數(shù)字信息傳輸技術(shù)領(lǐng)域。根據(jù)STM－1數(shù)據(jù)幀格式，本發(fā)明采用的技術(shù)方案是對于輸入STM－1數(shù)據(jù)的每行，只需要緩存開始的18+63個數(shù)據(jù)就可以開始交叉，輸出數(shù)據(jù)。采用本發(fā)明的技術(shù)方案，避免了傳統(tǒng)方法中每路輸入的STM一1信號需要存儲完整的一行數(shù)據(jù)后才可以進行交叉，大大節(jié)省了硬件存儲器資源，減小了設(shè)備延時。
文檔編號H04L5/22GK1671095SQ200410029450
公開日2005年9月21日 申請日期2004年3月19日 優(yōu)先權(quán)日2004年3月19日
發(fā)明者周偉 申請人:港灣網(wǎng)絡(luò)有限公司