專利名稱：半導體基板上觸點的形成的制作方法
技術領域：
本發明涉及輻射檢測器及輻射成像裝置的若干制造方法，用這些制造方法制造的輻射檢測器及輻射成像裝置，以及輻射成像裝置的使用。
背景技術：
用于成像裝置的輻射檢測器一般包括具有導電觸點圖案或陣列的半導體基板，在該半導體基板的一個表面上排列有輻射檢測單元。
各種半導體材料可用于輻射檢測器。例如，對于光學波長和帶電射線(β射線)，硅是一般采用的半導體材料，然而碲化鋅鎘(CdZnTe)，碲化鎘(CdTe)，溴化鈦(TiBr)，碘化汞(HgI)及氮化鎵(GaN)可在X射線、γ射線及較少的β射線成像中用作基板材料。
由于這樣的檢測器基板需要被加工而造成在一個表面上具有導電觸點(如像素墊)圖案的檢測器，因此該檢測器是位置敏感的；即，要保證該檢測器產生指示輻射撞擊檢測器的位置的檢測器輸出。然后，讀出芯片可以用“倒裝片”方式連接在該檢測器的圖案化的一側(例如，通過采用錫鉛鉍(PbSnBi)合金焊料的低溫焊接或者采用銦球或導電聚合材料進行的凸塊焊接，或者用導電材料粘合或采用其他導電粘接層技術)，以使由于β射線、X射線及γ射線檢測器單元中的入射和吸收而產生的位置相關的電信號能夠被進行處理。
在一些已知的輻射檢測器中，已經發現導電觸點的某些特征有問題。這些問題包括該導電觸點粘接性差且比預期壽命短。例如，已經發現，在輻射成像裝置中輻射檢測器以采用鉛基或者無鉛焊料的凸塊焊接方法與讀出芯片結合時，會出現比預期壽命短的問題。
因此需要提供一種具有改善的電學特性的輻射檢測器的生產方法。
發明概述本發明的一個方面是，提供一種在半導體基板上具有一個或多個導電觸點的輻射檢測器的制造方法，其中包括以下步驟在半導體基板的第一表面上設置第一導電層；設置第二導電層以形成多個相鄰的導電材料層，所述多個相鄰的導電材料層包括所述第一導電層；有選擇地除去所述多個相鄰的導電材料層的一些部分來形成所述導電觸點，導電觸點在半導體基板上確定一個或多個輻射檢測單元。在一種方案中，第一層是接觸層，第二層是擴散阻擋層，這使得本發明的實施方式可以提供與基板特別好的化學接觸(通過接觸層)并延長使用壽命(通過擴散阻擋層)。在一些實施方式中，導電觸點另外還包括第三導電層及另一導電層，或者只包括其中的一層，該第三層位于第一層和第二層之間，所述另一導電層靠近第二層。第三層充當粘接層，同時所述另一層被用作凸塊焊接的潤濕劑。其優點是，該擴散阻擋層(第二層)可以阻止凸塊焊接材料(如PbSnBi焊料)擴散到擴散阻擋層，這種擴散不利于該檢測器的壽命。
最好，在后續的層形成以前，通過濺鍍、蒸鍍、電解沉積或者無電沉積的方法形成導電層。首先(即在形成絕緣層如鈍化層之前)形成由導電材料制成的多個相鄰層的好處是能夠改善電接觸特性、減少熱點、提高產率并改進檢測器的質量。具有均勻電觸點的同質觸點能夠可靠地制造。
在一種方案中，形成由導電材料制成的多個相鄰層的方法涉及以下步驟(a)在所述基板表面形成光敏抗蝕劑層；
(b)有選擇地將光敏抗蝕劑曝光，并從對應于所述觸點位置的區域除去所述光敏抗蝕劑材料，使得所述半導體基板表面露出；(c)在剩余光敏抗蝕劑及所述半導體基板表面，形成所述多個導電材料層；以及(d)通過除去所述剩余光敏抗蝕劑來除去覆蓋在所述剩余光敏抗蝕劑上的導電材料(這個過程通常叫做“剝離(lift-off)”)。
特別是，當鎘基基板例如CdZnTe半導體基板暴露在適用于除去如金或者鉑的金屬蝕刻劑時，其表面電阻系數會降低。結果，由一些已知的形成這種觸點的方法所得到的個別觸點的電性分離特性不如其材料未處理前的預期特性好。通過應用本發明的剝離方法，不需要使用金屬蝕刻劑，這樣可以避免金屬蝕刻劑進入半導體表面觸點所造成的損害。
所述方法最好包括如下步驟在所述導電觸點上及其周圍區域形成鈍化材料層；以及除去覆蓋在所述導電觸點上的所述鈍化材料的一些部分，將所述導電觸點露出。
除去覆蓋在所述導電觸點上的所述鈍化材料的一些部分、使得所述導電觸點露出的步驟可包含在所述鈍化層上形成另一光敏抗蝕劑；有選擇地曝光所述另一光敏抗蝕劑；并除去對應于被曝光區域的另一光敏抗蝕劑的一些部分，使得對應于所述觸點位置的鈍化層露出。所述曝光的鈍化材料層隨后被除去，最后將任何剩余的另一光敏抗蝕劑也除去。
使用另一光敏抗蝕劑層的好處是可變尺寸的區域，特別是小于或者大于觸點位置的區域可被露出，這就意味著可從小于觸點的區域除去鈍化材料層的一些部分。除去了所述鈍化材料層的一些部分后，鈍化層可與導電觸點相搭接。這意味著鈍化材料可被加到導電觸點的部分，提供很好的機械接觸，減少在導電材料及鈍化材料之間形成裂口的可能性。
在一種方案中，另一光敏抗蝕劑被從鈍化材料區域除去，以使所述區域以形成導電軌的圖案曝光。
為了保護所述半導體基板的主面和側面(邊緣)，光敏抗蝕劑可以涂覆在所有露出的表面以及在該處形成導電觸點的表面。
最好，第一層和第二層包含不同的金屬，而第三層和第四層包含相同的金屬。例如，在一種方案中，該接觸層(第一層)包含鉑，粘接層(第三層)包含金，擴散阻擋層(第二層)包含鎳，而潤濕劑層(另一層)包含金。
每個如此形成的導電觸點可確定像素單元陣列中的各一個像素單元，或者多條相互平行的帶之一。形成在檢測器表面的像素觸點最好基本上是圓的，并且以多行排列，間隔的行與相鄰的行之間錯位設置則更理想。在一種方案中，所述導電觸點的尺寸約在5到100微米之間，并以7到500微米的間距分布。最好，導電觸點的尺寸約15微米，并以約35微米的間距分布。
本發明的第二方面是提供具有半導體基板的輻射檢測器，其中包括沿半導體基板設置的導電觸點，該導電觸點在半導體基板上確定一個或多個輻射檢測單元，其中每一個導電觸點包括多個由導電材料制成的相鄰層，包含第一導電層和第二導電層。
本發明第二方面涉及的輻射檢測器可以特別但不是唯一地應用在X射線、γ射線及β射線的成像裝置中，本發明的一個特定實施方式中，提供了制造檢測器的方法(例如，如CdTe或CdZnTe的鎘基基板)，其一個面上用銦或鉑等金屬加以金屬化，而另一面上以不對觸點周圍或之間的基板表面特性造成不良影響的方式圖案化而形成導電觸點結構(如鉑/金/鎳/金疊層)。因此，可以提供在檢測器的一面形成導電結構的方法，該方法可達到1GΩ/square或數十或數百GΩ/square的數量級的內部結構電阻系數。例如，所述的導電觸點結構可圖案化以消除讀出軌道。
最好，所述輻射檢測器包括在分布于半導體基板的觸點之間的電絕緣鈍化層，這使得金屬觸點之間的區域得到保護，從而使得該檢測器可以長時間的保持穩定的性能，避免會造成表面漏電流上升及內部連接電阻系數下降的氧化等不良影響。已經發現氮化鋁(AlN)鈍化層用于金觸點之間時，對于保護基板表面及加強金觸點之間的電隔離具有特別好的效果。氮化鋁鈍化層可以在相對較低的溫度下如一般在100℃下使用。作為對比，二氧化硅一般用作用于硅半導體材料的鈍化層，需要超過200℃的溫度。在暴露于這些溫度后，CdZnTe就不能用了。
本發明的一些實施方式可以用來確定與接觸位置遠離但在操作上相關的區域。這在制造高能量(1KeV)的輻射檢測成像裝置時特別具有優勢，因此被特意使用，因為它允許形成更復雜的導電材料圖案(例如，相對于讀出基板單元的相應觸點在空間上偏置檢測器單元的電荷收集觸點)。
依據本發明的另一方面，提供了一種輻射檢測器，包括用于輻射檢測的半導體基板，該半導體基板具有位于基板的第一表面的輻射檢測單元的導電觸點及位于與所述第一表面相反的表面的導電材料層，其中，所述導電觸點的外露寬度小于所述靠近所述基板的所述觸點的總寬度，其中所述觸點包含多個相鄰金屬層。
附圖簡述以下，參照附圖以舉例方式對本發明的實施方式進行描述
圖1A-1J是說明一例本發明一實施方式的在觸點間有鈍化層的半導體基板上形成金屬觸點的方法的示意圖。
圖2A和2B是說明多例本發明一實施方式的檢測器基板的示意圖。
圖3是檢測器基板上觸點結構的平面示意圖。
圖4是檢測器基板上另一觸點結構的平面示意圖。
圖5是檢測器基板上又一觸點結構的平面示意圖。
圖6是本發明一實施方式的一種檢測器成像裝置的示意剖視圖。
附圖詳述圖1A-1J是本發明一實施方式的在半導體基板上設置導電觸點的形成步驟的示意圖。圖中，所述的觸點界定離散的輻射檢測單元，檢測器單元之間有鈍化層。所述半導體基板可以由任意合適的半導體材料制成，可以包括(但不限于)碲化鋅鎘(CdZnTe)、碲化鎘(CdTe)、碘化鉛、溴化鉈、砷化稼或硅。如圖所示，用于所述導電層和觸點的材料包括由兩種或者更多不同金屬構成的系列或堆疊層。
圖1A-1J的各圖是半導體基板上導電觸點形成中各階段的檢測器基板的側面示意剖視圖。
步驟A在檢測器基板1的一面(圖1中下部的面)上用導電材料2均勻地形成金屬化層。
步驟B將光敏抗蝕劑(光刻膠)4旋涂在步驟A中檢測器1的金屬化表面相反的表面上(圖1中上部的面)，最好也包括檢測器的側面。
步驟C用掩模或者其他傳統去除光刻膠技術在光敏抗蝕劑(光刻膠)4上形成開口6以露出基板表面。剩余光刻膠在形成導電觸點和/或軌道(剝離步驟)的位置的負輪廓(negative profile)。
步驟D多個由導電材料層8、9通過濺鍍、蒸鍍或者電解沉積或者無電沉積(如化學沉積)均勻地涂覆在露出的基板表面(通過開口6)和光刻膠4上，結果所述導電材料覆蓋光刻膠4和露出的基板表面。
步驟E除去剩余的光刻膠，如使用丙酮溶解，從而剝離不需要的導電材料區域10以露出導電觸點12之間的基板表面區域。
步驟F將鈍化材料14濺鍍在露出的基板表面和導電觸點12上。
步驟G在鈍化層14上旋涂另一光刻膠層16。
步驟H部分地除去光刻膠層16以露出覆蓋在導電觸點上的鈍化層部分18。光刻膠層16除去的部分以及露出的部分18略小于導電觸點12的面積。
步驟I用鈍化蝕刻劑(如氮化鋁蝕刻劑)通過鈍化層露出的部分形成開口20來露出導電觸點12。該導電觸點露出的面積略小于導電觸點12自身的上部的面的總可用面積。
步驟J除去剩余光刻膠，除去覆蓋在導電觸點12(區域22)的鈍化材料，即每一個導電觸點的露出區域小于觸點12在觸點與半導體基板1的界面的區域。這些重疊的區域保證在鈍化材料和觸點12之間不會有空隙。本發明的實施方式示出了鈍化材料延伸并覆蓋在觸點上的情況。
在上述方法中，光刻膠可另外施加在檢測器下部的面和/或側面，以在上述工序(如步驟B)中提供保護；側面上任何附加的光刻膠可以在后階段的工序(如步驟J)除去。
下面將描述本發明的特定實施方式的非限制性實施例。
實施例1參考圖1J，半導體基板1采用碲化鋅鎘或者碲化鎘，在步驟A中檢測器較低面上的導電材料2采用鉑或銦金屬化層。步驟D中的導電層8、9通過鉑蒸鍍或者無電沉積或者金PVD濺鍍形成，以形成鉑和金的系列或層疊層，鉑形成在基板表面而金形成在鉑上。在步驟F中，鈍化層14是通過氮化鋁氣相沉積而濺鍍形成的。在步驟I中，堿性溶液用來9蝕刻所述氮化鋁。
最終結果是碲化鋅鎘/碲化鎘的基板30、鉑或銦層32、氮化鋁的鈍化層34以及形成在鉑金層36、38疊層上的導電觸點。
實施例2
參考圖2A，半導體基板1采用碲化鋅鎘或碲化鎘，在步驟A中檢測器較低面上的導電材料2采用銦金屬化層。步驟D中的導電層8、9形成鉑、金、鎳、金的疊層。在步驟F中，鈍化層14是通過氮化鋁氣相沉積而濺鍍形成。在步驟I中，堿性溶液用來蝕刻氮化鋁。
最終結果是碲化鋅鎘/鋅化鎘的基板40、氮化鋁的鈍化層44和形成為鉑、金、鎳、金疊層45、46、47、48的導電觸點。
實施例3本發明與實施例2相同，其不同點在于導電觸點形成在鉑45、金46、銦47、金48的疊層上。
實施例4參考圖2B，半導體基板1采用碲化鋅鎘或者碲化鎘，在步驟A中檢測器較低面上的導電材料2采用鉑金屬化層。步驟D中的導電層8、9形成鎳、金疊層。在步驟F中，鈍化層14是通過氮化鋁氣相沉積而濺鍍形成。在步驟I中，堿性溶液用來蝕刻氮化鋁。
最終結果是碲化鋅鎘/鋅化鎘的基板50、鉑層52、氮化鋁的鈍化層54和形成為鎳55、金56疊層的導電觸點。
在另一些實施例中，使用鉑/金/鎳、鉑/金、銦/金、鉻/銅/金以及鉑/鈦鎢合金/金等疊層。
依據本發明的實施例，可以制造其較低面具有均勻導電層(如金層那樣的金屬化層)和較高面具有所要圖案的導電觸點的檢測器，可以避免鈍化材料和/或鈍化蝕刻劑(如氮化鋁蝕刻劑)等雜質進入半導體基板與導電觸點之間以及導電層中。這種方法可以徹底避免向導電層使用蝕刻劑(如金蝕刻劑)的必要，保證檢測器的側面和邊緣或者導電觸點之間等區域的鈍化蝕刻劑與基板表面沒有接觸。結果，使得導電觸點之間的基板表面不受傷害，保持1GΩ/square或者數十、成百、上千GΩ/square的較高電阻系數和很小的表面漏電流。
導電觸點之間的高電阻系數對于要達到由X射線或者γ射線撞擊而產生的信號的長的積分等待或讀出時間是理想的，例如，在圖像分辨率不變壞的條件下。通過用鈍化材料(如氮化鋁)覆蓋導電觸點間的區域，可使相應的區域不受氧化(長時間保持穩定)，這樣可增強內部連接電阻率。因為有鈍化材料與導電觸點搭接，在半導體基板表面不會有空隙，從而提高檢測器的機械穩定性。
在所述方法中，接觸墊的間距保持在100微米到500微米之間是可以接受的，這樣可以保持較高的內部像素電阻率。
圖3、4、5表示檢測器基板的上部的面的金屬觸點可能的觸點圖案。圖3示出了方形接觸墊的陣列，而圖4示出了圓形接觸墊的陣列。對于任意給定尺寸的金屬觸點，圓形接觸墊之間的表面電阻要大于矩形之間的，因為鄰接圓形墊之間的電阻材料的量較大。圖5顯示了偏置的(蜂巢狀)像素墊陣列，可以看出，相比于圖4中的矩形設置，具有偏置的金屬接觸墊可以進一步提高鄰接墊之間的電阻材料量，因此增大觸點之間的電阻。
不難明白，同一方法可用來獲得其他的觸點結構，如用于形成界定帶狀檢測器單元的接觸帶，而不是上述的用以界定檢測器單元陣列的觸點陣列。
回到圖1J，可以看出金屬觸點不是矩形的(在平行于基板平面的方向看，露出面的觸點長度小于鄰接基板的面的觸點長度)。由于開口對觸點的相對尺寸和觸點本身的尺寸，具有這樣的優點在覆蓋于觸點上的鈍化材料的一些部分被蝕刻掉時，蝕刻劑不會滲入到鈍化層與導電觸點之間的界面。
圖6是輻射成像裝置60的示意剖視圖。這樣的輻射成像裝置是公知的，本發明實施例的輻射檢測器可以被用在這樣的裝置上。該輻射成像裝置60包括輻射檢測器62和用于從該輻射檢測器62的導電觸點12讀取電荷的讀出芯片64。輻射檢測器62包括導電觸點12，該導電觸點12包括設置在半導體基板1的一面(圖6中的上部的面)和另一面(圖6中的下部的面)的導電材料層2上的多個相鄰導電層。所述的讀出芯片64包括用于從導電觸點12讀取電荷的電路，即各自的讀出電路66。所述讀出電路66通過焊球68與各自的觸點12接合并可以與各自的電路“倒裝”連接(如用例如鋅鉛鉍(PbSnBi)合金焊料低溫焊接或者用銦球或者導電聚合材料進行凸塊焊接，或者用導電材料膠合，或者采用其他導電層粘接技術)。
輻射成像裝置60的連續導體層即電極2和導電觸點12形成檢測器單元70。每個檢測器單元的讀出電路66形成在與檢測器單元70對應的位置上。讀出電路66通過焊球68與相應的觸點12電連接而形成導電通路。在這種方式中，當檢測器單元70響應輻射而產生電荷時，電荷通過焊球68傳給相應的讀出電路66。
讀出芯片可以是任何合適的讀出芯片。例如，讀出芯片可以是脈沖計數式(例如光子計數)或者是給單個檢測器單元提供電荷累積的方式，如在PCT/EP95/02056中揭示的方式。在特定實施方式中，讀出芯片可以包括一個或多個電荷累積電路、計數電路、讀出電路、能量判別電路、脈沖整形電路、脈沖放大電路、模數轉換電路或比率分配電路。
這樣，本發明教導如何得到一側按照所要的圖案金屬化的輻射檢測器(例如在CdZnTe基板上)，金屬觸點間具有盡可能最大的電阻率隔離。金屬觸點之間的高電阻系數是理想的，這樣可以提高對比度并消除基板表面相鄰金屬觸點之間的信號漏電流。當讀出芯片采用長的電荷堆積時間或者等待/讀出時間的場合，這一點特別有關系。例如，通過本發明制造的具有輻射檢測器的輻射成像裝置的示例中，其累積或者等待/讀出時間可以超過1微秒。這樣的成像裝置可用于例如在申請人的國際專利申請PCT/EP 95/02056中描述的X射線、β射線、γ射線成像。
雖然本發明的特定實施例已經通過實施例作了描述，但對它們的增加、修改或者改變是可以想見的。
本說明書包括其中公開的任何新的特征或特征組合，它們可以是明示的、暗示的或廣義的，不論它們是否涉及請求權利的發明或是否減輕本發明要解決的任何或所有的問題。申請人在此提及，在對本申請或從中產生的任何后續申請進行審理的過程中可以對這樣的特征形成新的權利要求。特別是，參照后附的權利要求書，其中從屬權利要求的特征可以以任何適當的方式與那些獨立權利要求的特征結合，不僅限于權利要求書中列舉的一些特定的組合。
權利要求
1.一種制造在半導體基板上有一個或多個導電觸點的輻射檢測器的方法，所述方法包括以下步驟在所述半導體基板的第一表面上設置第一導電層；設置第二導電層以形成多個相鄰的導電材料層，所述多個相鄰的導電材料層包括所述第一導電層；以及有選擇地除去所述多個相鄰的導電材料層的一些部分以形成所述導電觸點，所述導電觸點在半導體基板上形成一個或多個輻射檢測單元。
2.如權利要求1所述方法，包括在所述第一層與第二層之間設置另一層的步驟，所述另一層是導電層。
3.如權利要求1所述方法，包括在所述第二層上設置另一層的步驟，所述另一層是導電層。
4.如前面任一項權利要求所述的方法，包括以下步驟在所述導電觸點和其周圍的區域形成一鈍化材料層；以及除去覆蓋在所述導電觸點上的鈍化材料層的一些部分，使所述導電觸點露出。
5.如前面任一項權利要求所述的方法，包括以下步驟在所述基板表面形成一光敏抗蝕劑層；有選擇地曝光所述光敏抗蝕劑并從對應于所述觸點的位置的區域除去所述光敏抗蝕劑，使得所述半導體基板表面露出；在剩余的光敏抗蝕劑和所述露出的半導體基板表面上形成至少所述第一和第二導電材料層；以及通過除去剩余光敏抗蝕劑來除去覆蓋在所述剩余光敏抗蝕劑上的導電材料。
6.如前面任一項權利要求所述的方法，其中，為露出導電觸點而除去覆蓋在所述導電觸點上的鈍化材料的一些部分的步驟包括在所述鈍化層上形成另一光敏抗蝕劑層；有選擇地曝光所述另一光敏抗蝕劑層并除去另一光敏抗蝕劑，使得對應于所述觸點位置的所述鈍化層的一些部分露出；除去所述鈍化材料的露出部分；除去還剩余的光敏抗蝕劑。
7.如權利要求5或6中所述的方法，其中，所述鈍化層的所述部分從小于所述導電觸點的尺寸的區域除去，使得鈍化層搭接所述導電觸點。
8.如前面任一項權利要求所述的方法，其中，所述第一層和第二層中每一層通過濺鍍、蒸鍍、電解沉積或無電沉積而形成。
9.如前面任一項權利要求所述的方法，包括在與所述第一表面相反的面上形成一導電材料層的步驟。
10.一種具有半導體基板的輻射檢測器，包括沿半導體基板設置的多個導電觸點，這些導電觸點在所述半導體基板上界定一個或多個輻射檢測單元；其中，每個導電觸點包括多個相鄰的導電材料層，其中包括第一導電層和第二導電層。
11.如權利要求10所述的輻射檢測器，其中，所述第一層是用于導電觸點與基板之間化學接觸的接觸層。
12.如權利要求10或11所述的輻射檢測器，其中，所述第二層是擴散阻擋層，用來保護所述基板不受鄰接所述導電觸點的部分的影響。
13.如權利要求10至12中任一項所述的輻射檢測器，包括鄰接所述第一層和所述第二層的第三導電層。
14.如權利要求13所述的輻射檢測器，其中，所述第三層是在所述第一層和第二層之間進行粘接的粘接層。
15.如權利要求10至14中任一項所述的輻射檢測器，包括靠近所述第二層的另一導電層。
16.如權利要求15所述輻射檢測器，其中，所述輻射檢測器包括另一半導體基板，該另一半導體基板可通過電荷接受裝置與半導體基板連接，所述另一導電層是用于導電觸點和所述電荷接受裝置之間化學接合的潤濕劑。
17.如權利要求10至16中任一項所述的輻射檢測器，其中，所述第一層是與第二層不同類型的導電材料。
18.如權利要求10至17中任一項所述的輻射檢測器，其中，所述第一層包含鉑，所述第二層包含鎳。
19.如權利要求10至17中任一項所述的輻射檢測器，其中，所述第一層包含鉑，所述第二層包含金。
20.一種從屬于權利要求13時的權利要求15所述的輻射檢測器，其中，所述第三層和另一層為相同類型的導電材料。
21.如權利要求20所述輻射檢測器，其中，所述第三層和另一層包含金。
22.如權利要求10至21中任一項所述的輻射檢測器，其中，所述多個相鄰層各為鎳、金、鉑、銦、鈦、鎢、鎳金合金或鈦鎢合金之
23.如權利要求10至22中任一項所述的輻射檢測器，其中，在單個導電觸點周圍包含鈍化材料。
24.如權利要求10至23中任一項所述的輻射檢測器，其中，所述導電觸點界定一像素單元陣列。
25.如權利要求24所述輻射檢測器，其中，所述觸點基本是圓形并被設置成多排，間隔的行最好與相鄰的行錯位設置。
26.如權利要求10至25中任一項所述的輻射檢測器，其中，所述導電觸點界定多個相互平行的帶。
27.如權利要求10至26中任一項所述的輻射檢測器，其中，在平行于基板平面的方向上，所述導電觸點的尺寸在約5微米到約100微米的范圍，并以約7微米到約500微米的間距分布。
28.如權利要求10至27中任一項所述的輻射檢測器，其中，在平行于基板平面的方向上，所述導電觸點的尺寸是15微米左右，以35微米左右的間距分布。
29.如權利要求10至28中任一項所述的輻射檢測器，其中，所述導電觸點之間的電阻率超過1GΩ/square，較佳是超過10GΩ/square，更佳是超過100GΩ/square，最佳是超過1000GΩ/square(1TΩ/square)。
30.如權利要求15至30中任一項所述的輻射檢測器，其中，所述另一半導體基板包含以下的一個或多個電荷累積電路、計數電路、讀出電路、能量判別電路、脈沖整形電路、脈沖放大電路、模數轉換電路和比率分配電路。
31.一種包含半導體基板的輻射檢測器，在所述半導體基板的第一表面設有對于各輻射檢測單元的一個或多個導電觸點，在與所述第一表面相反的所述基板的表面上設有一導電材料層，每個導電觸點具有鄰接第一表面的第一面和與該第一面相反的第二面，其中，第二面的面積小于第一面的面積。
32.一種制造輻射成像裝置的方法，包括以下步驟依照權利要求1至9中任一項制造輻射檢測器；將各檢測器單元的單個檢測器單元觸點單獨連接到讀出芯片上的對應電路。
全文摘要
本發明涉及制造在半導體基板上有一個或多個導電觸點的輻射檢測器的方法，其中包括一些步驟在所述半導體基板的第一表面上形成第一導電層；在形成第二導電層，從而形成導電材料的多個鄰接層，所述多個鄰接層中包含所述第一導電層；有選擇地將所述多個鄰接層的一些部分除去以形成所述導電觸點，所述導電觸點在半導體基板上界定一個或多個輻射檢測單元。
文檔編號H04N3/15GK1726598SQ200380106563
公開日2006年1月25日 申請日期2003年10月23日 優先權日2002年10月23日
發明者K·普哈卡, I·本森 申請人:金色力量有限公司