專利名稱：用于在視頻信號中提取同步信號的方法和電路的制作方法
技術領域：
本發明涉及從包括水平和垂直同步脈沖的輸入視頻信號中提取同步信號并且產生水平和垂直同步信號的方法。
本發明在集成電路中具有大量應用，用于獲得要用于電視屏幕上的視頻同步信號，或為了使用它們來數字化將顯示在LCD屏幕上的視頻信號。
背景技術：
在LCD類型的數字屏幕上顯示所述視頻信號內容，允許借助于主時鐘信號來以給定的頻率數字化該視頻信號，以便獲得一組基本數字信號。這些基本數字信號被用于那些構成所述LCD屏幕的畫面元素或像素，以便再現所述視頻信號的視覺內容。
這種轉換所必需的主時鐘信號通常由鎖相環(PLL)產生，所述鎖相環在其輸入端接收具有要數字化為其頻率的視頻信號行頻的第一時鐘信號，以及具有要數字化為其頻率的視頻信號幀頻的第二時鐘信號。第一時鐘信號允許定義主時鐘信號頻率，其頻率是第一時鐘頻率的倍數。第二時鐘頻率具有作用于在兩個圖像幀之間PLL操作的目的，特別是用于使所述PLL垂直同步脈沖期間以開環操作。
在一方面有必要以所述行頻提供第一時鐘信號，這一信號也被稱為水平同步信號(Hsync)，而且另一方面有必要以所述幀頻提供第二時鐘信號，這一信號也被稱為垂直同步信號(Vsync)。
所述視頻信號除了包括視頻內容之外還包括同步信息，而不管視頻內容可能采用的是什么編碼格式。特別地，它包括標記每個視頻行開始的水平同步脈沖和標記每個視頻幀開始的垂直同步脈沖，必須要獨立地提取后者以便產生水平和垂直同步信號。
一種在參考來自模擬裝置的AD9888的電路中實現的方法對于從所述視頻信號中提取這些同步信號是眾所周知的。
該方法描述了一種計數器，該計數器在視頻信號電平處于第一邏輯狀態(例如對應于同步脈沖的邏輯“低”狀態)時遞減，并且在視頻信號電平處于第二邏輯狀態(例如“高”的邏輯狀態)時遞增。在比基準周期長的周期期間由所述計數器進行的遞減計數表明同步脈沖的存在，所述基準周期的值直接關聯到屬于視頻信號編碼格式的同步脈沖的持續時間。
根據從視頻信號中提取同步信號的現有技術獲知的方法具有某些局限性。
因為同步脈沖的持續時間隨視頻的格式而變化，所以每當視頻信號的編碼格式變化時，必須修改基準周期值。
該方法包括識別視頻信號的編碼格式，鑒于存在的多種編碼格式，所述識別使得該方法實現復雜化。因此該提取同步信號的方法不能普遍適用，這是因為它需要為每個已知的視頻信號格式設置新的參數。
另一方面，由于同步脈沖的持續時間從一種編碼格式到另一種而有過大的變化，所以難于制造這種大小的計數器。
最后，這種方法不能使用在其中不能識別出所述視頻信號編碼格式的情況，例如在存在專有編碼的情況，這是因為不可能接下來定義所述基準周期。
發明內容
本發明的目的是自動且獨立于輸入視頻信號的編碼格式地從所述輸入視頻信號中提取同步信號。
為此，依照本發明的所述方法包括-計算步驟，用于計算在輸入視頻信號中視頻行的持續時間，-強制(force)步驟，用于把所述輸入視頻信號強制到輸出電平，所述輸出電平對應于在水平同步脈沖之后的所述輸入視頻信號的電平，所述輸入信號被強制在每個水平同步脈沖末尾和由所述行持續時間的第一百分比定義的時刻之間，以便產生水平同步信號Hsync。
提取同步信號的困難在于輸入視頻信號不僅包括水平和垂直同步信號，而且還包括要除去的寄生脈沖這一事實。所述寄生脈沖尤其對應于目的在保護視頻內容知識產權的脈沖，或對應于依照交錯模式插入在垂直同步脈沖任意一邊的所謂均衡脈沖。
這種方法基于這樣的事實，所述事實是目前已知的視頻編碼格式的寄生脈沖始終位于在所述水平同步脈沖末尾和由所述視頻行持續時間Δ的百分比X1定義的時刻之間的時間間隔Δ1之中。在所述時間間隔期間強制輸入視頻信號的電平就能夠產生同步信號，在該同步信號中，只存在水平同步脈沖，而抑制寄生脈沖。
這種方法不受在視頻信號中水平同步脈沖寬度任何變化的影響。所述方法同樣不受在所述視頻行持續時間變化的影響，所述變化例如在輸入視頻信號中行頻的變化，這是因為在這一期間發生強制操作的時間間隔被定義為表示行持續時間百分比而非固定值的最終值。
這種方法能夠在視頻信號內提取指示每個視頻行開始的水平同步信號(Hsync)，對于具有1600*1200像素的分辨率、逐行和隔行編碼格式以及3電平編碼格式的UXGA編碼格式而言尤其如此。
依照本發明的所述方法還包括在計算步驟之前進行的步驟，所述在前步驟包括-第一測量子步驟，用于測量所述輸入視頻信號中從一組所述輸入視頻信號的上升沿中取出的兩個連續上升沿之間的低電平持續時間和高電平持續時間。
-反相子步驟，對于所述第一測量子步驟中執行的連續測量組來說，在低電平持續時間與高電平持續時間之間的比值大于1的情況下，使所述輸入視頻信號的電平反向。
該方法提供同步脈沖極性的自動檢測。這種特征允許在所述同步脈沖期間產生具有正電平的輸出同步信號，而不管輸入視頻信號的同步的極性是什么。
依照本發明的方法其特征還在于所述計算步驟包括-第二測量子步驟，用于測量從一組輸入視頻信號的上升沿中兩兩取出的連續上升沿之間的持續時間，-處理子步驟，用于從所述第二測量子步驟測量的持續時間中提取最大值，所述最大值對應于所述視頻行的持續時間。
計算所述視頻行的持續時間是基于在第二測量子步驟中執行的大量測量。所述處理子步驟允許不考慮關于寄生脈沖和關于在視頻幀末尾和下一視頻幀開始之間的水平同步脈沖的邊緣。這種方法從而就能夠產生對應行持續時間的可靠值。
所述依照本發明的方法，其特征還在于可以周期地激活用于計算所述視頻行持續時間的計算步驟以便更新所述視頻行的持續時間值。
這允許使所述提取過程在所述輸入視頻信號的格式任意改變的情況下自動適合于所述同步脈沖。
所述依照本發明的方法還包括根據所提取的水平同步信號產生垂直同步信號的步驟。
在兩個視頻幀之間-即在產生垂直同步脈沖期間-的視頻信號中使所述水平同步的極性反向。因此，提取所述垂直同步脈沖Vsync是根據這樣的事實，所述事實為如果視頻行的一定時間范圍的電平是恒定的并且與所述水平同步脈沖電平相同，即在此時間期間內處于低電平，那么其特征為垂直同步脈沖的存在。
繼而該提取所述垂直同步脈沖的方法允許適合于目前已知的、不同的視頻編碼格式。
本發明還涉及一種集成電路，所述集成電路包括用于實現如上所述依照本發明方法的步驟和子步驟的硬件和/或軟件裝置。
該集成電路允許從輸入視頻信號提取并產生水平Hsync和垂直Vsync同步信號。這種集成電路被有利地用來產生上述PLL的水平和垂直同步信號，以致所述PLL允許產生用于驅動一個或幾個模擬-數字視頻轉換器的主輸出時鐘信號。
現在參考以下描述的實施例并結合附圖解釋本發明的詳細方面，在這些附圖中，采用同樣的方式來指定同樣的部分或子步驟圖1是用于依照本發明的方法的步驟框圖，圖2給出了依照逐行模式下的輸入視頻信號和根據依照本發明方法得出的同步信號的時間圖，圖3舉例說明了依照本發明方法的實施例，圖4給出了在隔行模式下的輸入視頻信號和根據依照本發明方法得出的同步信號的時間圖。
具體實施例方式
圖1是用于依照本發明的方法的步驟的框圖，所述方法根據輸入視頻信號得出水平和垂直同步脈沖。
為了抑制所述輸入視頻信號的交流分量，所述方法包括處理步驟101，所述處理步驟允許切去處于比消隱電平高的電平的所有信息。當然，只有當所述輸入視頻信號沒有對應于合成同步信號時才執行該步驟101。因此，修改的所述輸入視頻信號對應于包括同步脈沖或寄生脈沖的合成同步信號Csync。
在輸入信號具有RGB格式(紅色-綠色-藍色)的情況下，所述同步信息通常包含于通稱為SOG(綠色同步)的綠色分量中，而在輸入信號具有YcrCb格式的情況下，所述同步信息包含于亮度分量Y中。依照本發明的方法只分析那些包含所述同步信息的輸入信號的分量以便提取水平和垂直同步脈沖。
所述方法包括用于有條件地使所述輸入視頻信號電平反向的在前步驟102。為此，所述在前步驟102包括-第一測量子步驟103，用于測量所述輸入視頻信號中從一組所述信號Csync的上升沿中取出的兩個連續上升沿之間的低電平持續時間和高電平持續時間。有利地對一組64個連續的上升沿即一個合計持續時間來執行該第一測量子步驟103，所述合計持續時間足夠長到可以不考慮插在兩個視頻幀之間的、定義寄生脈沖或水平同步脈沖的上升沿，而是代之以確保考慮定義在視頻幀內水平同步脈沖的上升沿。
-反相子步驟104，在由所述第一測量子步驟執行的這組64個連續測量上，在高電平持續時間與低電平持續時間之間的比值大于1的情況下，使所述輸入視頻信號的電平反向。從而如果檢測到在信號Csync中同步脈沖的極性為負，那么使所述輸入視頻信號Csync反向。
所述方法包括計算步驟105，用于計算在所述輸入視頻信號Csync中視頻行的持續時間Δ。對所述合成同步信號Csync執行該計算，所述Csync可能已經在所述反相子步驟104中經受到了極性反相。
該計算步驟105包括第二測量子步驟106，用于測量從一組所述輸入視頻信號的上升沿中兩兩取出的連續上升沿之間的持續時間。有利地，該步驟執行一系列1024個測量，所述測量均必須都滿足特定的條件。特別地是，P是整數-如果考慮定義該組1024個值的測量，那么數目為N的測量不得與之前數目為N-1的測量相差±P％，并且-數目為N-1的測量不得與之前數目為N-2的測量相差±P％，并且-數目為N-2的測量不得與之前數目為N-3的測量相差±P％。
如果數目為N的測量與之前數目為N-1的測量相差超過±P％，那么不考慮該數目為N的測量，也不考慮三個隨后的測量。
該計算步驟105還包括處理子步驟107，用于從所述第二測量子步驟106中測量的所述1024個持續時間組中提取最大值，所述最大值對應于所述視頻行的持續時間Δ。
有利地，周期地激活所述計算步驟105以便更新所述視頻行持續時間Δ的值。
所述方法包括強制步驟108，用于把所述信號Csync強制到一個輸出電平，該輸出電平對應于在所述水平同步脈沖之后的所述信號Csync電平，所述信號被在一個時間范圍Δ1上(時間范圍Δ1被定義為在每個水平同步脈沖末尾和由所述行持續時間Δ的第一百分比X1表示時刻之間的持續時間)，以便產生水平同步信號Hsync。如果在所述持續時間Δ1期間一些寄生脈沖存在于信號Csync，那么除去它們以便形成所述水平同步信號Hsync。
為了在所述行的開始同步，信號Csync的上升沿用于開始所述持續時間Δ1的計算。如果最初屬于意欲要除去的脈沖的上升沿被用于開始所述持續時間Δ1的計算，那么將在隨后上升沿上執行對所述行開始的同步，對一個也是。
所述方法包括產生步驟109，用于在提取逐行模式下(即非隔行的)和隔行模式下這二者中的輸入視頻信號Csync中的垂直同步脈沖的過程中產生垂直同步信號Vsync，所述水平同步脈沖寬度寬度最多到達視頻行持續時間的20％。所述垂直同步信號提取基于下列信息-處于所述行持續時間Δ的25％和75％的所述Csync信號的狀態，-處于所述行持續時間Δ25％的Hsync信號的狀態，在所述行持續時間Δ
中上升沿的數目，其中0+表明不考慮在所述行開始時的第一個上升沿，-在所述行持續時間Δ的[18.75％，75％]范圍中Csync信號連續高狀態的最大持續時間。
通過選擇在所述行持續時間Δ的18.75％處所述范圍的起點，除去在Csync信號上升沿之后比所述行持續時間Δ的12.5％大的起始脈沖。為了簡化所述方法，所述方法只估計Csync信號穩定在所述行持續時間Δ的6.25％的倍數(即在18.75％，25％，31.25％，...，81.25％，87.5％)連續三次，在這三個脈沖期間返回到低狀態。
有利地，所述方法得益于所述處理并且分析對所述Vsync信號提取的執行，其還用于產生表明所述輸入視頻信號Csync的瞬時場的場信號。
當驗證下列一個條件時，認為所述Vsync信號是活動的-條件1在75％的Csync信號是高，并且在25％的Hsync信號是低，在水平行持續時間Δ的
之間Csync信號上升沿的數目小于或等于三個，并且除在Csync下降沿之后的第一個脈沖之外，在范圍[18.5％，87.5％]中Csync信號連續高狀態的最大時間比行時間持續時間Δ的12.5％絕對地高。
所述Vsync信號在所述行時間持續時間Δ的87.5％處變化。
所述場信號在所述行時間持續時間Δ的87.5％處變化。
-條件2在25％處Hsync信號是高。
在行時間持續時間Δ的25％，所述場輸出信號由Csync信號的反向電平給出。
所述Vsync信號在所述行時間持續時間Δ的37.5％處變化。
所述場輸出信號在所述行時間持續時間Δ的37.5％處變化。
-條件3在75％處Csync信號是低，并且在25％處Hsync信號是高，并且在25％處Hsync信號是低，并且在水平行持續時間Δ的范圍
之間Csync信號上升沿的數目在范圍[1，2]之間，并且在范圍[18.75％，87.5％]中Csync信號連續高狀態的最大時間高于或等于行時間持續時間Δ的12.5％。
所述Vsync信號在所述行時間的87.5％處變化。
所述場輸出信號由在所述行時間持續時間Δ的范圍
中上升沿的數目給出。當然，如果上升沿的數目等于一，那么所述場輸出信號是低。如果上升沿的數目等于兩個，那么所述場輸出信號是高。所述場在所述行持續時間的87.5％處變化。
圖2示出了在所述逐行模式下的輸入視頻信號Csync和由依照本發明方法提取的同步信號Hsync和Vsync的時間圖。
所述輸入視頻信號Csync是來源于所述處理步驟101的合成同步信號，在處理步驟101中已經切去了處于比所述黑色電平高的電平上的所有信息。這是在逐行模式下的視頻信號，其同步脈沖極性是負的。
每個視頻行的開始由灰色三角形表示。所述視頻信號Csync的每行包括水平同步脈沖，對于要加以提取以便產生同步信號Hsync的脈沖P1-P2-P3尤其如此。
除去所有的寄生脈沖，這是脈沖P4的情況，所述脈沖P4對應于例如目的在保護視頻內容的知識產權之類的脈沖。所述強制步驟108被施加到每個視頻行。當沒有寄生脈沖存在于單獨視頻行的時間范圍Δ1(由脈沖P3的上升沿和如行持續時間Δ的百分比X1定義的時刻T1確定界線)中時，所述同步信號Hsync是所述信號Csync的基本拷貝。所述強制步驟108在除去脈沖P4的過程中發揮其完全功能。當然，所述時間范圍Δ1中所產生的信號Hsync的電平保持等于在所述脈沖P3的上升沿之后的信號Csync的電平N1。
所述同步信號Vsync在時刻T4轉換為負電平，T4可以表示為所述行持續時間Δ的百分比X4；并且在時刻T5轉換為正電平，T5可以表示為所述行持續時間Δ的百分比X5。
圖4示出了依照具有同步信號Hsync和Vsync的隔行模式的輸入視頻信號Csync的時間圖，所述同步信號Hsync和Vsync根據依照本發明的所述方法得出。
所述輸入視頻信號Csync是來源于所述處理步驟101的合成同步信號，在處理步驟101中已經切去了處于比所述黑色電平高的電平上的所有信息。這是在逐行模式下的視頻信號，其同步脈沖極性是負的。
每個視頻行的開始用灰色三角形表示。所述視頻信號Csync的每行包括水平同步脈沖，對于要加以提取以便產生同步信號Hsync的脈沖P1-P2尤其如此。
除去所有的寄生脈沖，這適用于對應于均衡脈沖的脈沖P3，所述均衡脈沖的寬度具有所述垂直同步脈沖寬度的一半。所述強制步驟108被施加到每個視頻行。
當沒有寄生脈沖存在于單獨視頻行的時間范圍Δ1(由脈沖P2的上升沿和如行持續時間Δ的百分比X1定義的時刻T1確定界線)中時，所述強制步驟意思是用于定義所述同步信號Hsync的信號Csync的基本拷貝。所述強制步驟108在除去所述脈沖P3過程發揮其完全的功能。當然，在時間范圍Δ1上所產生的信號Hsync保持等于在脈沖P2的上升沿之后的所述信號Csync的邏輯電平N2。
所述同步信號Vsync在時刻T4轉換為負電平，T4可以表示為所述行持續時間Δ的百分比X4；并且在時刻T5轉換為正電平，T5可以表示為所述行持續時間Δ的百分比X5。
圖3示出了依照本發明用于從輸入視頻信號Vin中提取水平和垂直同步脈沖的方法的實施例。該實施例是忒別為集成電路中實現而加以設計的。
其包括觸發器300，用于抑制比黑色電平高的所有信號部分并且因而用于提取所述視頻信號Vin的交流分量，從而產生所述合成同步信號Csync。如果信號Csync已經有效，那么不使用所述觸發器，并且直接從所述合成同步信號中提取所述同步信號。
一個異或類型的邏輯門301(又名XOR門)接收信號Csync和命令信號301a。根據命令信號301a的電平，該邏輯門使信號Csync的邏輯電平反相以便來產生合成同步信號302。從而，如果所述信號301a的邏輯電平是高，那么所述信號302將由所述信號Csync的同步脈沖的極性反向而產生，而如果所述信號301a的邏輯電平是低時，所述信號302與所述信號Csync相同。從而所述信號302定義合成同步信號，其同步脈沖極性始終是相同的。
檢測模塊303允許檢測所述信號Csync的同步脈沖的極性。如果在所述低電平持續時間和所述高電平持續時間之間的比值大于1，所述模塊303產生在一組連續的上升沿中所述信號Csync的兩個上升沿之間的高電平的命令信號301a。如果不是這樣，所述模塊303產生低電平的命令信號301a。該檢測模塊有利地包括上/下類型計數器，所述計數器在其時鐘輸入端接收例如由石英晶體產生的基準時鐘信號，并且在其輸入端接收表明所述計數方向的信號Csync。所述計數器在所述信號Csync的兩個連續上升沿之間的信號Csync為高電平時遞減，從初始值開始，并且在信號Csync為低電平時遞增。如果所述計數器值比在所述連續的上升沿組中第二上升沿處的所述初始值高，那么這表明必須使所述信號Csync的極性反向，而如果所述計數器值比處于第二上升沿的所述初始值低，那么這表明不必使所述信號Csync的極性反向。
所述模塊305提供所述信號302視頻行的持續時間Δ的計算。該模塊包括接收例如由石英晶體在其時鐘輸入端產生的基準時鐘信號的計數器。所述計數器在第一個上升沿處復零之后的所述信號302兩個上升沿之間遞增。在第二個上升沿，在某種意義上本地存儲該計數器的值以致可以將它與參考上述子步驟105和圖1所描述三個先前的測量相比較。
所述模塊304在將其本身與每個水平同步脈沖同步之后，根據所述信號302和有關行持續時間Δ的消息，產生在時刻T1-T2-T3-T4-T5下的命令脈沖P1-P2-P3-P4-P5。所述模塊304包括計數器，其在行脈沖的每次開始被重置為零，并且在其時鐘輸入端接收由所述模塊305使用的相同時鐘信號。在每個水平同步脈沖開始時遞增該計數器，并且由比較器將其瞬時值與在劃分所述行持續時間Δ之后獲得的一組值相比較。如果所述瞬時值等于在劃分之后獲得的所述值中的一個，那么由所述模塊304產生脈沖pi。特別地是，在所述行持續時間值Δ的87.5％處產生命令脈沖P1，如果所述計數器的瞬時值等于所述行持續時間值Δ的18.75％，那么產生命令脈沖P2；如果所述計數器瞬時值等于所述行持續時間值Δ的25％，那么產生命令脈沖P3；如果所述計數器的瞬時值等于所述行值Δ的37.5％，那么產生命令脈沖P4；并且如果所述計數器的瞬時值等于所述行持續時間值Δ的75％，那么產生命令脈沖P5。
狀態機306允許根據所述信號302和所述命令脈沖Pi產生命令信號307。所述命令信號307是這樣的，以致其取在每個視頻行的所述水平同步脈沖和所述命令脈沖P1的末尾之間的高位值。所述命令信號307被施加到觸發器308的時鐘輸入端，所述觸發器308在其輸入數據端D接收所述信號302。因此，當所述命令信號307轉到高電平時，所述觸發器308的信號Hsync就呈現為信號302的電平，并且只要在信號307保持在高電平，其也保持在那個電平，這樣就抑制在所述信號302中的所有寄生脈沖。因而，所述觸發器308執行強制所述信號302電平的功能。
所述狀態機306還提供信號Vsync的產生。為此目的，在由所述命令脈沖P2-P3和P3-P4定義的時刻之間的信號302的邏輯狀態由執行邏輯功能的電路加以分析。特別地是，由所述狀態機306執行的功能可以由邏輯門的網絡形成，例如借助于FPGA類型的可編程電路。由所述狀態機執行的功能還可以由微控制器實現，所述微控制器接收由存儲在存儲器中的計算機程序所發出的指令碼。
權利要求
1.一種在視頻行開始處從包括水平同步脈沖的輸入視頻信號(Csync)中提取同步信號的方法；所述方法包括計算步驟(105)，用于計算在輸入視頻信號(Csync)中視頻行的持續時間(Δ)，強制步驟(108)，用于把所述輸入視頻信號(Csync)強制到輸出電平，所述輸出電平對應于在水平同步脈沖之后的所述輸入視頻信號(Csync)的電平，所述輸入信號(Csync)被強制在每個水平同步脈沖的末尾和由所述行持續時間(Δ)的第一百分比(X1)定義的時刻之間，以便產生所述水平同步信號(Hsync)。
2.如權利要求1所述的方法，在所述計算步驟之前還包括步驟(102)，所述在前步驟(102)包括第一測量子步驟(103)，用于測量所述輸入視頻信號中從一組所述輸入視頻信號(Csync)的上升沿中取出的兩個連續上升沿之間的低電平持續時間和高電平持續時間，反相子步驟(104)，對于所述第一測量子步驟(103)中執行的連續測量組而言在低電平持續時間與高電平持續時間之間的比值大于1的情況下，使所述輸入視頻信號(Csync)的電平反向。
3.如權利要求1或2所述的方法，其中所述計算步驟(105)包括第二測量子步驟(106)，用于測量從一組所述輸入視頻信號(Csync)的上升沿中兩兩取出的連續上升沿之間的持續時間，處理子步驟(107)，用于從在所述第二測量子步驟測量的持續時間中提取最大值，所述最大值對應于所述視頻行的持續時間(Δ)。
4.如權利要求3所述的方法，其中規定周期地激活所述計算步驟(105)來更新所述視頻行持續時間(Δ)的值。
5.一種用于在視頻行開始處從包括水平同步脈沖的輸入視頻信號(Csync)中提取同步信號的集成電路，以便產生水平同步信號(Hsync)，所述集成電路包括計算裝置(305)，用于計算在所述輸入視頻信號(Csync)中視頻行的持續時間(Δ)，用于把所述輸入視頻信號(Csync)強制到輸出電平的裝置，所述輸出電平對應于在水平同步脈沖之后的所述輸入視頻信號(Csync)的電平，所述輸入信號(Csync)被強制在每個水平同步脈沖的末尾和由所述行持續時間(Δ)的第一百分比(X1)定義的時刻之間，以便產生所述水平同步信號(Hsync)。
6.如權利要求5所述的集成電路，包括附加裝置，所述附加裝置包括測量裝置，用于測量所述輸入視頻信號中從一組所述輸入視頻信號(Csync)的上升沿中取出的兩個連續上升沿之間的低電平持續時間和高電平持續時間；用于在對于所述測量裝置中執行的連續測量組而言低電平持續時間與高電平持續時間之間的比值大于1的情況下使所述輸入視頻信號(Csync)的電平反向的裝置。
7.如權利要求5或6所述的集成電路，其中計算所述視頻行的持續時間的計算裝置包括測量裝置，用于測量從一組所述輸入視頻信號(Csync)的上升沿中兩兩取出的連續上升沿之間的持續時間，處理裝置，用于從所述持續時間組中提取最大值，所述最大值對應于所述視頻行的持續時間(Δ)。
8.如權利要求7所述的集成電路，包括用于周期地激活所述計算裝置(305)的更新裝置。
全文摘要
本發明涉及一種在視頻行開始處從包括水平同步脈沖的輸入視頻信號(Csync)中提取同步信號的方法，所述方法包括－計算步驟(105)，用于計算在所述輸入視頻信號(Csync)中視頻行的持續時間(D)，－強制步驟(108)，用于把所述輸入視頻信號(Csync)強制到輸出電平，所述輸出電平對應于在水平同步脈沖之后的所述輸入視頻信號(Csync)的電平，所述輸入信號(Csync)被強制在每個水平同步脈沖的末尾和由所述行持續時間(D)的第一百分比(X1)定義的時刻之間，以便產生所述水平同步信號(Hsync)。用途提取同步信號。
文檔編號H04N5/08GK1666499SQ03815230
公開日2005年9月7日 申請日期2003年6月23日 優先權日2002年6月28日
發明者P·貝林, N·古伊勒姆 申請人:皇家飛利浦電子股份有限公司