用于使用直接變頻的移動站調制解調器的直流電流偏移抵消的制作方法

專利名稱：用于使用直接變頻的移動站調制解調器的直流電流偏移抵消的制作方法
技術領域：
本發明背景相關申請本申請對于美國臨時申請號60/371692有優先權，后者提交于2002年4月9日。
本發明領域本發明一般涉及電信，尤其涉及用于使移動站調制解調器(MSM)從基帶信號中移去不需要的直流電流(DC)偏移。
背景技術：
將射頻(RF)信號下變頻到基帶的常規方法需要兩個變頻步驟。RF信號首先被下變頻轉換到中頻(IF)信號。然后，IF信號經下變頻到基帶信號。在移動電信環境中，這需要射頻接收機(RFR)芯片、中頻接收機(IFR)芯片、基帶接收機芯片以及其他相關的周圍芯片，這些對于移動電話制造商很昂貴。
直接變頻在單個步驟內使得RF信號能直接變頻到基帶信號。因此，直接變頻去除了RF到IF變頻步驟由此消除了IFR碼片。
與直接變頻相關的一個問題是它導致非常高的直流(DC)偏移電平。這些不需要的DC偏移包括靜態DC電平以及時變DC電平。靜態和時變DC偏移的來源包括電路不匹配、LO自混頻以及干擾器自混頻，其中每個可以隨著增益設置、頻率、衰落和溫度改變。如果該種DC偏移不被抵消，它們會由于飽而惡化信號質量、限制動態范圍以及增加功耗。
需要的是一種為直接變頻結構抵消DC偏移的系統和方法。還需要的是為直接變頻結構補償靜態DC電平以及時變DC電平的系統和方法。還需要一種為直接變頻結構快速有效方式獲取和抵消DC偏移的系統和方法。
本發明簡述本發明通過為帶有直接變頻結構的移動站調制解調器提供了抵消DC偏移的系統和方法從而解決了以上問題。本發明是一快速獲取DC偏移抵消模塊，它提供了快速和準確的DC偏移估計以及抵消技術以支持直接變頻結構。快速獲取DC偏移抵消模塊組合四種裝置通過增加環路帶寬以在開啟、溫度改變以及增益改變后快速獲取DC偏移估計。在移去DC偏移的大部分后，環路的帶寬被減少，且時間常數被增加以細調先前的估計。
本發明提供一種不昂貴的解決方法，以使用數字基帶接收機以及射頻接收機(被稱為移動站調制解調器(MSM))為直接變頻結構接收和發送CDMA波形。本發明的其他特征和優勢以及本發明的各種實施例的結構和操作參考以下附圖詳細描述。
附圖簡要描述通過下面提出的結合附圖的詳細描述，用于說明本發明的原理并使得領域內的技術人員能使用本發明。


圖1是說明將RF信號下變頻到基帶信號的常規方法圖。
圖2是說明用于將RF信號轉換到基帶信號的直接變頻方法圖。
圖3A是說明用于將RF信號下變頻到基帶的直接變頻方法相關的問題圖。
圖3B是說明接收機增益改變對于在基帶的DC偏移電平的影響的定時圖。
圖4說明了帶有不希望的時變DC分量的期望基帶信號頻譜。
圖5是根據本發明實施例獲取DC偏移抵消模塊的框圖。
圖6是根據本發明實施例快速獲取DC偏移抵消模塊的詳細框圖。
圖7是根據本發明實施例的偏移調整機構的框圖。
圖8是根據本發明實施例的粗增益DC偏移環路機構的框圖。
圖9A是根據本發明實施例的增加增益導致的基帶帶寬圖。
圖9B是根據本發明實施例減少增益導致的基帶信號帶寬圖。
圖10是根據本發明實施例的PDM獲取/跟蹤模式FSM的狀態圖。
圖11是根據本發明實施例的PDM獲取/跟蹤模式控制電路圖。
圖12是根據本發明實施例的細顆粒(數字)抵消環路機構的框圖。
圖13是根據本發明實施例的DAC控制器(DACC)框圖。
圖14是根據本發明實施例的DACC狀態機。
圖15是根據本發明實施例啟用DACC累加器的DAC控制器(DACC)啟用硬件電路圖。
圖16A是根據本發明實施例說明DAC控制器定時電路圖，用于在已經更新了新DC偏移估計之后確定清除累加器的等待時段時間長度。
圖16B是根據本發明實施例說明DAC控制器的計數器電路圖。
圖16C是根據本發明實施例說明DAC控制器獲取計數器電路1630圖。
圖16D是根據本發明實施例說明用于為DAC控制器請求SBI寫入的電路圖。
圖17A是說明基于溫度改變更新寄存器G0-G4的過程框圖。
圖17B是說明基于溫度改變更新寄存器G0-G4方法的流程圖。
本發明的特征、目標和優勢會從以下列出的詳細描述中變得更明顯，其中相同的參考字符標識對應元件。在附圖中，類似的參考號一般指明相同、功能類似和/或結構類似元件。元件首先出現的附圖是由在對應參考號中附圖中最右邊的兩個數字的左邊的數字指明。
本發明的詳細描述本發明在此參考特定應用的說明實施例描述，可以理解本發明不限于此。可以訪問在此提供原理的領域內的技術人員可以意識到其范圍內的附加修改、應用和實施例以及本發明有重大實用性的附加領域。
本發明是一種為帶有直接變頻結構的移動站調制解調器(MSM)從信號中去除不需要DC偏移的系統和方法。本發明可以通過使用快速獲取DC偏移抵消模塊實現該點。快速獲取DC偏移抵消模塊從信號中使用四種交互裝置去除不需要的DC偏移。交互裝置包括偏移裝置、粗顆粒脈沖密度調制器(PDM)環路、細顆粒(數字)環路以及DAC(數字到模擬轉換器)控制器(DACC)。
在詳細描述快速獲取DC偏移抵消模塊前，描述常規RF到基帶變頻、直接變頻以及與直接變頻相關的問題的概述。
圖1是說明用于將RF信號下變頻到基帶信號的常規方法。圖1示出圖100，包括y軸，顯示了RF信號106、IF信號108以及基帶信號110沿著x軸104的特定頻率處的相對幅度。在該示例中，RF信號106是頻率fc為中心的CDMA信號。如先前所述，RF信號轉換到基帶信號一般在兩步內完成。在步驟a，RF信號106下變頻為IF信號108。在步驟b，IF信號108下變頻到在零頻率中心處的基帶信號110。
圖2是說明RF信號到基帶信號的直接變頻圖。圖2示出包括圖200，包括y軸102，顯示沿著x軸104特定頻率處的RF信號106和基帶信號110的相對幅度。RF信號106到基帶信號110的轉換是用直接變頻在一步驟內完成的(步驟c)。因此，直接變頻消去了將RF信號下變頻為IF信號108的需要。
如先前所述，雖然直接變頻消去了將RF轉換為IF的必要，消除了將IFR包括在系統內的需要，直接變頻導致不需要的DC偏移，這會通過飽和信號質量、限制動態范圍并增加功耗惡化。圖3A是說明與RF接收機/發射機系統300內直接變頻相關的一些問題框圖。RF接收機/發射機系統300包括除了其他以外有RF天線302、低噪聲放大器304以及直接轉換器306。直接轉換器306包括除了其他以外混頻器308、本地振蕩器(LO)310以及低通濾波器(LPF)312。
天線302耦合到LNA 304。LNA 304耦合到直接轉換器306，尤其是混頻器308。本地振蕩器310耦合到混頻器308。混頻器308還耦合到LPF 312。
RF天線302接收并發送RF信號，諸如CDMA信號。低噪聲放大器304控制RF信號的增益。直接變頻器306通過將進入RF信號與本地振蕩器信號通過混頻器308和本地振蕩器310混合而將RF信號轉換到基帶。本地振蕩器310包括一強頻率發生器(未示出)。在該示例中，本地振蕩器頻率是CDMA頻帶的中心頻率。混頻器308的輸出提供了以零頻率為中心的基帶信號。低通濾波器312對混頻器輸出濾波以消除來自其他頻帶的信號。
通過天線302進入的RF信號通過低噪聲放大器304。放大器304調整RF信號增益。RF信號然后與本地振蕩器通過混頻器308和本地振蕩器310混合以生成基帶信號。來自混頻器308的基帶信號輸出通過低通濾波器312以去除基帶頻率外的所有信號。
與直接變頻器306導致生成DC偏移的相關問題在圖3A內說明。例如，本地振蕩器310可以包括強頻率發生器，從模擬芯片基片的泄漏會導致本地振蕩器310生成的頻率從天線302和放大器304相應地泄漏到線路303和305，如箭頭314示出。來自天線302進入的信號還可以泄漏到本地振蕩器310，如箭頭316示出。
天線302發送并接收信號。因此，來自本地振蕩器310的一些泄漏可以從天線302被發送，如箭頭318示出，在對象上經反射(未示出)，諸如大樓、汽車等，并進入天線302，如箭頭320示出。當本地振蕩器信號泄漏到RF路徑，它在混頻器308的輸出處會與本身混頻以生成DC。這在本地振蕩器信號泄漏到RF路徑，并反射回天線302和/或當RF端口上的干擾泄漏到混頻器308的本地振蕩器端口時會發生。電路不匹配雖然不與直接變頻器306相關，還生成DC偏移。該種泄漏和不匹配會引起基帶信號從直接變頻器306生成以在零頻率處的較大時變DC分量。
LNA 304和混頻器308會基于接收到的輸入信號的信號強度快速改變增益。DC偏移大小與LNA 304和/或混頻器308的特定增益設置相關。圖3B是說明在基帶處可見的增益改變對DC偏移的影響的時序圖。從時間t0到t1的DC偏移還可以包含時變和靜態分量。時變分量可以由溫度、接收頻率和/或衰落引起。溫度改變會導致慢DC偏移改變。DC偏移由于頻率引起的改變是接收頻率內改變的結果。由于衰落導致的DC偏移改變基于多普勒效應，生成時變DC偏移的頻率分量多達多普勒頻移的兩倍。從時間t1到t2的DC偏移可以包含時變和靜態DC偏移分量，類似于從時間t0到t1的DC偏移。
增益改變發生在時間t1處。在時間t1處，增益改變引起DC偏移內的較大瞬時增加。在時間t2處，發生另一增益改變。同樣，增益改變會引起DC偏移內的瞬時改變，類似于在時間t1處的增益改變。數量上說，由于基帶增益變化引起的DC偏移改變會是所有DC偏移中最大的。何時接收機增益改變會發生以及它如何改變是已知的因子。使用本發明，可以去除瞬時、靜態以及時變DC偏移。
圖4是使用直接變頻生成的示例基帶信號402且帶有較大的DC分量404的說明。使用本發明，可以去除較大DC分量404。本發明通過在發生增益改變時打開DC偏移獲取電路(DACC模塊)的帶寬以很快地獲得DC偏移以用于去除而實現。這使得能粗確定靜態DC偏移電平。一旦粗靜態DC偏移電平被獲得并在數字到模擬轉換器在混頻器308的輸出處被去除，則本發明窄化DC偏移獲取電路(DACC模塊)的帶寬以跟蹤DC偏移內的較小改變，并在不惡化由于去除的信號頻譜引起的接收到信號質量惡化的情況下去除。
本發明通過包括一快速獲取DC偏移抵消模塊而去除DC偏移，諸如DC偏移分量404。移動站調制解調器(MSM)的快速獲取DC偏移抵消模塊的高層框圖500在圖5示出。框圖500類似于RF接收機/發射機系統300，但還包括模擬到數字轉換器502，它耦合到直接變頻器502。模擬到數字轉換器502實現直接變頻器306生成的基帶信號的模擬到數字轉換。快速獲取DC偏移抵消模塊通過減去系統內生成的DC量估計而從基帶信號中去除DC偏移。這是在幾個地方發生。DC偏移去除在MSM 504內部發生。DC偏移去除通過將MSM 504輸出送回模擬到數字轉換器502或LPF 312的輸入，從而形成反饋環路506。DC偏移去除還使用通過8比特DAC 510從MSM 504到LPF 312的輸入的另一反饋環路508。
圖6是本發明的快速獲取DC偏移抵消模塊的更詳細框圖600。框圖600的的假想線601將快速獲取DC偏移抵消框圖的MSM 504從模擬接收前端部分603分開。快速獲取DC偏移抵消模塊包括直接變頻器306和模擬到數字變換器502，所有都位于模擬接收前端603內。快速獲取DC偏移抵消模塊還包括基帶濾波器605、四個機構602、604、606和608，它們相互交互以去除不期望的DC偏移，還包括串行總線接口620，所有都位于MSM 504內。四個機構包括偏移調整602、粗顆粒(PDM)環路604、細顆粒(數字)環路606以及DAC控制器608。四個機構602、604、606和608可以被獨立使用或相互組合使用，取決于系統的模式。
偏移調整602在數字域內操作。偏移調整602是可編程值(代表DC偏移估計)，該值從基帶信號中被減去。可編程值被存儲在微處理器可編程寄存器和可以在任何時候更新。
粗顆粒(PDM)環路604在數字和模擬域內操作。粗顆粒(PDM)環路604在偏移調整602后從基帶信號中去除DC偏移。基帶信號內的DC偏移通過到模擬接收機前端603的直接變頻器306或模擬接收機的ADC502的反饋環路506被去除。
細顆粒(數字)環路606如其名所示在數字域內操作。細顆粒(數字)環路606去除在粗顆粒(PDM)環路604或任何其他DC偏移粗去除的方法之后的DC偏移。這可以通過MSM 504內的小數字反饋環路實現。
DAC控制器608還在數字域內操作。DAC控制器608取決于溫度和增益設置計算周期性DC偏移值，并將這些值在由反饋環路508表示的串行總線接口(SBI)上寫回直接變頻器306內的數字到模擬轉換器510。
快速獲取DC偏移抵消模塊在幾個模式中的一個內操作，所述模式取決于需要四種機構602、604、606和608的哪個以去除DC偏移。四個機構602、604、606和608可以單獨或組合地使用以提供需要的DC偏移糾正。可能組合的示例在表格1內示出。雖然在表格1內示出五種模式，但本發明不限于這五種模式。其他組合也是可能的。
在只有DACC模式下，DACC 608周期性地或當被觸發時，用DC偏移估計通過SBI接口620更新直接變頻器306。DC偏移估計基于溫度、低噪聲放大器(LNA)304和混頻器308的增益設置以及其他因子。粗增益(PDM)環路604僅在只有DACC模式下被禁用。
在DACC和PDM模式下，使用DACC 608和粗增益(PDM)環路604。DACC 608只在開啟時使用一次，然后它停止操作。然而，保留在開啟時更新直接變頻器306的DC偏移估計。在禁用DACC 608之后，粗顆粒(PDM)環路604被啟用。粗顆粒(PDM)環路604用于跟蹤和并獲取DC偏移內的任何變化。
在DACC和細增益模式下，使用DACC 608和細增益(數字)環路606。DACC 608通過SBI接口620用粗DC偏移估計更新直接變頻器306。細顆粒(數字)環路606用于去除任何殘留偏移。粗顆粒(PDM)環路604在DACC和細顆粒模式下被禁用。
在PDM和細顆粒模式下，使用粗顆粒(PDM)環路604以及細顆粒(數字)環路606。粗顆粒(PDM)環路604用于粗跟蹤并獲取DC偏移。細顆粒(數字)環路606還用于在粗顆粒(PDM)環路604之后去除剩余的時變DC偏移。在該模式下，DACC 608從來不用于在直接變頻器306內更新DAC 510。
最后的操作模式是偏移調整和DACC模式。在該操作模式下，在寄存器內放置靜態偏移調整并在基帶濾波器605的輸出處的寬帶信號中被減去。這使得在LPF 312或ADC 502的輸入可見的DC偏移在LPF 312和/或ADC 502生成較大固有DC偏移情況下仍保持較小。寬帶信號然后被傳遞到DACC 608，且DC偏移估計被返回到直接變頻器306。該方法防止模擬到數字轉換器502飽和，從而使得模擬到數字轉換器502有較好的去除DC的范圍，或它通過最小化在LPF312輸入處的靜態DC偏移而改善LPF 312的線性性和動態范圍。在一實施例中，用于確定偏移調整寄存器值的方法如下。LPF 312的輸入對于該方法被減少。開始時，在偏移調整寄存器內放置零，直到在細顆粒(數字)環路606內累加DC偏移的估計器。微處理器會從細顆粒(數字)環路606內的寄存器內讀出估計的DC偏移值，并將該值寫入偏移調整寄存器以使得DC偏移能在基帶信號進入DACC 608或細顆粒(數字)環路606之前使用偏移調整602被去除。
表格1

四種機構602、604、606和608的每個包括同相(I)分量和正交(Q)分量。每種機構(602、604、606和608)的I和Q分量是相同的。因此，只有四種機構602、604、606和608的每個的一個分量(I或Q)在以下詳細示出。
偏移調整機構圖7是用于基帶信號的同相(I)或正交(Q)分量的偏移調整602框圖。偏移調整602將靜態DC從LPF 312和ADC 502中去除，使得DC偏移電壓不超過在LPF 312的輸入處一定限度，這樣不會惡化LPF 312或ADC 502的線性性和動態范圍。圖7示出從基帶濾波器605接受基帶信號的偏移調整602。偏移調整602包括寄存器702和加法器704。寄存器702耦合到加法器704。寄存器702是18比特寄存器。寄存器702內保持的值被從基帶數字濾波器605輸出中減去。寄存器702內的值是受微處理器控制的。微處理器可以選擇在寄存器702內寫入任何值。在一實施例中，寄存器702的值由細顆粒(數字)環路606內的累加器的輸出確定，這在以下詳細討論。來自細顆粒(數字)環路606的累加器值可以由微處理器讀取。微處理器然后會將累加的值寫入寄存器702以將靜態DC偏移從基帶信號輸出中減去。
在一實施例中，使用偏移調整602。基帶信號內固有的DC偏移較大部分已經由裝置604、606和608去除。然而，由于對直接變頻器306或ADC 502內的基帶模擬濾波器的輸入電壓上的限制，可能需要使用偏移調整602。當需要偏移調整602時，寄存器702內的值從基帶數字濾波器605的I和Q輸出中減去。當不使用偏移調整時，寄存器702內值被設定為零(0)。
粗顆粒(PDM)環路機構圖8是基帶信號的I或Q分量的粗顆粒(PDM)環路604的框圖。粗顆粒(PDM)環路604從基帶信號的I和Q分量中去除DC偏移。粗顆粒(PDM)環路604以兩種主要模式操作。第一模式是獲取模式。當數字接收前端處于獲取DC偏移過程中時使用獲取模式。第二模式是跟蹤模式。當數字接收前端處于跟蹤DC偏移而同時對接收機性能方面產生最小惡化的情況下使用跟蹤模式。
圖8示出接受來自基帶濾波器(BBF)605的基帶信號的I或Q分量的粗顆粒(PDM)環路604。這發生在當偏移調整寄存器702被設定到零情況下。或者，粗顆粒(PDM)環路在偏移調整602從I或Q分量中去除靜態DC后接受來自偏移調整602的基帶信號的I或Q分量。基帶信號的I和Q分量是18比特信號。
粗顆粒(PDM)環路604包括增益元件802、累加器元件804、脈沖密度調制器(PDM)806、多路復用器610、RC電路808以及DAD 618。增益元件802耦合到累加器元件804。累加器804耦合到RC電路808。RC電路808耦合到填充618，且填充618通過反饋環路506耦合到直接變頻器306或ADC 502。
增益元件802包括耦合到可編程移位器810的多路復用器809。增益元件802將來自基帶信號的I或Q分量的輸入數據乘以比例縮放因子。縮放因子基于粗增益(PDM)環路604是處于獲取模式或跟蹤模式而選擇。信號PDM_ACQ_TRACK_n控制多路復用器809。有限狀態機在以下參考圖10描述。如果粗顆粒(PDM)環路604處于獲取模式，PDM_ACQ_TRACK_N信號會選擇高增益，在圖8內示出為粗顆粒獲取偏移比例縮放值(CG_ACQ_OFFSET_SCALER)，作為多路復用器809的輸出信號。這使得粗顆粒(PDM)環路604表示接收路徑內的高通濾波器，帶有1KHz的3dB濾波器帶寬。如果粗顆粒(PDM)環路604處于跟蹤模式，PDM_ACQ_TRACK_n信號會選擇低增益作為粗顆粒跟蹤偏移比例縮放值(CG_TRC_OFFSET_SCALER)，如圖8內示出，作為多路復用器809的輸出信號。這會生成100Hz的3dB高通濾波器帶寬。本發明不限于相應用于獲取和跟蹤模式1KHz 3dB帶寬和100Hz 3dB帶寬。領域內的技術人員可以知道可以使用其他的3dB帶寬而不偏移本發明范圍。
可編程移位器810接受多路復用器809的輸出并將18比特I或Q基帶輸入信號移位由來自多路復用器809的選定比例縮放器值指定的量。可編程移位器810的輸出提供32比特I或Q基帶輸出信號。
累加器804用于累積基帶信號內的DC偏移估計。累加器804包括通過多路復用器814耦合到寄存器816的飽和加法器812。寄存器816的輸出連接到飽和加法器812，從而提供反饋環路。飽和加法器812將來自可編程移位器810的輸出的進入數據以及從寄存器816輸出反饋回的數據接受為輸入，并提供輸出值，該值表示進入I或Q數據之和以及來自寄存器816的反饋數據，用于累加DC偏移估計。
多路復用器814選擇或是來自飽和加法器812的輸出或是來自微處理器接口的輸出(示出為wr_data)。多路復用器814由CG_ACCUM_LOAD(粗顆粒累加器負載)信號控制。CG_ACCUM_LOAD信號指明是否使用來自微處理器接口的數據(即wr_data)。來自微處理器接口的輸出選擇使得累加器804被載入已知值。這使得能測試并調試粗顆粒(PDM)環路604。在以下正常操作下，多路復用器814會選擇來自飽和加法器812的輸出。
寄存器816用于存儲來自飽和加法器812的輸出值以及來自微處理器接口(未示出)的輸出值。連接到寄存器816的粗顆粒時鐘信號用于時鐘寄存器816。在一實施例中，粗顆粒時鐘信號是10MHz時鐘信號。相關領域內的技術人員會知道可以使用其他時鐘頻率而不偏移本發明的范圍和原理。
來自累加器804的32比特輸出信號被發送到微處理器接口，用于監視、測試和調試目的。來自累加器804的32比特輸出信號中的15個最高有效比特被發送到PDM 806。通過從累加器804截斷32比特輸出信號中最低有效比特，裝置604實現除法。
多路復用器610從PDM 806選擇DC偏移的累加值或選擇另一常規方法用于獲取DC偏移。在另一實施例中，不使用多路復用器610。而是PDM 806輸出被直接送到RC電路808。
PDM 806的輸出提供表示DC偏移估計的脈沖密度已調模擬信號。模擬信號可以包含PDM 806引入的更高頻率。為了在模擬信號內移去該高頻率內容，RC電路808提供RC時間常數定義的低通濾波。RC時間常數越大，RC電路808輸出處的模擬DC偏移值越平滑。RC電路808使得PDM 806能生成干凈的DC電壓。
PDM 806與RC電路808一起構成數字到模擬轉換器。PDM 806與RC電路808一起將累加器804的輸出轉換成模擬信號。
RC電路808包括一電阻網絡616、電容614以及多路復用器612。多路復用器612用于從電阻網絡616選擇一電阻器以提供RC時間常數的電阻部分。多路復用器612由PDM_ACQ_TRACK_n控制。如果PDM_ACQ_TRACK_n指明粗顆粒(PDM)環路604處于獲取模式，則更低的電阻值被選用于提供RC時間常數。更低的電阻值提供更小的時間常數，且因此能快速獲取DC偏移而不威脅粗顆粒(PDM)環路604的穩定性。當PDM_ACQ_TRACK_n指明粗增益(PDM)環路604處于跟蹤模式時，選擇較大的電阻值以提供RC時間常數。更大的電阻值提供更大的時間常數，且因此減少了來自PDM 806的噪聲。
在從DC偏移值中去除了高頻分量后，DC偏移值從直接變換模塊306內的模擬信號中被減去。
因此，當粗顆粒(PDM)環路604處于獲取模式時，增加增益元件802。增益的增加打開了粗增益(PDM)環路604定義的I或Q高通濾波器帶寬，如圖9A內示出，以更快地獲得DC偏移的估計用于去除。該增益的增加導致粗顆粒(PDM)環路604的高通特性較不準確，還引入了來自PDM 806的更多噪聲，因為在獲取模式降低了RC時間常數。
在跟蹤模式中，減少增益元件802。增益內的減少窄化了粗顆粒(PDM)環路604定義的I或Q高通濾波器帶寬，如圖9B示出。這生成了DC偏移的更高精度估計，并減少了由于更高RC時間常數導致的PDM 806的模擬輸出內的噪聲，從而限制了由于高通濾波引起的頻譜損失。
圖10是PDM獲取/跟蹤模式有限狀態機1000。雖然本發明的描述使用狀態機模式，領域內的技術人員可以知道可以使用微處理器實現而不偏移本發明的范圍和原理。有限狀態機1000包括四個狀態跟蹤狀態1002、混頻器308的獲取狀態1004，低噪聲放大器(LNA)304的獲取狀態1006以及混頻器308和LNA304的獲取狀態1008(還被稱為“獲取兩者”狀態1008)。有限狀態機1000如以下描述操作。表格4描述粗顆粒(PDM)環路604的操作模式。
在來自微處理器的重新設定信號中，粗顆粒(PDM)環路604進入跟蹤狀態1002，PDM 806被設定為0×0。在跟蹤狀態1002，PDM環路以100Hz的3dB高通濾波器帶寬運行，緩慢跟蹤DC偏移。RC時間常數和增益元件802被設定為跟蹤。
粗顆粒(PDM)環路604在發生混頻器改變、LNA改變或混頻器改變以及LNA改變時會相應地從跟蹤狀態1002到三種獲取狀態1004、1006或1008中的一種。粗顆粒(PDM)環路604保持運行，且累加器816的累加器值在從狀態1002到1004、1006或1008轉換中被保留。RC時間常數808和增益元件802經設定以在從狀態1002轉換到1004、1006或008期間通過PDM_ACQ_TRACK_n獲取。
在混頻器改變時，粗顆粒(PDM)環路604進入混頻器獲取模式或獲取混頻器狀態1004。在混頻器獲取模式1004內，PDM環路保持被啟用。在從跟蹤狀態1002轉換到獲取混頻器狀態1004期間保留累加器816的累加器值，累加器值作為獲取模式期間PDM環路的開始值被使用。增益元件802和RC時間常數處于獲取模式。混頻器計時器(圖11內示出，且在以下參考圖11描述)被啟用為向下計數器。如果發生LNA改變而同時處于混頻器獲取模式1004，粗顆粒(PDM)環路604會進入到混頻器和LNA獲取模式1008(如以下詳細討論的)。累加器816的累加器值在從狀態1004到1008轉換期間被保存。當混頻器計時器向下計數到0，或換而言之，超時(mix_timer_term)，粗顆粒(PDM)環路604會返回跟蹤狀態1002。累加器816的累加器值在從狀態1004轉換到1002時被保留，并用作連續跟蹤模式時PDM環路的開始值。而且，在從狀態1004到1002轉換期間，RC時間常數808和增益元件802被發送回以跟蹤通過PDM_ACQ_TRACK_n。如果混頻器計時器中止而同時發生LNA改變，則粗增益(PDM)環路604會進入LNA獲取模式1006。累加器816的累加器值在從狀態1004轉換到1006期間被保留。
粗顆粒(PDM)環路604在LNA改變時會從跟蹤狀態1002進入獲取模式或獲取LNA狀態1006。在LNA獲取模式1006內，PDM環路保持啟用。在從跟蹤狀態1002轉換到獲取混頻器狀態1006期間保留累加器816的累加器值，累加器值在獲取模式期間用作PDM環路的開始值。增益元件802和RC時間常數808處于獲取模式。LNA計時器(圖11示出，且在以下參考圖11描述)被啟用為向下計數器。如果發生混頻器改變而同時處于LNA獲取模式1006，則粗增益(PDM)環路604會進入混頻器和LNA獲取模式1008(在以下詳細討論)。累加器816的累加器值在從狀態1006轉換到1008期間被保存。當LNA計時器向下數到0時，或換而言之，超時(lna_timer_term)、粗增益(PDM)環路604會回到跟蹤狀態1002。累加器816的累加器值在從狀態1006轉換到1002時被保存，并用作連續跟蹤模式下的PDM環路的開始值。而且，在從狀態1006到1022的轉換中，RC時間常數808和增益元件802被設定回通過PDM_ACQ_TRACK_n跟蹤。如果LNA計時器中止而發生混頻器改變，則粗增益(PDM)環路604會進入混頻器獲取模式1004。累加器816的累加器值在從狀態1006轉換到1004期間被保留。
粗顆粒(PDM)環路604會在混頻器和LNA同時發生改變時獲取兩者狀態1008。在獲取兩者狀態中，PDM環路保持被啟用。保持在從跟蹤狀態1002轉換到獲取混頻器狀態1008的轉換期間累加器816的累加器值，累加器值用作獲取模式期間PDM環路的開始值。增益元件802和RC時間常數808處于獲取模式。同時啟用LNA計時器以及混頻器計時器。如果LNA計時器在混頻器計時器前中止，則粗顆粒(PDM)環路604會進入混頻器獲取模式1004。如果混頻器計時器在LNA計時器前中止，則粗顆粒(PDM)環路604會進入LNA獲取模式1006。如果LNA計時器和混頻器計時器同時中止，則粗增益(PDM)環路604會回到跟蹤狀態1002。累加器816的累加器值在任何轉換期間被保留，且用作任何新狀態下PDM環路的開始值。而且在從狀態1008到1002的轉換期間，RC時間常數808以及增益元件802被設定回通過PDM_ACQ_TRACK_n跟蹤。

圖11是PDM獲取/跟蹤模式控制電路1100圖。控制電路1100包括兩個計時器電路1102和004，用于分別在的LNA增益改變和混頻器增益改變之后，改變用于控制獲取模式內花費的時間。
計時器電路1102包含計數器1103。計時器電路1102用于在LNA 304增益改變之后確定保持獲取模式剩余的時間長度。Lna_timer_en和lna_timer_ld由有限狀態機1000控制。當lna_timer_ld被設定時，初始時間計數(CG_LNA_ACQ_TIME)被載入計數器1103。當MICR0_MIX_TIMER_EN和lna_timer_en被設定時，計數器1103可以開始從CG_LNA_ACQ_TIME向下計數。當計數器1103超時，計時器1102中止。換而言之，當計數器1103接近零時，粗顆粒(PDM)環路604可以退出獲取模式并返回跟蹤模式。如果在LNA增益改變后不期望DC偏移的獲取，則MICRO_LNA_TIMER_EN可以被設定為零，使得狀態機1000操作在表格4內示出的混頻器獲取模式內。
計時器電路1104包括計數器1105。計時器1102用于確定在混頻器308增益改變后保持在獲取模式的時間長度。mixer_timer_en和mixer_timer_ld由有限狀態機1000控制。當mixer_timer_ld被設定時，初始時間計數(CG_MIX_ACQ_TIME)被載入計數器1105。當mix_timer_en和MICRO_MIX_TIMER_EN被設定，計數器1105可以開始從CG_MIX_ACQ_TIME向下計數。當計數器1105超時時，計時器1104中止。換而言之，當計數器1105到達零時，粗顆粒(PDM)環路604可以退出獲取模式并返回跟蹤模式。如果DC偏移的獲取在混頻器增益改變之后不期望，則MICRO_MIX_TIMER_EN可以被設定為零，使得狀態機1000操作在如表格4內所示的LNA獲取模式內。
細顆粒(數字)抵消環路機構細顆粒(數字)抵消環路606是四種用于DC偏移抵消的機構602、604、606和608中最準確的。細顆粒(數字)抵消環路606從在粗顆粒DC偏移抵消或任何其他應用的偏移抵消方法之后剩余的基帶信號的I和Q分量中去除DC偏移。
用于基帶信號的I或Q分量的細顆粒(數字)抵消環路606的詳細框圖在圖12內示出。細增益(數字)抵消環路606包括飽和加法器1202、增益元件1024以及累加器1206。飽和加法器1202耦合到增益元件1204。增益元件1204耦合到累加器1206。累加器1206通過反饋環路1208耦合到飽和加法器1202。
飽和加法器1202接受來自偏移調整602的18比特I或Q分量以及通過反饋環路1208的累加器1206的18比特輸出作為輸入。飽和加法器1202的輸出是來自偏移調整602的18比特I或Q分量以及來自累加器1206的32比特輸出的18位最高有效比特。
增益元件1204包括多路復用器和可編程移位器1212。增益元件1204將飽和加法器1202的輸出乘以比例縮放因子。比例縮放因子基于細顆粒(數字)抵消環路606是處于獲取模式或跟蹤模式而經選擇。DACC 608為細顆粒(數字)抵消環路606控制獲取模式和跟蹤模式間的切換。信號DACC_ACQ_TRACK_n控制多路復用器1210。DACC_ACQ_TRACK_n是由有限狀態機控制的內部信號。有限狀態機在以下參考圖14描述。如果細增益(數字)抵消環路606處于獲取模式，DACC_ACQ_TRACK_n信號會選擇圖12內示出細顆粒獲取偏移比例縮放值(FG_ACQ_OFFSET_SCALER)的高增益作為多路復用器1210的輸出信號。這會引起細顆粒(數字)環路606表示在接收路徑上的高通濾波器，具有100KHz的3dB濾波器帶寬。如果細顆粒(數字)抵消環路606處于跟蹤模式，DACC_ACQ_TRACK_n信號會選擇低增益，如圖12內示出的細顆粒獲取偏移比例縮放值(FG_ACQ_OFFSET_SCALER)的高增益作為多路復用器1210的輸出信號。這會生成1KHz的3dB高通濾波器帶寬。本發明不限于分別對于獲取和跟蹤模式的100KHz 3dB的帶寬以及1KHz 3dB帶寬。相關領域內的技術人員會知道可以使用其他3dB帶寬而不偏離本發明的范圍。本發明還不限于細顆粒(數字)環路606的第一階高通濾波器結構。本領域內的計數人員可以知道可以使用高通濾波器結構而不偏移本發明的范圍。
可編程移位器1212接受多路復用器1210的輸出并將18比特I或Q基帶信號移位來自多路復用器809的選定比例縮放器值指定的量。在一實施例中，可編程移位器1212的輸出提供32比特I或Q基帶輸出信號。
累加器1206用于累積基帶信號內的DC偏移估計。累加器1206包括通過多路復用器1216耦合到寄存器1218的飽和加法器1214。寄存器1218的輸出連接到飽和加法器1214，從而提供反饋環路。飽和加法器1214將來自可編程移位器1212的輸出的進入數據以及從寄存器1218輸出反饋回的數據接受為輸入，并提供輸出值，該值表示進入I或Q數據以及來自寄存器1218的反饋數據之和，用于累加DC偏移估計。
多路復用器1216選擇或是來自飽和加法器1214的輸出或是來自微處理器接口的輸出(示出為wr_data)。多路復用器1216由FG_ACCUM_LOAD(細顆粒累加器載入)信號控制。FG_ACCUM_LOAD信號指明是否要使用來自微處理器接口的數據(即wr_data)。來自微處理器接口的輸出選擇使得累加器1206被載入已知值。這使得能測試并調試細顆粒(數字)抵消環路606。在以下正常操作下，多路復用器1216會選擇來自飽和加法器1214的輸出。
寄存器1218用于存儲來自飽和加法器1214的輸出值或來自微處理器接口(未示出)的輸出值。耦合到寄存器1218的細顆粒時鐘信號用于時鐘寄存器1218。在一實施例中，粗顆粒時鐘信號是10MHz時鐘信號。相關領域內的技術人員會知道可以使用其他時鐘頻率而不偏移本發明的范圍和原理。用于在DAC更新后清除寄存器1218的細顆粒累加器清除信號由DAC控制器608處理。
來自累加器1206的32比特輸出信號被發送到微處理器接口，用于監視、測試和調試目的。在一實施例中，來自累加器1206的32比特輸出信號被截短為18比特值，并通過反饋環路1208被發送到飽和加法器1202。反饋環路1208攜帶寄存器1218的DC估計。從飽和加法器1202內的基帶信號中減去DC估計就從基帶信號中去除了DC分量。細顆粒(數字)環路606因此表示接收信號路徑內高通濾波器。
DAC控制器用于去除不期望的DC偏移的最終機構是DAC控制器(DACC)608。DACC608通過串行總線接口620控制在直接變頻器模塊306內的數字到模擬轉換器(DAC)510。DACC 608基于從DACC 608或任何其他DC估計器內計算得到的DC偏移值而提供更新給直接變頻器模塊306內的DAC 510。DACC 608基于DC偏移值的增益改變、溫度改變、接收頻率、時間和漂移更新DAC 510的DC偏移值。
基帶信號的I和Q分量的DACC 608的框圖1300在圖13內示出。DACC 608包括估計器1302、多路復用器1340、乘法器1342)多個累加器1344和SBI寫入邏輯620。估計器1302耦合到多路復用器1340。多路復用器1340耦合到乘法器1342。乘法器1342耦合到累加器1344，且累加器1344耦合到SBI寫入邏輯620。
估計器1302類似于細顆粒(數字)抵消環路606。在一實施例中，可以取代估計器1302使用細顆粒(數字)抵消環路606。使用細顆粒(數字)抵消環路606而不是估計器1302簡化了設計，但在選擇細顆粒(數字)抵消環路606的獲取和跟蹤帶寬時靈活性減少。
估計器1302包括飽和加法器1304、增益元件1306以及累加器1308。飽和加法器1304耦合到增益元件1306。增益元件1306耦合到累加器1308。累加器1308通過反饋環路1328耦合到飽和加法器1304。
飽和加法器1304接受來自偏移調整602的18比特I或Q分量以及通過反饋環路1338的累加器1308的32比特的18比特最高有效比特輸出作為輸入。飽和加法器1304的輸出是來自偏移調整602以及來自累加器1308的I或Q分量之差增益元件1306包括多路復用器1310和可編程移位器1312。增益元件1306將飽和加法器1304的輸出乘以比例縮放因子。比例縮放因子基于DACC 608是處于獲取模式或跟蹤模式而經選擇。信號DACC_ACQ_TRACK_n控制多路復用器1310。DACC_ACQ_TRACK_n是由有限狀態機控制的內部信號。有限狀態機在以下參考圖14描述。如果DACC 608處于獲取模式，DACC_ACQ_TRACK_n信號會選擇圖13內示出估計器獲取偏移比例縮放值(EST_ACQ_OFFSET_SCALER)的高增益作為多路復用器1310的輸出信號。這會引起估計器1302表示為一偏移調整602的輸出和飽和加法器1304的輸出間的高通濾波器，具有100KHz的3dB高通濾波器帶寬。如果DACC 608處于跟蹤模式，DACC_ACQ_TRACK_n信號會選擇低增益，如圖13內示出的估計器跟蹤偏移比例縮放值(EST_TRC_OFFSET_SCALER)的高增益作為多路復用器1310的輸出信號。這會生成1KHz的3dB高通濾波器帶寬。本發明不限于分別對于獲取和跟蹤模式的100KHz 3dB的帶寬以及1KHz 3dB帶寬。相關領域內的計數人員會知道可以使用其他3dB帶寬而不偏離本發明的范圍。
可編程移位器1312接受多路復用器1310的輸出并將18比特I或Q基帶信號移位來自多路復用器1310的選定比例縮放器值指定的量。在一實施例中，可編程移位器1312的輸出提供32比特I或Q基帶輸出信號。
累加器1308用于累積基帶信號內的DC偏移估計。累加器1308包括通過多路復用器1316耦合到寄存器1318的飽和加法器1314。寄存器1318的輸出連接到飽和加法器1314，從而提供反饋環路。飽和加法器1314將來自可編程移位器1312的輸出的進入數據以及從寄存器1318輸出反饋回的數據接受為輸入，并提供輸出值，該值表示進入I或Q數據以及來自寄存器1218的反饋數據之和，用于累加DC偏移估計。
多路復用器1316選擇或是來自飽和加法器1314的輸出或是來自微處理器接口的輸出(示出為wr_data)。多路復用器1316由估計器累加器載入(EST_ACCUM_LOAD)信號控制。該EST_ACCUM_LOAD信號指明是否使用來自微處理器接口的數據(即wr_data)。來自微處理器接口的輸出選擇使得累加器1308被載入已知值。這使得能測試并調試DACC 608。在以下正常操作下，多路復用器1316會選擇來自飽和加法器1314的輸出。
寄存器1318用于存儲來自飽和加法器1314的輸出值或來自微處理器接口(未示出)的輸出值。連接到寄存器1318的估計器時鐘信號用于時鐘寄存器1318。在一實施例中，估計器時鐘信號是10MHz時鐘信號。可以使用其他時鐘頻率而不偏移本發明的范圍和原理。用于在DAC更新后清除寄存器1318的估計器累加器清除信號由DAC控制器608處理。
來自累加器1308的32比特輸出信號被發送到微處理器接口用于瀏覽。在一實施例中，來自累加器1308的32比特輸出信號被截短到18比特值并通過反饋環路1338發送到飽和加法器1304。反饋環路1338攜帶寄存器1318的DC估計。從飽和加法器1304內的基帶信號中減去DC估計從基帶信號中去除了DC分量。估計器環路1302因此表示了偏移調整602輸出和飽和加法器1304輸出間的高通濾波器。
來自累加器1308的32比特輸出信號還被截短為14比特值，并被發送到多路復用器1340。該14比特值還表示DC偏移的估計。基于估計器選擇信號(EST_SEL)，多路復用器1340然后從估計器1302或任何其他DC偏移估計器選擇估計的DC偏移值。領域內的計數人員可以知道任何DC估計器可以用于送入多路復用器而不偏移本發明的范圍。
多路復用器1340的輸出被送入乘法器1342。乘法器1342將估計的DC偏移值經比例縮放以匹配模擬RF前端的增益。DACC環路增益內的單位環路增益是必要的以使得DACC環路在一個DAC更新內收斂。乘法器值DACC_OFFSET_GAIN的調整使得在基帶增益改變時，單位DACC環路增益得以維持。
乘法器1342輸出被送入累加器1344。累加器1344包括飽和加法器1346、多個多路復用器1348、1350、1352、1354以及1356)、多個寄存器(G0-G4)以及多路復用器1360。飽和加法器1346耦合到多路復用器1348、1350、1352、1354以及1356的每個。多路復用器1348耦合到寄存器G4。多路復用器1350耦合到寄存器G3。多路復用器1352耦合到寄存器G2。多路復用器1354耦合到寄存器G1。多路復用器1356耦合到寄存器G0。每個G0-G4的每個耦合到多路復用器1360。
累加器1344包括DACC累加器0、DACC累加器1、DACC累加器2、DACC累加器3和DACC累加器4。DACC累加器0包括飽和加法器1346、多路復用器1356、寄存器G0和多路復用器1360。DACC累加器1包括飽和加法器1346、多路復用器1354、寄存器G1和多路復用器1360。DACC累加器2包括飽和加法器1346、多路復用器1352、寄存器G2和多路復用器1360。DACC累加器3包括飽和加法器1346、多路復用器1350、寄存器G3和多路復用器1360。DACC累加器4包括飽和加法器1346、多路復用器1348、寄存器G4和多路復用器1360。
飽和加法器1346接受來自乘法器1342的估計DC偏移值以及來自寄存器G0-G4的輸出的一個作為輸入。飽和加法器1346的輸出是來自乘法器1342的估計DC偏移值以及來自寄存器G0-G4的一個輸出之和，這取決于接收機系統的當前增益設置。
多路復用器1348、1350、1354和1356與多路復用器1316以類似的方式使用，即能使得微處理器(未示出)重寫或將值載入寄存器G0-G4用于初始化、測試以及解調處理。多路復用器1348、1350、1352、1354和1356選擇或是來自飽和加法器1346的輸出或是來自微處理器接口的輸出(如wr_data示出)。
寄存器G0-G4表示每個LNA 304或混合器308增益設置。每個寄存器存儲基于特定增益設置的有多少DC偏移估計。來自G0-G4的值用于基于增益改變、溫度改變、時間和漂移值更新直接變頻器模塊306內的DAC 510的DC偏移值。換而言之，取決于RF接收機當前在哪個增益設置內，使用對應的寄存器值(G0、G1、G2、G3或G4)為直接變頻器模塊306內的DAC 510更新DC偏移值。
多路復用器1360用于選擇合適的寄存器以更新直接變頻器模塊306內的DAC 510，這基于sbi_out_sel信號。來自選定寄存器(G0、G1、G2、G3或G4)的8比特值在串行總線接口(SBI)620上通過多路復用器1360發送到DAC 510。
多路復用器1360的9比特輸出被發送飽和加法器1346以啟用合適增益設置的DC偏移估計累加。
寄存器G0-G4提供了在每個增益設置的基帶信號內找到多少DC偏移的較好估計。但周期性地，可能需要更新該估計。在該種時刻，存儲在寄存器(G0-G4)內的當前估計用來自估計器1302的新估計器值進行更新，它被加入來自累加器1344的合適累加器(DACC累加器0-DACC累加器4)的輸出。
如先前關于圖3B示出的，增益改變可以生成在基帶處DC偏移內的瞬時改變。DACC 608因此為LNA 304和混合器308內五種增益設置的每個存儲DC偏移估計。在一實施例中，其中使用少于五個的增益設置，可以使用更少的寄存器(G0-G4)。還可以在實施例內使用更少的寄存器(G0-G4)，其中DC偏移在增益設置上不會有重大改變。
當發生增益改變時，DACC 608會切換多路復用器1360以從一個寄存器(G0-G4)選擇新輸出，并將新值在SBI 620上寫入直接變頻器模塊306的DAC 510內。DACC 608可以等待由DACC_CLR_TIME定義的規定時間量，然后清除相應的細顆粒環路以及估計累加器1206和1308。在該等待時段內，DACC 608被切換到獲取模式以通過細顆粒(數字)環路606快速去除任何殘留DC偏移。在DACC_CLR_TIME超時后，細顆粒(數字)環路606和估計器1302被保持在獲取模式由DACC_CLR_TIME定義的一特定時間量以為該新增益設置獲得DC偏移更好的第一階估計。在DACC_ACQ_TIME超時后，DACC 608會切換到跟蹤模式并細調新計算的DC偏移。
由于衰落和溫度改變，盡管有恒定的增益設置，基帶信號的DC偏移分量會經常漂移。由于衰落和溫度改變的漂移會引起基帶處較大的DC偏移，這會惡化接收機的模擬RF前端內的性能。尤其是，該種偏移可以限制模擬到數字轉換器502內的頭部空間并引起信號飽和。DC偏移會進一步惡化基帶濾波器312的線性性。為了避免這些情況，DACC 608進一步基于來自細顆粒累加器1218的DC偏移在SBI 620上更新直接變頻器306上的DAC 510。當該DC偏移的絕對值到達閥值時，直接變頻器306上的DAC 510與在增益改變期間相同的方式經更新。增益改變更新的不同在于當前DACC累加器(由當前增益設置選擇)首先通過多路復用器1340、乘法器1342以及飽和加法器1346用來自累加器的估計器值經更新。在更新直接變頻器306內的DAC 510之前更新DACC累加器對于漂移更新以減少接收鏈內的DC偏移是很關鍵的。漂移更新保留了模擬到數字轉換器502內的頭部空間最小量，防止基帶濾波器312的信號飽和以及非線性行為引起基帶信號的失真。漂移更新進一步參考圖16B經描述。
取代連續監視細顆粒(數字)抵消環路606內的DC偏移，直接變頻器306內的DAC 510可以周期性地經更新。為了允許模擬到數字變換器502的最大動態范圍并獲得DC偏移的更準確值，DACC 608會基于DACC 608跟蹤計時器(DACC_TRC_TIME)周期性地更新直接變頻器306上的DAC 510。這被稱為周期更新。當計時器被啟用時，它會從進入跟蹤模式時間起以16時鐘周期的增量中向下計數。當超時時，以與漂移更新期間相同的方式觸發直接變頻器306上的DAC 510的更新。當前增益設置定義的DACC累加器用于更新直接變頻器306內的DAC 510。周期性更新在以下參考圖14和16B進一步描述。
DC偏移分量取決于溫度。因此，在一溫度處的DC偏移估計可以很不同于在另一溫度處的DC偏移，雖然使用相同增益設置被計算。DACC 608使用DC偏移高速緩沖器補償溫度改變(圖17A內示出)。
圖17A是說明基于溫度改變更新寄存器G0-G4過程的框圖。圖17A示出微處理器1722，DC偏移緩沖1724以及累加器1344(這包括寄存器G0-G4)。DC偏移高速緩沖器1724根據溫度可以包含每個增益設置的DC偏移估計。DC偏移高速緩沖器1724的大小1724可以是5(增益設置)×64(溫度補償)×9(比特)。或者，DC偏移緩小可以更大或更少，這取決于RF前端提供的增益設置數目、期望的溫度步長數以及用于表示DC偏移估計的比特數。當MSM 504電源開啟時0N，微處理器1722將五個值從DC偏移高速緩沖器1724中基于當前溫度載入DACC 608的寄存器G0-G4內。使用這些值，DACC 608如上所述在各種增益設置上獲取并跟蹤DC偏移直到溫度有重大改變。當微處理器1722感應到溫度方面的改變時，微處理器1722讀出當前在五個累加器1344內的值，并在舊溫度步長處將其存儲在DC偏移緩沖1724內。微處理器1722然后為新溫度用DC偏移高速緩沖器1724的新值載入累加器1344(即寄存器G0-G4)。然而，為當前增益設置由DACC 608計算的DC偏移估計比在新溫度處在DC偏移高速緩沖器1724內存儲的一個要更準確，因此優于存儲的值。在當前溫度處用DC偏移值載入累加器1344之前在舊溫度步長處存儲累加器1344使得DC偏移高速緩沖器1724使用更準確的值被連續更新。
在一實施例中，載入DC偏移緩沖1724的初始DC偏移值基于統計數據。在另一實施例中，初始DC偏移值被設定為零(0)。在該實施例中，DACC 608在時間上擴展表格。例如，如果DACC 608希望替換寄存器G0-G4內的估計，并發現DC偏移緩沖1724是空的，則DACC 608會保持當前值，并更新DC偏移高速緩沖器1724。算法是“自學習”的。
圖17B是說明基于溫度改變更新寄存器G0-G4的方法流圖。過程開始于步驟1702，并立即進行到步驟1704。
在步驟1704，為每個增益設置(即DACC寄存器)的溫度范圍內的各種溫度確定DC偏移值集合。帶有溫度范圍的溫度步長足夠大，以發生DC偏移內的實際改變。
在步驟1706內，溫度值被存儲在存儲器內。在一實施例中，步驟1704內確定的溫度值被存儲在DC偏移緩沖1724內。過程然后進行到步驟1708。
在步驟1708，在開啟移動蜂窩電話時，微處理器1722會使用溫度感應器確定當前溫度。過程然后進行到步驟1710。
在步驟1710內，所有當前溫度的所有增益設置的DC偏移值從存儲器下載到DACC寄存器G0-G4。過程進行到判決步驟1712。
在判決步驟1712內，確定溫度是否有重大改變。為了實現該點，微處理器1722讀取溫度感應器并將其與寄存器G0-G4內的當前值的溫度設置比較。如果溫度沒有改變，則過程停留在判決步驟1712直到發生溫度改變。如果確定發生溫度改變，則過程進行到步驟1714。
在步驟1714，微處理器1722讀取寄存器G0-G4內的當前值。在步驟1716內，微處理器1722將這些值存儲在存儲器內較舊的溫度設置內。這使得溫度設置可以用更準確的值被恒定更新。該過程然后進行到步驟1718。
在步驟1718，微處理器1722在寄存器G0-G4的新溫度設置處讀取DC偏移值。過程然后進行到步驟1720。
在步驟1720，微處理器1722用在新溫度設置處的DC偏移值重寫DACC寄存器G0-G4，除了當前使用的增益設置寄存器以外。當前使用的增益設置寄存器在溫度在改變期間累加。因此，該寄存器內的值很可能比在步驟1718內的存儲器讀出的值更準確。該過程然后進行到判決步驟1712以確定是否發生另一溫度改變。
圖14是DACC 608的有限狀態圖1400。DACC有限狀態圖1400包括DACCTRACK狀態1402、DACC SBI INIT狀態1404、DACC ACQ SETUP狀態1406、DACCACQ狀態1408、ACQ UPDATE狀態1410以及DACC TRACK SETUP狀態1412。
在重設時，DACC 608開始于DACC TRACK狀態1402。在DACC TRACK狀態1402，被設定的輸出信號包括跟蹤計時器啟用(trc_timer_en)和漂移更新啟用(dft_update_en)。Trc_timer_en啟用跟蹤計時器以開始，且drt_update_en使得漂移更新發生。DACC 608會保持跟蹤模式直到發生增益改變，發出周期更新或發出漂移更新。如果增益改變、周期更新或漂移更新發生，DACC 608會從DACC TRACK狀態1402轉換到DACC SBI INIT狀態1404。
在DACC SBI INIT狀態1404，DACC 608實現更新，且新DC偏移估計必須通過SBI 620寫入到直接變頻器模塊306內的DAC 510內。在DACC SBI INIT狀態1404內，SBI 620經設立且執行寫入請求。DACC 608會保持在DACC SBI INIT狀態1404內，直到發出dacc_sbi_done信號。當發出dacc_sbi_done信號且沒有發生DACC增益改變更新(dacc_gch_update)時，DACC 608從DACC SBI INIT狀態1404轉換到DACC ACQ SETUP狀態1406內。
在DACC ACQ SETUP狀態1406下，DAC 510在RF前端的接收路徑內被更新，且估計器1302被設定到獲取模式。從狀態146被設定的輸出信號包括DACC_ACQ_TRACK_n、DACC計時器選擇信號(dacc_timer_sel)、獲取計數器載入信號(acq_counter_ld)，以及DACC計時器載入信號(dacc_timer_ld)。DACC608會保持在狀態1406內，直到DAC更新的結果已傳送到BBF605輸出。這是由數字累加器清除超時而確定的，這可以參考圖16A描述。一旦發生數字累加器清除超時，DACC 608會進入DACC ACQ狀態1408。如果在接收到數字累加器清除超時前發生DACC增益改變更新，則DACC608會返回到DACC SBI INIT狀態1404。
在DACC ACQ狀態1408，估計器1302以及細顆粒(數字)環路606在獲取模式并獲取DC偏移。從狀態1408被設定的輸出信號包括DACC_ACQ_TRACK_n、dacc_timer_sel以及獲取計時器啟用信號(acq_timer_en)。DACC608會保持在狀態1408直到發生DACC增益改變更新，DACC計時器中止或DACC計時器中止且獲取計數器中止。DACC計時器超時指明細增益(數字)環路606和估計器1302已解決新DC偏移值。DACC計時器中止電路在以下參考圖16B描述。獲取計數器中止電路以下參考圖16C描述。如果DACC增益改變發生，DACC 608會回到DACC SBI INIT狀態1404。如果DACC計時器中止且獲取計數器中止發生，DACC608會進入DACC TRACK SETUP狀態1412。如果發生DACC計時器中止，則DACC 608會轉到ACQ UPDATE狀態1410。
當DACC 608跳到ACQ UPDATE狀態1410時，存在多于一個的獲取更新。在ACQ UPDATE狀態1410處，設定以下輸出信號dacc_timer_sel和dacc_timer_ld。DAC 510在RF前端的接收路徑內經更新，且細顆粒(數字)環路606和估計器1302通過DACC_ACQ_TRACK_n被設定回跟蹤模式。DACC 608會保持在狀態1410直到發生DACC增益改變更新或發生數字累加器清除信號。數字累加器清除信號指明RF前端內的DAC更新已傳送到BBF 605的輸出，且在以下參考圖16A進一步詳細描述。在有數字累加器清除信號情況下，DACC 608會跳到DACC ACQ步驟1408。在有DACC增益改變更新情況下，DACC 608會跳到DACC SBI INIT狀態1404。
在DACC TRACK SETUP狀態1412內，DACC 608通過設立并將DACC_TRC_TIME值載入DACC計時器1614而準備DACC TRACK狀態1402。從DACC TRACK SETUP被設定的輸出信號包括DACC_ACQ_TRACK_n以及dacc_timer_ld。如果DACC增益改變更新在DACC 608處于DACC TRACK SETUP狀態1412時發生，則DACC 608會回到DACC SBI INIT狀態1404。否則，在設立后，DACC608會立即進到DACCTRACK狀態1402。
回到圖6，DC抵消模塊600在603處在細顆粒(數字)抵消環路606后接口到自動增益控制(AGC)。AGC提供給DC抵消模塊600以信息，指明何時發生增益設置內的改變。DC抵消模塊600在處于獲取模式時警告AGC以指明信號頻譜的較大部分可以由細顆粒(數字)環路606的高通特性而去除，且較大DC偏移可以存在于基帶信號內。
AGC將三種信號提供給DC抵消模塊600。AGC指明何時在混頻器308和LNA304內發生增益改變。在該時刻，設置mix_change和lna_change。AGC還提供mixer_lna_range[2:0]。該信號主要由DACC 608使用，且指明AGC使用的當前增益設置。實際LNA 304和RF混頻器308可以為增益設置使用不同于mixer_lna_range指明的編碼。該信號用于選擇來自累加器1344的合適DAC偏移值。
DC抵消模塊600提供1比特信號給AGC，指明何時較大DC偏移會惡化基帶信號。該信號agc_dc_gain_sel是粗顆粒信號PDM_ACQ_TRACK_n和dacc_timer_sel的邏輯OR。當被設定時，機構602、604、606和608的一個或多個處于獲取模式以去除DC偏移。在該期間，一個或多個機構602、604、606和608的帶寬被增加以快速獲得DC偏移估計且可以去除信號頻譜的較大部分。AGC會使用該信號以在獲取模式期間禁用或減慢功率電平的累加，且因此通過跟蹤DC偏移或減少的信號功率而不是實際信號功率來防止AGC增益估計惡化。
圖15是說明DACC啟用硬件電路1500圖，用于啟用DACC累加器(DACC_accum_0、DACC_accum_1、DACC_accum_2、DACC_accum_3以及DACC_accum_4)。電路1500包括兩個多路復用器1502和1504、D雙穩態觸發器、比較器1508、邏輯電路1510、解碼器1516和邏輯電路1518A和1518E。
多路復用器1502由MICRO_MIX_RANGE_OVERRID信號控制。到多路復用器1502的輸入包括來自AGC mixer_na_range[2:0]的比特2以及微處理器信號MICRO_MIX_LNA_RANGE[2:0]的比特2。MICRO_MIX_RANGE_OVERRIDE當被設定時指明微處理器值應重寫AGC信號。換而言之，來自微處理器的輸入被選擇為來自多路復用器1502的輸出。這可以用于忽略混合器增益改變。換而言之，如果MICRO_MIX_RANGE_OVERRIDE被設定且MICRO_MIX_LNA_RANGE[2]保持不便，則混頻器增益改變不再會引起狀態機1400轉變到狀態DACC SBI INIT 1404。
多路復用器1504由MICRO_LNA_RANGE_OVERRIDE信號控制。到多路復用器1504的輸入包括來自AGC mixer_lna_range[2:0](如上所述)的比特0和1以及微處理器信號MICRO_IX_LNA_RANGE[2:0]的比特0和1。MICRO_LNA_RANGE_OVERRIDE當被設定時指示微處理器值應重寫AGC信號。換而言之，來自微處理器的輸入被選擇為多路復用器1504的輸出。如先前說明的，mixer_lna_range[2:0]是來自AGC的三比特值并指明當前增益設置。MICRO_LNA_RANGE_OVERRIDE可以用于忽略LNA增益改變。換而言之，如果MICRO_LNA_RANGE_OVERRIDE被設定且MICRO_MIX_LNA_RANGE
保持不變，則LNA增益改變不再會引起狀態機1400進入狀態DACC SBI INIT 1404。忽略LNA增益改變會用于LNA增益改變引起在基帶處最小DC偏移改變且因此可以被DACC 608忽略。任何DC偏移內的微小變化可以使用細顆粒(數字)環路606被去除。
兩個多路復用器1502和1504按其可能被分開覆蓋的順序被使用。比特2可以被覆蓋，但不是比特0或1或相反。
多路復用器1502和1504的輸出是三比特編碼(sbi_out_sel)，它指明要使用哪個增益設置DACC 608。三個比特編碼sbi_output_sel被發送到解碼器1516。使用三個比特輸入，解碼器1516對可能的八個輸出的五個輸出解碼。來自解碼器1516的五個輸出的每個被發送到相應的五個邏輯電路1518A-1518E。
邏輯電路1518A-1518E是相同的。參考邏輯電路1518A，邏輯電路1518A包括三個邏輯AND門1520A、1522A和1524A以及OR門1526A。因此，有三種情況可能啟用累加器。第一種情況在邏輯AND門1520A處被標識，是正常操作條件。第一條件標識解碼器輸出作為選擇正確的DACC累加器。對于第一條件還必須出現DACC項更新。第二條件標識解碼器輸出作為選擇不正確的DACC累加器，但微處理器會可能更新該DACC累加器。該第二條件可以用于更新溫度高速緩沖器。第三條件標識DACC累加器作為啟用的，但微處理器可能希望更新DACC累加器。該第三條件可以用于測試和解調用途。
來自多路復用器1502和1504的sbi_output_sel輸出還被發送到D雙穩態觸發器1506，其中信號被延時一個時鐘周期。D雙穩態觸發器1506的輸出然后被發送到比較器1508。
比較器1508接受來自多路復用器1502和1504的sbi_output_sel以及來自D雙穩態觸發器1506的sbi_output_sel的延時版本作為輸入信號。比較器1508確定增益設置是否在兩個輸入間改變，如果兩個輸入不同，則比較器輸出“1”，表明已發生增益改變。否則比較器1508會輸出“0”，指明增益改變沒有發生。
比較器1508的輸出被輸入到邏輯電路1510。邏輯電路1510包括邏輯AND門1512和邏輯OR門1514。邏輯AND門1512用于建立/禁用DACC增益改變。DACC_GAIN_CHG_EN是微處理器發送的信號用于啟用或禁用DACC增益改變。OR門1514用于啟用微處理器以觸發增益改變更新，即使沒有發生增益改變。這可以用于測試和解調用途。
圖16A是說明時序電路1600的圖，用于確定在更新了新DC偏移估計之后清除累加器之前等待的時間長度。該時間反映了信號從LPF312的輸入到達BBF605的輸出的傳播延時。時序電路1600包括耦合到計數器1604的設定—重設雙穩態觸發器1602。在新DC偏移估計在SBI 620上被寫到直接變頻器306的DAC 510內時，DACC 608會接收被稱為dacc_dbi_done的信號，指明傳輸完成。dacc_sbi_done信號設定雙穩態觸發器1602，且一個時鐘周期之后，啟用計數器1604。dacc_sbi_done信號還使得計數器1604能用初始計數時間(DACC_CLR_TIME)載入。計數器1604是向下計數器。向下計數器1604開始于DACC_CLR_TIME會向下計數到零或超時。在超時后，計數器1604會輸出信號dig_accum_clr，指明可以清除累加器。信號dig_accum_clr然后用于重新設定或禁用雙穩態觸發器1602。
圖16B是說明DAC控制器608的計數器電路1610的圖。電路1610用于實現周期性的更新和獲取更新。周期性更新的計時器值通過開始狀態機1400內更新狀態周期而定義在觸發DAC 510新更新前等待的時間長度。獲取時間描述在細顆粒(數字)環路606和估計器已解決了DC偏移值前等待的時間長度。電路1610包括多路復用器1612、計數器1614、三個邏輯三個輸入AND門1616、1618和1622、比較器1620、三個輸入邏輯OR門1624和兩個輸入邏輯AND門1628。
計數器1614處理周期性更新和獲取更新。Dacc_timer_ld信號由有限狀態機1400控制。多路復用器1612用于選擇進行獲取更新(信號DACC_ACQ_TIME)或周期更新(信號DACC_TRC_TIME)需要的時間。多路復用器1612的輸出基于dacc_timer_ld而被載入計數器1614作為計數器載入值。計數器1614在DACC608被啟用時被啟用，啟用DACC周期性更新且啟用跟蹤計時器，或啟用獲取計時器。當計數器1614被啟用時，計數器1614會從計數器值向下計數到零。當計數器1614超時后，dacc_timer_term會被發出。
邏輯AND門1616指明DACC周期性更新的要求。對于DACC周期性更新，周期性更新必須被啟用(DACC_PRD_UPD_EN)，DACC 608必須在跟蹤模式(DACC_ACQ_TRACK_n)，如在邏輯AND門1616輸入處的反相器指明的，且DACC計時器必須有超時(dacc_timer_term)。
邏輯AND門1618指明DACC獲取更新的要求。對于DACC獲取更新，DACC 608必須處于獲取模式(DACC_ACQ_TRACK_n)，DACC計時器必須有超時(dacc_timer_term)，且獲取計數器必須不能終止(acq_counter_term)，如在邏輯AND門的輸入處的反相器1617指明的。
比較器1620和AND門1622用于確定何時會發生DACC漂移。漂移更新基于細顆粒累加器1218的DC偏移。細顆粒累加器1218的絕對值(fg_accum_abs_val)與微處理器設定的可編程閥值(fg_thresh)比較。如果細顆粒累加器1218的絕對值大于經編程的閥值，則發出大于閥值輸出的輸出。在AND門1622處，如果從比較器發出大于閥值輸出，且啟用漂移更新(dft_update_en)以及DACC漂移更新(DACC_DFT_UPDATE_EN)，然后會實現DACC漂移更新。DACC漂移更新信號延時兩個時鐘周期(框1626)。
邏輯OR門1624接受來自AND門1616的周期性更新輸出(dacc_prd_update)，來自AND門1618的獲取更新(dacc_acq_update)以及來自延時1626的延時后DACC漂移更新(dacc_dft_update)以及輸出，無論設定的是哪一個。如果啟用DACC 608，則一個更新會被作為DACC項更新(dacc_term_update)發出。
圖16c是說明DAC控制器獲取計數器電路1630的圖。計數器電路1630包括邏輯AND門1632和計數器1634。DACC_ACQ_COUNT值定義在由狀態機1400控制的獲取循環期間發生的DAC更新數目。Acq_counter_ld是啟用初始計數器值的信號。(DACC_ACQ_COUNT)要被載入計數器電路1630。Acq_counter_ld是有限狀態機1400生成的輸出信號。如果DACC 608被啟用，則計數器電路1630被啟用，DACC 608處于獲取模式，且DACC計時器項發生(間AND門1632)。當啟用計時器電路1630時，計數器1634會向下計數，從DACC_ACQ_COUNT到零。在到達零時，acq_counter_term會被發出，將DACC 608送回狀態DACC TRACK1402。
圖16D是說明為DAC控制器請求SBI寫入的電路1640。電路1640包括D雙穩態觸發器1642和邏輯OR門1644。根據電路1640，SBI寫入請求會發生在dacc_term_update或dacc_gch_update之后一個周期(見OR門1644)。
環境在描述的DC偏移抵消的各種方面和實施例可以實現在各種無線通信系統中，諸如CDMA系統、W-CDMA系統、GPS系統、AMPS系統等。DC偏移抵消還可以用于這些通信系統內的前向鏈路或反向鏈路。
在此描述的DC偏移抵消的各個方面和實施例可以用各種裝置實現。例如，DC偏移抵消的所有或一部分可以實現在硬件、軟件或其組合內。對于硬件實現，DC偏移抵消可以實現在一個或多個應用專用集成電路(ASIC)、數字信號處理器(DSP)、數字信號處理設備(DSPD)、可編程邏輯設備(PLD)、現場可編程門陣列(FPGA)、處理器、控制器、微控制器、微處理器、設計實現上功能的其他電子單元內，或其組合內。
對于軟件實現，用于DC偏移抵消的元件可以用實現上述過程的模塊(例如過程、函數等)實現。軟件代碼可以存儲在存儲器單元內并由處理器執行。存儲器單元可以在處理器內或外部實現，在該情況下，它可以通過相關領域內已知的各種裝置通信地耦合到處理器。
結論雖然本發明的各種實施例如上所述，但可以理解它們只是示例，而不是限制。上述優選實施例的描述使本領域的技術人員能制造或使用本發明。這些實施例的各種修改對于本領域的技術人員來說是顯而易見的，這里定義的一般原理可以被應用于其它實施例中而不使用創造能力。因此，本發明并不限于這里示出的實施例，而要符合與這里揭示的原理和新穎特征一致的最寬泛的范圍。
權利要求
1.RF接收機內的一DC偏移抵消模塊，所述接收機帶有用于將接收到的RF信號直接下變頻到基帶信號的直接變頻器，所述DC偏移抵消模塊包括偏移調整裝置，用于從所述基帶信號中去除靜態DC分組；粗顆粒環路，用于從所述基帶信號中去除所述靜態DC分量和時變DC分量的大部分；細顆粒環路，用于從所述基帶信號中去除所述靜態和所述時變DC分量；以及一數字模擬轉換器控制器(DACC)，用于去除所述靜態DC分量和較慢時變DC分量的大部分，所述去除通過用DC偏移更新所述直接變頻器內的數字到模擬轉換器，所述DC偏移基于來自所述RF接收機的前端較低噪聲放大器(LNA)、混頻器、基帶濾波器以及模擬到數字轉換器(ADC)增益設置、接收頻率改變以及溫度改變；其中所述偏移調整裝置、所述粗增益環路、所述細顆粒環路以及所述DACC相互交互以去除所述RF接收機內不希望的DC偏移。
2.如權利要求1所述的DC偏移抵消模塊，其特征在于所述偏移調整裝置包括一寄存器和加法器，其中所述寄存器存儲靜態DC偏移分量估計，且其中所述偏移調整裝置從所述基帶信號中減去靜態DC偏移分量。
3.如權利要求1所述的DC偏移抵消模塊，其特征在于所述粗增益環路包括用于啟用高增益調整和低增益調整的一個的增益元件，所述高增益調整用于擴展高通濾波器的帶寬以獲得DC偏移分量，所述低增益調整用于使得所述高通濾波器帶寬變窄以跟蹤DC偏移分量；以及累加器用于累加DC偏移分量。
4.如權利要求3所述的DC偏移抵消模塊，其特征在于當在所述RF接收機的前端內發生增益改變時所述高通濾波器頻率增加3dB。
5.如權利要求3所述的DC偏移抵消模塊，其特征在于當在DC偏移分量的跟蹤期間鎖定DC偏移分量時減少所述高通濾波器頻率3dB。
6.如權利要求3所述的DC偏移抵消模塊，其特征在于所述粗增益環路還包括脈沖密度調制器(PDM)和RC網絡，兩者在一起形成數字到模擬轉換器，用于將DC偏移分量的數字化版本轉換成模擬信號，其中所述模擬信號被發送到所述直接變頻器或所述ADC以從所述基帶信號去除DC偏移分量。
7.如權利要求1所述的DC偏移抵消模塊，其特征在于所述細顆粒環路包括增益元件，用于啟用高增益調整和低增益調整元件的一個，所述高增益調整用于擴展高通濾波器帶寬以獲得DC偏移分量，所述低增益調整用于窄化所述高通濾波器的帶寬以跟蹤DC偏移分量；累加器用于累加DC偏移分量；以及加法器，用于從所述基帶信號中減去累加的DC偏移分量。
8.如權利要求7所述的DC偏移抵消模塊，其特征在于所述細增益環路在數字域內操作。
9.如權利要求1所述的DC偏移抵消模塊，其特征在于所述DACC包括估計器，用于確定DC偏移估計，乘法器用于對從所述估計器獲得的DC偏移進行比例縮放，還包括多個累加器，其中每個所述多個累加器基于來自所述RF接收機的所述前端所述低噪聲放大器(LNA)和所述混頻器的所述增益設定和溫度改變而確定DC偏移值，其中所述多個累加器從所述估計器接收的DC偏移以及來自另一DC估計器的DC偏移中的一個作為輸入。
10.如權利要求9所述的DC偏移抵消模塊，其特征在于當DC偏移大于閥值時從所述估計器確定的DC偏移用于在所述直接變頻器內更新所述DAC。
11.如權利要求9所述的DC偏移抵消模塊，其特征在于所述DACC進一步包括計時器，其中在所述計時器超時時，所述DACC在所述直接變頻器內周期性地用所述多個累加器的一個生成的DC偏移更新所述DAC。
12.如權利要求9所述的DC偏移抵消模塊，其特征在于所述多個累加器的所述一個由所述LNA和所述接收機的所述前端的所述混頻器的增益設置所確定。
13.如權利要求9所述的DC偏移抵消模塊，其特征在于所述估計器包括增益元件，用于啟用高增益調整和低增益調整的一個，所述高增益調整用于擴展高通濾波器的帶寬以獲得DC偏移分量，所述低增益調整用于窄化所述高通濾波器的帶寬以跟蹤DC偏移分量；累加器用于累加DC偏移分量；以及加法器用于從所述基帶信號中減去累加的DC偏移分量。
14.一種用于在RF接收機內抵消DC偏移的方法，所述RF接收機帶有用于將接收到的RF信號直接下變頻成基帶信號的直接變頻器，所述方法其特征在于包括(1)在所述RF接收機內發生增益改變時應用高增益以擴展高通濾波器的帶寬；(2)在計時器超時前在所述基帶信號內快速獲取DC偏移；(3)當計時器超時時應用低增益以窄化所述高通濾波器的帶寬；以及(4)跟蹤DC偏移以細調獲取的DC偏移，其中從基帶信號中移去DC偏移。
15.如權利要求14所述的方法，其特征在于在實現步驟(1)前從所述基帶信號中移去靜態DC偏移以防止所述RF接收機飽和。
16.如權利要求14所述的方法，其特征在于還包括以下步驟(5)基于從步驟(4)獲取的DC偏移為RF接收機內的每個增益設置在累加器內存儲DC偏移估計；以及(6)使用存儲在累加器內的一個DC偏移估計更新所述直接變頻器內的數字到模擬轉換器，所述一個DC偏移估計由所述RF接收機內使用的所述增益設置確定。
17.如權利要求14所述的方法，其特征在于還包括以下步驟(5)為每個增益設置將來自步驟(4)的估計DC偏移加入存儲在累加器內的當前DC偏移估計；(6)為每個增益設置在所述累加器內存儲來自步驟(5)產生的估計DC偏移；以及(7)使用存儲在所述累加器內的所述DC偏移估計的一個更新所述直接變頻器內的數字到模擬轉換器，所述一個DC偏移估計由所述RF接收機內使用的所述增益設置所確定。
18.如權利要求17所述的方法，其特征在于無論何時細顆粒環路的DC偏移超過可編程閥值時實現步驟(5)-(7)。
19.如權利要求17所述的方法，其特征在于基于計時器的超時周期性地實現步驟(5)-(7)。
20.如權利要求17所述的方法，其特征在于還包括以下步驟(8)用正確的DC偏移值更新所述累加器；以及(9)當發生溫度改變時在所述直接變頻器內更新數字到模擬變換器。
21.如權利要求20所述的方法，其特征在于步驟(8)包括以下步驟(a)從所述累加器中讀出DC偏移；(b)將DC偏移存儲在舊溫度設置內；(c)為新溫度設置從存儲器讀出新DC偏移；以及(d)用新DC偏移值重寫所述累加器，除了與所述RF接收機的當前增益設置相關的所述累加器的所述一個的DC偏移以外，且使用所述累加器的所述一個以更新所述直接變頻器內的所述數字到模擬的轉換器。
22.DC偏移抵消模塊，其特征在于包括偏移調整裝置，用于從基帶信號中去除靜態DC分量；粗顆粒環路，用于從所述基帶信號中去除所述靜態和時變DC分量的大部分；細顆粒環路，用于以所述基帶信號中移去所述靜態和時變DC分量，以及數字到模擬轉換器控制器(DACC)，用于去除所述靜態DC分量和較慢時變DC分量的大部分，所述去除通過用DC偏移更新所述直接變頻器內的數字到模擬轉換器，所述更新基于來自接收機前端的放大器和混頻器的增益設置、接收頻率改變以及溫度改變。
23.如權利要求22所述的DC偏移抵消模塊，其特征在于所述偏移調整裝置、所述粗顆粒環路、所述細顆粒環路以及所述DACC相互交互以去除所述接收機內不需要的DC偏移。
全文摘要
一種系統和方法，用于為帶有直接變頻結構的移動站調制器抵消DC偏移。本發明是一快速獲取DC偏移抵消模塊，它提供了快速和準確的DC偏移估計以及抵消技術以支持直接變頻結構。快速獲取DC偏移抵消模塊通過增加高通環路帶寬并調整基帶處的DC偏移電平組合四種機構通過增加環路帶寬以在開啟后、溫度改變、接收機頻率改變以及增益改變后快速獲取并去除DC偏移估計。在去除DC偏移大部分后，高通環路帶寬被減少以細調先前估計并去除在DC偏移內任何由于接收機自混合產生的小變化。
文檔編號H04B1/30GK1656759SQ03812143
公開日2005年8月17日 申請日期2003年4月9日 優先權日2002年4月9日
發明者C·赫倫斯坦恩, I·康, M·瑟文森 申請人:高通股份有限公司