專利名稱：一種對以太網接口進行測試的碼流發生器的制作方法
技術領域：
本發明涉及以太網交換接入技術，尤指一種對以太網接口進行測試的碼流發生器。
背景技術：
由于目前的以太網對傳輸速率的要求不斷提高，GE(GEGigabit Ethernet千兆比特以太網)接口和光纖技術被廣泛采用。因此出現了FE(FEFast Ethernet快速以太網)、GE等不同速率的接口以及雙絞線、光纖等不同的傳輸媒質。新接口及傳輸媒質的出現使得在對接口指標進行測試時出現許多新問題，具體如下1、100Base-FX接口該接口的眼圖測試需要發送halt碼流。然而目前的MAC(MACMediaAccess Control媒體訪問控制)層芯片與PHY(PHYPhysical Layer物理層)芯片無法通過軟件設置令DUT(DUTDevice Under Test被測試設備)發出halt碼流。
2、1000Base-LX/SX接口確定性抖動(Deterministic Jitter)測試需要DUT發出K28.5碼流(見IEEE Std802.3，2000 Edition的章節38.6.9)。
消光比(Extinction Ratio)測試需要DUT發出K28.7碼流(見IEEE Std 802.3，2000 Edition的章節38.6.3)。
就目前的MAC芯片與PHY芯片的組合而言，無法通過軟件設置的方法令DUT發出K28.5、K28.7碼流。
3、1000Base-CX接口發送上升、下降時間(Transmit rise/fall time)測試需要DUT發出K28.5碼流(參見IEEE Std 802.3，2000 Edition的章節39.6.1)。
發送擺率(Transmit skew)測試需要DUT發出K28.5或者D1.5碼流(參見IEEE Std 802.3，2000 Edition的章節39.6.2)。
發送器眼圖(Transmit eye)測試需要DUT發出翻轉(alternating)的K28.5碼流(參見IEEE Std 802.3，2000 Edition的章節39.6.3)。
就目前的MAC芯片與PHY芯片的組合而言，無法通過軟件設置的方法令DUT發出K28.5、K28.7、D21.5碼流。
根據對IEEE Std 802.3，2000 Edition(電氣和電子工程師協會之802.3標準的2000版本)的理解，我們可以使用對MAC芯片與PHY芯片之間的信號線作上下拉處理獲得100BAse-FX接口的halt碼流。如果MAC芯片與PHY芯片直接的接口標準是MII(MIIMedia Independence Interface媒體無關接口)，則將TXER(發送錯誤)與TXEN(發送使能)信號上拉。如果MAC芯片與PHY芯片之間的接口標準是SMII(SMIISerial Media Independence Interface串行媒體無關接口)或者是S3MII(S3MIISource Sync Serial Media IndependenceInterface源同步串行媒體無關接口)則將TXD(數據線)信號上拉。
但是對MAC芯片與PHY芯片之間的信號線作上下拉處理存在一定的缺陷，當某些PHY芯片對信號線上的信號有時序要求時，現有的技術就變得難以操作甚至不能實現需求。
同樣，我們可以使用對MAC芯片與PHY芯片之間的信號線作上下拉處理獲得1000Base-LX/SX、1000Base-CX接口的K28.5、K28.7、D21.5等特殊測試碼流。當MAC芯片與PHY芯片之間的接口標準是GMII時，將8條發送數據線(TXD0～TXD7)按要求作上下拉即可發出所需要的碼流。當MAC芯片與PHY芯片之間的接口標準是TBI時，將10條發送數據線(TXD0～TXD9)按要求作上下拉即可發出所需要的碼流。
可見，現有技術中存在如下的缺點
1、操作繁瑣，需要對數據線焊接多個電阻作上下拉用；2、碼流類型變換非常繁瑣，需要重新確定數據線的上下拉；3、當MAC芯片與PHY芯片的接口標準為TBI時，無法實現碼流的翻轉。
發明內容
本發明提供一種對以太網接口進行測試的碼流發生器，以解決現有技術中存在的操作復雜、碼流變換繁鎖的問題。
為解決上述問題，本發明提供如下的技術方案一種對以太網接口進行測試的碼流發生器，包括CPU、EPLD(EPLDErasable Programmable logic Device可擦寫可編程邏輯器件)模塊、電源模塊、時鐘源和JTAG(JTAGJoint Test Action Group聯合測試行動組)接口；所述CPU具有一對外接口，用以接收使用者通過外部計算機發出的控制信號；所述CPU對該控制信號進行解釋后傳送給所述EPLD模塊；所述EPLD模塊根據控制信號輸出所要求的測試碼流信號給被測試設備的PHY芯片；所述JTAG接口與被測試設備的JTAG接口相連接，用以耦合被測試設備上的電源信號給所述的電源模塊；所述電源模塊與CPU和EPLD模塊電連接，提供CPU和EPLD模塊的工作電源；所述時鐘源用以輸出時鐘信號給所述的EPLD模塊，對EPLD模塊的輸出進行觸發，使其產生碼流翻轉。
所述被測試設備為含有以太網接口的路由器或交換機。
所述CPU與外部計算機之間的接口為RS232接口。
所述的時鐘源采用頻率為125MHz的晶振，或從被測試設備上獲取的時鐘信號。
所述控制信號包括碼流類型和碼流是否翻轉信號。
所述電源信號為3.3V或5V。
使用本發明，能夠簡單快捷的令DUT(被測試設備)發出測試所需要的以太網接口特殊測試碼流，并能實現碼流翻轉。本發明體積小巧(5.0cm×6.0cm)，操作簡單，使用人員無需培訓即可進行操作。
圖1為本發明的內部結構方框示意圖；圖2為SS-SMII接口碼流發送時序圖；圖3為GMII接口碼流發送時序圖。
具體實施例方式
本發明內部結構如圖1所示。包括CPU、EPLD(EPLDErasableProgrammable logic Device可擦寫可編程邏輯器件)模塊、電源模塊、時鐘源和JTAG接口。使用者在PC機上運行后臺軟件，通過PC機的RS232串口將控制信息(如選擇發出碼流的類型、碼流是否翻轉等)發送到CPU；CPU將使用者的控制信息進行解釋后傳送到EPLD模塊，EPLD模塊發出使用者所指定的碼流信號(例如K28.5、K28.7等)并輸出到DUT(被測試設備)的PHY芯片。本發明中的工作電源來自DUT，將JTAG接口與DUT上的JTAG接口(JTAG接口是業界的一種標準接口)相連即可獲取DUT上的電源，本發明兼容5V與3.3V的JTAG接口。本發明方案的JTAG接口還用于EPLD模塊的邏輯加載。當使用者需要翻轉的碼流時，時鐘源輸出125MHz時鐘對EPLD模塊的輸出進行觸發，使用EPLD模塊內部的觸發器以及簡單的門電路即可獲得翻轉的碼流。125MHz時鐘信號可以通過一晶振產生或者從DUT上獲取。
無論是MII、SMII、S3MII、GMII、TBI接口，在MAC芯片與PHY芯片之間的信號線上都串聯了33歐姆(或22歐姆)的電阻作為始端匹配。因此在實際測試時，我們恰好可以將這些匹配電阻去掉而將本發明中EPLD模塊的輸出信號引入到PHY芯片，令PHY芯片向外發送我們期望的碼流。其中，MAC芯片和PHY芯片的連接方式遵照IEEE Std 802.3標準。
本發明的工作原理如下根據IEEE Std 802.3，2000 Edition上對MII接口的halt(異常)碼流的產生條件的描述，可知當PHY芯片的TX_EN(發送使能)與TX_ER(發送錯誤)同時為高時，MII接口的PHY芯片將發出halt碼流，如下表一所示，其中TX_EN發送使能TX_ER發送錯誤TXD<3:0>發送數據線<3:0>
表一 TXD<3:0>、TX_EN、TX_ER信號允許的編碼
SMII、S3MII接口其實是將MII接口串行化了。就是將TXEN與TXER信號線省略，并將這兩個信息放在了數據信息TxData的頭部。因此，我們只要令SMII、S3MII接口的TXD信號為高(用意是令TXER位、TXEN位為高)，接口即可發出halt碼流，SS-SMII接口碼流發送時序圖如圖2所示。
圖中信號的含義為TxCLK發送同步時鐘線TxSYNC發送同步信號線TxData發送數據信號對于GMII接口請參照圖3，該圖中顯示了碼流發送時的時序。圖中各信號的含義如下GTX_CLKGE發送時鐘
TX_EN發送使能信號TXD<7:0>發送數據線TX_ER發送錯誤信號CRS發送承載數據指示信號COL發送沖突信號由圖可見，當TX_EN＝1時鐘信號存在且TX_ER＝0時候發送出去的數據就是數據線(TXD<7:0>)上面的數據。例如TXD<7:0>上的數據是0x55那么發送出去的數據就是0x55。參照IEEE Std 802.3，2000 Edition中的“有效數據碼流”(即D系列碼流)對應表(Table 36-1a、Table 36-1b、Table 36-1c、Table 36-1d、Table 36-1e)即可得知各種“有效數據碼流”(Valid Datacode-groups)的編碼。參照IEEE Std 802.3，2000 Edition中的“有效特殊碼流”(即K系列碼流)對應表(Table 36-2)即可得出“有效特殊碼流”(Valid specialcode-groups)的編碼。由于篇幅的關系，現給出Table 36-1e和Table 36-2如下Table 36-1e有效數據碼流
Table 36-2有效特殊碼流
對于TBI(Ten Bit Interface，10比特千兆以太網接口)接口，實際上就是將GMII接口中的數據(TXD<7:0>)作出了8B10B變換，TBI接口引入了碼流翻轉的概念，在Table 36-1a～e以及Table 36-2中可以看出8位和10位兩種編碼形式。8位編碼是針對于GMII接口的，而10位的編碼則是針對TBI接口的。TBI接口有RD-、RD+兩個相翻轉的編碼。因此在本發明方案中需要使用125MHz(與GTX_CLK的頻率相同)時鐘對TBI接口的碼流進行觸發令其產生翻轉。
綜上所述，本發明的以太網接口特珠測試碼流發生器，設計簡單，器件成本低廉，卻能達到使被測試設備發出測試所需的以太網接口特殊測試碼流的目的，并能簡單實現現有技術中所不易實現的碼流翻轉。
權利要求
1.一種對以太網接口進行測試的碼流發生器，其特征在于包括CPU、EPLD模塊、電源模塊、時鐘源和JTAG接口，其中所述CPU具有一對外接口，用以接收使用者通過外部計算機發出的控制信號并在對該控制信號進行解釋后傳送給所述EPLD模塊；所述EPLD模塊根據控制信號輸出所要求的測試碼流信號給被測試設備的PHY芯片；所述JTAG接口與被測試設備的JTAG接口相連接，用以耦合被測試設備上的電源信號給所述的電源模塊；所述電源模塊與CPU和EPLD模塊電連接，提供CPU和EPLD模塊的工作電源；所述時鐘源用以輸出時鐘信號給所述的EPLD模塊，對EPLD模塊的輸出進行觸發，使其產生碼流翻轉。
2.如權利要求1所述的對以太網接口進行測試的碼流發生器，其特征在于所述被測試設備為含有以太接口的設備。
3.如權利要求2所述的對以太網接口進行測試的碼流發生器，其特征在于所述含有以太網接口的設備為路由器或交換機。
4.如權利要求1、2或3所述的對以太網接口進行測試的碼流發生器，其特征在于所述CPU與外部計算機之間的接口為RS232接口。
5.如權利要求4所述的對以太網接口進行測試的碼流發生器，其特征在于所述的時鐘源采用頻率為125MHz的晶振，或從被測試設備上獲取的時鐘信號。
6.如權利要求1或2所述的對以太網接口進行測試的碼流發生器，其特征在于所述控制信號包括碼流類型和碼流是否翻轉的信號。
7.如權利要求1或2所述的對以太網接口進行測試的碼流發生器，其特征在于所述電源模塊提供的工作電源的電壓值為3.3V或5V。
全文摘要
本發明有關于一種對以太網接口進行測試的碼流發生器，包括CPU、EPLD模塊、電源模塊、時鐘源和JTAG接口；所述CPU具有一對外接口，用以接收使用者通過外部計算機發出的控制信號，對該控制信號進行解釋后傳送給所述EPLD模塊；所述EPLD模塊輸出所要求的測試碼流信號給被測試設備的PHY芯片；所述JTAG接口與被測試設備的JTAG接口相連接，用以耦合被測試設備上的電源信號給所述的電源模塊；所述電源模塊與CPU和EPLD模塊電連接；所述時鐘源用以輸出時鐘信號給所述的EPLD模塊，使其產生碼流翻轉。使用本發明，能夠簡單快捷的令被測試設備發出測試所需要的以太網接口特殊測試碼流，并能實現碼流翻轉。
文檔編號H04L29/02GK1538681SQ0312189
公開日2004年10月20日 申請日期2003年4月17日 優先權日2003年4月17日
發明者周英航 申請人:華為技術有限公司