專利名稱：時鐘數據恢復電路及其實現方法
技術領域：
本發明涉及一種時鐘數據恢復電路及其實現方法，尤其涉及窄帶通訊領域E1數據處理中的一種時鐘數據恢復電路及其實現方法。
背景技術：
在通訊領域中為了更好的同步傳送數據，通常情況下時鐘隱含在用戶數據之中，由于用戶數據在經過各種外界信號干擾之后有很大的抖動，在進入E1數據處理系統之前，確保數據的平穩性就顯得非常重要，因而時鐘數據恢復電路在通訊領域E1數據處理系統被廣泛的應用來保證時鐘數據的穩定性。
目前時鐘數據恢復電路通常是由數模混合電路實現。用戶數據在模數轉換后，通過鎖相環電路對用戶數據和時鐘進行提取恢復。鎖相環技術是一種時鐘恢復電路所廣泛采用的實現方法。圖2為常用的鎖相環技術來實現時鐘數據恢復的方法。其基本的工作原理如下頻率鎖定后，數據采樣模塊使用的時鐘為壓控振蕩器輸出的穩定時鐘，輸入信號產生抖動時，鑒相模塊將輸入信號相位和壓控振蕩器輸出信號相位進行鑒相輸出，通過電荷泵模塊形成相應的電壓差信號，低通濾波器完成對該電壓差信號的高頻和噪聲信號去除功能，保證系統環路的穩定性，電壓差信號作用在壓控振蕩器上促使其輸出信號頻率與輸入信號頻率靠攏直至頻差消除，進而完成頻率鎖定功能。整個系統中壓控振蕩器、電荷泵、低通濾波器及鑒相器屬于核心組件，其性能的高低直接影響整個時鐘數據恢復電路的去抖能力。所以針對各種不同恢復頻率的要求，這些組件都有各自的不同的算法和相應的結構來完成。在對時鐘數據穩定要求頗高的系統中，時鐘頻率又比較高的情況下這些模塊是通過模擬電路來實現的，以便來滿足系統的高性能要求。由于模擬電路在純數字系統電路中通常不好進行驗證，目前許多系統中已經逐步開始采用純數字的鎖相環來實現時鐘數據恢復，但是由于各種數字電路實現方法不一，通常情況下會出現時鐘數據恢復在低頻下出現抗抖動能力比較差的情況。
發明內容
本發明所要解決的問題是在于提出了一種用于E1數據通訊系統中時鐘數據恢復電路及其實現的方法，可以實現時鐘數據恢復在低高頻下有較好的抗抖能力。
為了實現上述發明目的，本發明提供了一種時鐘數據恢復電路，其特點在于，包括數據相位檢測模塊、除N分頻模塊、數據緩沖模塊和恢復時鐘調整模塊；所述數據相位檢測模塊，用于對輸入RZ信號進行相位檢測和擴展，產生所述N分頻模塊所需要的觸發信號和所述數據緩沖模塊所需要的數據輸入信號；所述除N分頻模塊，接收所述數據相位檢測模塊產生的觸發信號和外部參考時鐘信號，經分頻處理產生所述數據緩沖模塊所需要的讀寫時鐘信號；所述恢復時鐘調整模塊，用于對所述除N記數器分頻模塊所產生的基本寫讀時鐘信號進行調整，將其作為所述數據緩沖模塊的寫讀時鐘信號，從而完成對所述RZ信號的去抖調整，并輸出恢復讀時鐘信號；所述數據緩沖模塊，用于將所述相位檢測模塊送來的數據信號，依據所述恢復時鐘調整模塊送來的讀寫時鐘信號完成在緩沖區的寫讀，并輸出非歸零NRZ信號。
上述的時鐘數據恢復電路，其特點在于，所述除N記數器分頻模塊接收到所述數據相位檢測模塊產生的脈沖觸發信號后，從零開始循環記數，根據N值自動清零，N值用來確定相位調整幅度。
上述的時鐘數據恢復電路，其特點在于，所述除N分頻模塊為24分頻記數器，其選用的參考時鐘XCLK為49.152MHz。
上述的時鐘數據恢復電路，其特點在于，由所述恢復時鐘調整模塊輸出的恢復時鐘RCLK為2.048MHz。
為了更好地實現本發明目的，本發明還提供一種時鐘數據恢復電路實現的方法，其特點在于，包括如下步驟對輸入歸零信號RZ進行數據相位檢測和擴展，檢測出數據脈沖信號，并產生脈沖觸發信號，用于觸發記數分頻；
對參考時鐘信號進行分頻，產生讀寫時鐘信號，用于控制所述歸零信號RZ的數據寫入/讀出數據緩存區；根據所述數據寫入緩沖區的抖動積累，相應進行恢復時鐘動態調整，并輸出恢復時鐘信號；從數據緩沖區將去抖的數據信號作為NRZ信號輸出。
上述的時鐘數據恢復電路實現的方法，其特點在于利用脈沖觸發信號對寫時鐘WRCLK記數器進行復位，并通過調整寫時鐘WRCLK記數器的起始值進行所述數據信號的去抖。
上述的時鐘數據恢復電路實現的方法，其特點在于恢復時鐘調整是通過調整數據緩沖區FIFO的深度和調整寫讀時鐘之間調整的時隙寬度進行的去抖。
上述的時鐘數據恢復電路實現的方法，其特點在于，對所述參考時鐘XCLK進行24分頻，所述XCLK為49.152MHz。
上述的時鐘數據恢復電路實現的方法，其特點在于，輸出的恢復時鐘RCLK為2.048MHz。
本發明所述時鐘數據恢復電路，根據E1通訊數據的特點，有效地采用緩沖技術，對RZ信號進行了時鐘數據的恢復，能夠靈活快速的鎖定恢復時鐘，有很好的低頻和高頻去抖特性，整個系統可以很好的作為一個很小的模塊集成到全數字電路的E1成幀器中，提供平滑的2.048MHz恢復時鐘和NRZ信號供成幀器進行處理。
圖1是時鐘恢復電路在E1系統中的位置；圖2是利用數字鎖相環結構實現時鐘恢復電路；圖3是本發明所述時鐘數據恢復電路的系統結構圖；圖4是數據檢測與讀寫時鐘產生時序圖；圖5是讀寫地址比較調整讀時鐘時序圖。
具體實施例方式
下面結合附圖，對本發明做進一步的詳細描述。
圖1描述了時鐘數據恢復模塊在整個數據處理系統中的位置。由附圖可以看出時鐘數據恢復模塊在E1系統中的位置，用戶數據在經過均衡模數轉換輸出RZ信號到時鐘數據恢復模塊，RZ信號經過時鐘數據恢復電路后恢復出整個模塊的系統時鐘RCLK和將要進一步處理的數據NRZ信號。
圖3是本發明時鐘數據恢復電路的系統結構圖。它包括四大部分數據檢測模塊11、N分頻記數器模塊12、數據緩沖模塊13和時鐘調整模塊14時。為了提高時鐘調整的靈敏度，平滑小的時鐘抖動，根據需要恢復2.048MHz的時鐘，選用參考時鐘XCLK為49.152MHz。
數據檢測模塊11將輸入進來的RZ信號進行信號檢測，實現中為了提高對RZ信號的抖動容限，該數據檢測模塊11同時適當的對RZ信號進行有效的擴展，檢測到數據脈沖以后產生觸發(TRIGGER)信號，該信號傳遞給N分頻記數器模塊12，用來對產生數據緩沖模塊13寫時鐘WRCLK的記數器進行復位操作。N分頻記數器模塊12根據參考時鐘XCLK進行24分頻產生WRCLK，WRCLK作為數據緩沖模塊13的寫數據時鐘將RZ信號寫入數據緩沖區。另外數據緩沖模塊13的讀時鐘RDCLK也通過XCLK 24分頻后獲得，RDCLK將數據緩沖區中緩沖的數據去抖后以2.048M的速率讀出。讀時鐘RDCLK依據輸入RZ信號進行去抖調整功能由恢復時鐘調整模塊14完成。同時，由恢復時鐘調整模塊14輸出恢復時鐘信號RCLK。
圖4描述了參考時鐘XCLK與RZ信號數據脈沖、以及緩沖區讀、寫時鐘RDCLK、WRCLK之間的時序關系。根據RZ信號的特點，輸入數據的采集確定在高脈沖的中后部分。RZ信號對于信號“1”的表示由前半個時鐘周期的高電平和后半時鐘周期的低電平組成；RZ信號對于信號“0”的表示為全低電平。在脈沖信號到來時，由數據相位檢測模塊檢測到數據脈沖產生觸發(TRIGGER)信號，TRIGGER信號對采集時鐘即寫時鐘WRCLK記數器進行復位，而系統中一個完整的RZ信號對應24個XCLK時鐘周期，所以對信號“1”的數據采集時鐘，其上升沿起始位置可以設置在TRIGGER信號之后6～10個XCLK時鐘周期，一方面確保采集到相應的數據，即使多個RZ信號抖動相互疊加，也保證在相應的時鐘周期采集到對應的數據，另一方面調整該時鐘記數器的起始值的具體大小，可以提高低頻抖動信號的去抖動能力。如圖3所述，RZ信號經過模塊11擴展以后，WRCLK時鐘的上升沿設置可在TRIGGER信號之后8～10個XCLK時鐘周期對數據進行采集，這樣整體去抖性能比較高。
圖5描述了讀時鐘RDCLK與寫時鐘WRCLK之間調整的時序關系。數據緩沖區采用8個字節深度的先入先出FIFO，該數據緩沖區FIFO的深度可以根據整個用戶線路抖動的情況進行調整，在不影響面積的情況下可以加大FIFO的深度，提高去抖能力。每接收一個數據寫地址WR_ADDR加1，每讀出一個數據讀地址RD_ADDR加1。另外加了四個從地址信號，WR_ADDR_A1為當前寫地址的前一個地址，WR_ADDR_A2為當前寫地址WR_ADDR減2；RD_ADDR_A1為當前讀地址RD_ADDR減1，RD_ADDR_A2為當前讀地址RD_ADDR減2。這四個地址信號的目的就是在讀寫時鐘之間提供兩個時鐘周期的空隙來進行時鐘的調整。根據這四個地址信號相互比較產生的讀時鐘周期調整信號RD_CLK_ADV和RD_CLK_RET對RDCLK的時鐘周期進行調整，例如當讀取數據地址RD_ADDR達到WR_ADDR_A2或WR_ADDR_A1，則說明讀取的速度由于寫入數據抖動比正常時鐘要快一些，這時RD_CLK_ADV置1，對產生讀時鐘記數器進行加1增大讀時鐘周期。當寫數據地址WR_ADDR達到RD_ADDR_A1或RD_ADDR_A2時，說明此時讀取的數據由于寫入數據的抖動而顯得慢了一些，這時RD_CLK_RET信號置1，對產生讀時鐘記數器進行減1進而減小讀時鐘周期。有以上可以看到讀取時鐘RDCLK的調整幅度范圍在一個XCLK周期之內，大大減小了輸入RZ信號的抖動，起到了去抖功能，同時輸出NRZ信號。
一方面通過如前圖4中所述調整WRCLK的初始值，另外一方面通過如圖5中所述靈活調整FIFO的深度和WRCLK與RDCLK時鐘之間調整的時隙寬度，可以靈活的調整和提高整個時鐘數據恢復系統的去抖能力。
權利要求
1.一種時鐘數據恢復電路，其特征在于，包括數據相位檢測模塊、除N分頻模塊、數據緩沖模塊和恢復時鐘調整模塊；所述數據相位檢測模塊，用于對輸入RZ信號進行相位檢測和擴展，產生所述N分頻模塊所需要的觸發信號和所述數據緩沖模塊所需要的數據輸入信號；所述除N分頻模塊，接收所述數據相位檢測模塊產生的觸發信號和外部參考時鐘信號，經分頻處理產生所述數據緩沖模塊所需要的讀寫時鐘信號；所述恢復時鐘調整模塊，用于對所述除N記數器分頻模塊所產生的基本寫讀時鐘信號進行調整，將其作為所述數據緩沖模塊的寫讀時鐘信號，從而完成對所述RZ信號的去抖調整，并輸出恢復讀時鐘信號；所述數據緩沖模塊，用于將所述相位檢測模塊送來的數據信號，依據所述恢復時鐘調整模塊送來的讀寫時鐘信號完成在緩沖區的寫讀，并輸出非歸零NRZ信號。
2.如權利要求1所述的時鐘數據恢復電路，其特征在于，所述除N記數器分頻模塊接收到所述數據相位檢測模塊產生的脈沖觸發信號后，從零開始循環記數，根據N值自動清零，N值用來確定相位調整幅度。
3.根據權利要求1或2所述的時鐘數據恢復電路，其特征在于，所述除N分頻模塊為24分頻記數器，其選用的參考時鐘XCLK為49.152MHz。
4.根據權利要求3所述的時鐘數據恢復電路，其特征在于，由所述恢復時鐘調整模塊輸出的恢復時鐘RCLK為2.048MHz。
5.一種時鐘數據恢復電路實現的方法，其特征在于，包括如下步驟對輸入歸零信號RZ進行數據相位檢測和擴展，檢測出數據脈沖信號，并產生脈沖觸發信號，用于觸發記數分頻；對參考時鐘信號進行分頻，產生讀寫時鐘信號，用于控制所述歸零信號RZ的數據寫入/讀出數據緩存區；根據所述數據寫入緩沖區的抖動積累，相應進行恢復時鐘動態調整，并輸出恢復時鐘信號；從數據緩沖區將去抖的數據信號作為NRZ信號輸出。
6.如權利要求5所述的時鐘數據恢復電路實現的方法，其特征在于利用脈沖觸發信號對寫時鐘WRCLK記數器進行復位，并通過調整寫時鐘WRCLK記數器的起始值進行所述數據信號的去抖。
7.如權利要求5所述的時鐘數據恢復電路實現的方法，其特征在于恢復時鐘調整是通過調整數據緩沖區FIFO的深度和調整寫讀時鐘之間調整的時隙寬度進行的去抖。
8.根據權利要求5、6或7所述的時鐘數據恢復電路實現的方法，其特征在于，對所述參考時鐘XCLK進行24分頻，所述XCLK為49.152MHz。
9.根據權利要求8所述的時鐘數據恢復電路實現的方法，其特征在于，輸出的恢復時鐘RCLK為2.048MHz。
全文摘要
本發明公開了一種時鐘數據恢復電路用其實現方法，其中時鐘恢復電路包括數據相位檢測模塊、除N分頻模塊、數據緩沖模塊和恢復時鐘調整模塊；通過有效地利用數據處理的緩沖技術，對RZ信號進行了時鐘數據的恢復，從而能夠靈活快速地鎖定恢復時鐘，具有較好的低頻和高頻去抖特性，可用于通訊領域中同步數據傳送過程中時鐘數據的恢復。
文檔編號H04L7/02GK1540911SQ0311333
公開日2004年10月27日 申請日期2003年4月25日 優先權日2003年4月25日
發明者邱敬濤, 李建宇 申請人:中興通訊股份有限公司