專利名稱：包括具有集成的主電容和集成的附加電容的集成電路的數據載體的制作方法
技術領域：
本發明涉及包括一個帶有兩個線圈端子的線圈和一個集成電路的數據載體，所述集成電路包括集成的主電容，它被連接到集成電路的兩個接觸點，所述兩個接觸點的每個接觸點通過導電的連線被導電地連接到線圈端子。
本發明還涉及包括線圈端子的模塊，線圈可連接到該線圈端子，該模塊包括集成電路，所述集成電路包括集成的主電容，后者被連接到集成電路的兩個接觸點，所述兩個接觸點中的每個接觸點通過導電的連線被導電地連接到線圈端子。
本發明還涉及用于數據載體的集成電路，該數據載體包括具有兩個線圈端子的線圈和集成電路，所述集成電路包括集成的主電容，后者被連接到集成電路的兩個接觸點，所述接觸點可以導電地連接到兩個線圈端子。
在開頭段落中描述的、這樣的數據載體，諸如在第二段中描述的模塊和諸如在第三段中描述的集成電路，已由申請人投入市場，所以是已知的。在已知的實施例中，集成的主電容連同線圈一起被提供來形成諧振電路，用于與通信系統的無接觸的通信，集成的主電容的數值處在或多或少的一個較大的公差范圍內。集成的主電容的公差范圍是由于與制造有關的多個方面的原因而導致的，以及在通信期間在系統性能和數據載體的效能方面起非常重要的作用，這是因為在一個不同于由主電容和線圈組成的諧振電路的想要的標稱諧振頻率的諧振頻率上，效能會受到嚴重的影響。這種效能惡化是一個缺點。避免這個問題的可能的措施是分離出或挑選出其諧振電容不具有想要的集成的主電容的電容值的、用于數據載體的集成電路，然而，這導致產出量的減小，這是一個缺點，所以是不希望的。
本發明的目的是消除上述的缺點，以及提供改進的數據載體、改進的模塊以及改進的用于數據載體的集成電路。
為了達到上述的目的，在開頭段落中描述的數據載體的特征在于
一個數據載體，包括具有兩個線圈端子的線圈和集成電路，所述集成電路包括集成的主電容，后者被連接到集成電路的兩個接觸點，所述兩個接觸點中的每個接觸點通過導電的連線被導電地連接到線圈端子，集成電路還包括至少一個集成的附加電容，它被連接到集成電路的至少一個附加接觸點，所述至少一個附加接觸點中的每個附加接觸點通過導電的連線被導電地連接到線圈端子。
為了達到上述的目的，在第二段中描述的那種模塊的特征在于一個模塊，包括線圈端子，所述線圈可連接到該線圈端子，該模塊包括集成電路，所述集成電路包括集成的主電容，后者被連接到集成電路的兩個接觸點，所述兩個接觸點中的每個接觸點通過導電的連線被導電地連接到線圈端子，集成電路還包括至少一個集成的附加電容，后者被連接到集成電路的至少一個附加接觸點，所述至少一個附加接觸點中的每個附加接觸點通過導電的連線被導電地連接到線圈端子。
為了達到上述的目的，在第三段中描述的集成電路的特征在于一種用于數據載體的集成電路，該數據載體包括具有兩個線圈端子的線圈和集成電路，所述集成電路包括集成的主電容，它被連接到集成電路的兩個接觸點，所述兩個接觸點中的每個接觸點通過導電的連線被導電地連接到線圈端子，集成電路還包括至少一個集成的附加電容，它被連接到集成電路的至少一個附加接觸點，所述至少一個附加接觸點中的每個附加接觸點通過導電的連線被導電地連接到線圈端子。
借助于本發明的特征特性，可以以相對較簡單的方式達到集成的諧振電容的電容值的公差范圍可被限制成使得由這個電容確定的諧振頻率總是非常接近于想要的標稱值。
在按照本發明的實施例中，分別在權利要求2，5和8中規定的特征是有利的。這樣，可以對集成的主電容的電容值進行非常精確地和精細調諧地確定，以便使其接近于想要的標稱值。
在按照本發明的實施例中，分別在權利要求3，6和9中規定的特征也是有利的。這樣，只要具有最小數目的附加接觸點就足夠了。
參照此后描述的實施例將明白本發明的這些和其他方面。
在附圖中
圖1是按照本發明的一個實施例的數據載體的主要部分的方框圖，圖2顯示類似于圖1的按照本發明的第二實施例的數據載體的一部分。
圖1顯示數據載體1。數據載體1被形成來與通信站進行無接觸通信，通信站在圖1上未示出，因為它對于描述本發明是不重要的。數據載體1包括具有兩個端子4A和4B的線圈4，通過它們可以建立以感應的方式與通信系統的通信。
數據載體1還包括模塊2。模塊2包括兩個端子10和15，它們被連接到線圈4的端子4A和4B。模塊2還包括集成電路3。集成電路3包括第一接觸點20，它通過導電的連線40被導電地連接到模塊2的第一模塊端子10。集成電路還包括第二接觸點25，它通過導電的連線45被導電地連接到模塊2的第二端子15。集成電路3還包括處理裝置5，后者被連接到集成電路3的兩個接觸點20和25，以及包括對于與通信系統進行通信所需要的所有的重要的裝置。
在集成電路3中，集成的主電容35被并聯地連接到集成電路3的兩個接觸點20和25，該集成的主電容35通過它的兩個電極35A和35B中的每個電極被導電地直接連接到兩個接觸點20和25之一。集成的主電容35連同線圈4一起，構成一個并聯諧振電路，它的諧振頻率應當相應于在與通信站(未示出)進行通信期間出現的通信信號的頻率f0。因為集成的主電容35的電容值具有由制造規定的公差，因而并聯諧振電路的諧振頻率被規定為同樣的公差，這是一個缺點，因此是不希望的。
有利地，集成電路3包括多個集成的附加電容，其中只有第一附加電容32和最后的附加電容31被顯示于圖1上。在本例中，對于每個附加電容31，32，只提供一個附加接觸點23，24。每個附加電容31，32的第一電極31B，32B分別被導電地連接到附加接觸點23，24。每個附加電容31，32的第二電極31A，32A在集成電路3內被連接到集成的主電容35，在本例中，連接到集成的主電容35的第二電極35A，這樣，第二電極31A和32A也被導電地連接到接觸點20，后者則被連接到第二電極35A。
在以下的說明中將說明通過哪一種簡單的措施實現限制集成的主電容35的公差范圍，而同時并聯諧振電路的諧振頻率被精確地固定。
此后描述的方法由本發明的特征規定。
在制造模塊2或數據載體1時，集成電路3被使用來實現模塊2，并且同時使用金屬鉛框，模塊2具有兩個端子10和15。
集成電路3的集成的主電容35的標稱電容值Cnom被假設是在集成電路3的兩個接觸點20和25處具有想要的Cnom＝100nF。
電容的制造公差假設為TB＝±10％。集成的主電容35的實際的電容值所以可以被寫為Ceff＝Cnom±10％ (1)這意味著，當不采取特別的測量時，在兩個接觸點20和25處以及在兩個模塊端子10和15處分別給出處在上限值CeffOG＝110nF與下限值CeffOG＝90nF之間的實際的電容數值。
還假設，集成電路3的實際的主電容35具有一個這樣的電容值，該電容值相對于實際電容值要縮小一個因子F。假設，F＝0.95。然后得到新的實際的電容值Ceff*＝Ceff·F＝Ceff·0,95 (2)考慮電容值的制造公差為TB＝±10％，所以，有以下關系Ceff*=Cnom-14,5%+4,5%----(3)]]>換句話說，這意味著，在測量集成的主電容35的電容值的情形下，要考慮在兩個接觸點20和25處介于上限值Ceff*OG＝104.5nF與下限值Ceff*UG＝85.5nF之間的實際的電容值的起伏。
在制造模塊2和數據載體1期間，要測量集成的主電容35的電容值。當在兩個接觸點20和25處的這個電容值降低到低于電容值的門限值CS時，第一附加電容32的第一電極32B通過導電的連線44從集成電路的附加的端子24被導電地連接到第二模決端子15。因為第一附加電容32的第二電極32A被內部地連接到集成的主電容35，所以提供了集成的主電容32與第一附加電容32的并聯安排。第一附加電容32具有集成的主電容35的標稱電容值的一部分。例如，假設第一附加電容32具有數值ΔC1，即ΔC1＝Cnom·0,1＝100nF·0,1＝10nF.
在假設的與其相關的這些條件下，得到的是新的下限值Ceff*UG＝85,5nF+10nF＝95,5nF而不是先前在測量中確定的85.5nF的下限值。例如，門限值CS被固定在CS＝94.5nF。
最后，通常，集成的主電容35的電容值相對于集成的主電容35的標稱電容值縮小一個因子F(0＜F＜1)，從而導致上限公差范圍的受限制和下限公差范圍的擴展。由于附加電容的并聯安排(其電容值ΔC1是集成的主電容35的標稱電容值的一部分K)，從而達到對下限公差范圍的限制(如果必要的話)。在所闡述的例子中，根據上述的過程能夠實現在兩個模塊端子10和15處實際的電容值只有±4.5％的公差范圍，即，由于第一附加電容32的可任選的并聯安排取決于所測量出的電容值超過還是低于固定的門限值CS。
對于附加電容的并聯安排的以下的關系式作為例子在下面給出Ceff*＝(Cnom±n％)·F (4)ΔC＝Cnom·K (5)F=(G+100)(100+n)----(6)]]>K=n·F100-G100-F+1----(7)]]>在這些關系式中，G代表想要的公差范圍(以％計)，以及n代表制造規定的公差范圍(以％計)。G可以在上限n和下限GUG之間適當地被選擇，其中對于GUG，有下式GUG=100·n200+n----(8)]]>對于門限值CS，有下式
CS＝Ceff*OG-ΔC (9)應當指出，與主電容一樣，附加電容可能具有也應當加以考慮的制造規定的公差。
本領域技術人員將會看到，對于預期的受限制的公差范圍，可以不僅通過使用第一附加電容32而且也通過使用多個附加電容(例如最后的附加電容31)來達到改進。類似于此前描述的過程，多個附加電容因此可以通過與集成的主電容的可任選的并聯安排而被附加上，正如借助于由圖1的點劃線表示的導電的連線所指示的。附加電容的電容值C可被選擇為很不相同，以使得能通過適當地選擇附加電容的最優選的數值，從而導致總的最佳電容值，這樣，可以達到具有滿意的傳輸特性的最佳條件。
圖2的數據載體1是對于如圖1所示的數據載體1的修正，其中也提供附加電容31和32，但它的第二電極31A和32A沒有被內部地連接到集成的主電容35的第二電極35A，而是被連接到集成電路3的兩個分開的附加接觸點21和22。
權利要求
1.一種數據載體(1)，包括具有兩個線圈端子(4A，4B)的線圈(4)和集成電路(3)，所述集成電路(3)包括集成的主電容(35)，它被連接到集成電路(3)的兩個接觸點，所述兩個接觸點(20，25)中的每個接觸點(20，25)通過導電的連線(40，45)被導電地連接到線圈端子(4A，4B)，集成電路(3)還包括至少一個集成的附加電容，它被連接到集成電路(3)的至少一個附加接觸點(23，24；21，22，23，24)，所述至少一個附加接觸點(23，24；21，22，23，24)中的每個附加接觸點(23，24；21，22，23，24)通過導電的連線(44，46；41，44)被導電地連接到線圈端子(4B；4A，4B)。
2.如權利要求1中要求的數據載體(1)，其中集成電路(3)包括多個集成的附加電容(31，32)，它們被連接到集成電路(3)的多個附加接觸點(23，24；21，22，23，24)，所述多個附加接觸點(23，24；21，22，23，24)中的每個附加接觸點(23，24；21，22，23，24)通過導電的連線(44，46；41，44)被導電地連接到線圈端子(4B；4A，4B)。
3.如權利要求1中要求的數據載體(1)，其中集成電路(3)包括多個集成的附加電容(31，32)，以及每個附加電容(31，32)只包括一個附加接觸點(23，24)，以及其中每個附加電容(31，32)的第一電極(31B，32B)被連接到附加接觸點(23，24)，以及其中每個附加電容(31，32)的第二電極(31A，32A)在集成電路(3)中被內部地連接到集成的主電容(35)。
4.一種模塊(2)，包括可與一個線圈(4)相連的線圈端子(4A，4B)，該模塊(2)包括集成電路(3)，所述集成電路(3)包括集成的主電容(35)，它被連接到集成電路(3)的兩個接觸點(20，25)，所述兩個接觸點(20，25)中的每個接觸點(20，25)通過導電的連線(40，45)被導電地連接到線圈端子(4A，4B)，集成電路(3)還包括至少一個集成的附加電容(31，32)，它被連接到集成電路(3)的至少一個附加接觸點(23，24；21，22，23，24)，所述至少一個附加接觸點(23，24；21，22，23，24)中的每個附加接觸點(23，24；21，22，23，24)通過導電的連線(44，46；41，44)被導電地連接到線圈端子(4B；4A，4B)。
5.如權利要求4中要求的模塊(2)，其中集成電路(3)包括多個集成的附加電容(31，32)，它們被連接到集成電路(3)的多個附加接觸點(23，24；21，22，23，24)，所述多個附加接觸點(23，24；21，22，23，24)中的每個附加接觸點(23，24；21，22，23，24)通過導電的連線(44，46；41，44)被導電地連接到線圈端子(4B；4A，4B)。
6.如權利要求4中要求的模塊(2)，其中集成電路(3)包括多個集成的附加電容(31，32)，以及每個附加電容(31，32)只包括一個附加接觸點(23，24)，以及其中每個附加電容(31，32)的第一電極(31B，32B)被連接到附加接觸點(23，24)，以及其中每個附加電容(31，32)的第二電極(31A，32A)在集成電路(3)中被內部地連接到集成的主電容(35)。
7.一種用于數據載體(1)的集成電路(3)，所述數據載體(1)包括具有兩個線圈端子(4A，4B)的線圈(4)和集成電路(3)，所述集成電路(3)包括集成的主電容(35)，它被連接到集成電路(3)的兩個接觸點，所述兩個接觸點(20，25)中的每個接觸點(20，25)通過導電的連線(40，45)被導電地連接到線圈端子(4A，4B)，集成電路(3)還包括至少一個集成的附加電容，它被連接到集成電路(3)的至少一個附加接觸點(23，24；21，22，23，24)，所述至少一個附加接觸點(23，24；21，22，23，24)中的每個附加接觸點(23，24；21，22，23，24)通過導電的連線(44，46；41，44)被導電地連接到線圈端子(4B；4A，4B)。
8.如權利要求7中要求的集成電路(3)，其中集成電路(3)包括多個集成的附加電容(31，32)，它們被連接到集成電路(3)的多個附加接觸點(23，24；21，22，23，24)，所述多個附加接觸點(23，24；21，22，23，24)中的每個附加接觸點(23，24；21，22，23，24)通過導電的連線(44，46；41，44)被導電地連接到線圈端子(4B；4A，4B)。
9.如權利要求4中要求的集成電路(3)，其中集成電路(3)包括多個集成的附加電容(31，32)，以及每個附加電容(31，32)只包括一個附加接觸點(23，24)，以及其中每個附加電容(31，32)的第一電極(31B，32B)被連接到附加接觸點(23，24)，以及其中每個附加電容(31，32)的第二電極(31A，32A)在集成電路(3)中被內部地連接到集成的主電容(35)。
全文摘要
數據載體(1)包括集成電路(3)，該集成電路(3)包括一個公差被規定的主電容(35)，它被連接到數據載體(1)的線圈(4)，以及該集成電路(3)包括至少一個集成的附加電容(32)，后者可任選地被連接到數據載體(1)的線圈(4)，以便達到主電容(35)與至少一個附加電容(32)的并聯切換配置。當主電容(35)的實際實現的電容值按一個因子F被縮小以及所述至少一個附加電容(32)具有主電容(35)的標稱電容值的一部分K時，所述至少一個附加電容(32)的可任選的并聯安排導致主電容(35)的標稱電容值的公差范圍的減小。
文檔編號H04B5/02GK1462414SQ02801390
公開日2003年12月17日 申請日期2002年4月11日 優先權日2001年4月26日
發明者K·雷斯 申請人:皇家菲利浦電子有限公司