專利名稱：高速突發式時鐘和數據恢復器的制作方法
技術領域：
實用新型涉及一種網絡系統接入網中光接收機用的時鐘數據恢復器，特別是一種高速突發式時鐘和數據恢復器。
高速無源光網絡系統如異步轉移模式無源光網絡(ATM-PON)系統、千兆以太無源光網絡(EPON)系統，能夠為用戶提供上百兆甚至上千兆的可用帶寬，可以在保證實時性要求的基礎上傳送如電視會議、遠程醫療、視頻點播、語音等實時性要求比較高的業務，更可以承載各種網絡數據業務如電子郵件，文件傳輸等。所以，高速無源光網絡是一種真正的全業務接入網。
高速無源光網絡由兩大部分組成，一部分是位于用戶側的突發光發送機，另一部分是位于網絡運營商一側的突發光接收機。突發光發送機將用戶的數據信息由電信號轉化為光信號發送到中心局；突發光接收將接收到的突發光信號轉化為電信號，并把其中攜帶的數據信息恢復出來。
高速無源光網絡系統的突發光接收機由光電轉換模塊、前置和限幅放大模塊、時鐘和數據恢復模塊、串并變換模塊、8B10B轉換模塊和媒體接入控制(MAC)模塊組成。其中時鐘數據恢復器是實現突發光接收機的關鍵部件，因為它恢復出了輸入突發信號的時鐘信號和數據信號，實現了時鐘信號和數據信號的再生功能，為后面電路功能的實現提供了基礎，為突發接收功能的實現提供了保障。
已有技術的突發時鐘數據恢復技術只能工作在較低速率下，不能滿足很高速率下工作的要求如每秒1000兆比特，對協議有一定的依賴性，恢復時鐘信號和數據信號所需時間較長。為了滿足高速無源光網絡發展的需要，必須設計新型的工作速率在每秒1000兆比特以上的突發時鐘數據恢復器。
發明內容
本實用新型的目的在于提供一種高速突發式時鐘和數據恢復器，工作速率在每秒1000兆比特以上，以滿足高速無源光網絡的需要。
為達到上述目的，本實用新型采用下述技術方案一種高速突發式時鐘和數據恢復器，包括帶有數據信號輸入端口、參考時鐘信號輸入端口、時鐘信號輸出端口、數據信號輸出端口和直流電源端口的印刷電路板及安裝在其上的電子元件和芯片，其特征在于電路連結結構是數據信號輸入端口連接一個判決模塊和一個數據觸發法延時控制信號產生模塊的輸入端，參考時鐘信號輸入端口連接一個本地時鐘產生模塊的輸入端；本地時鐘產生模塊的一個多相時鐘信號輸出端連接數據觸發法延時控制信號產生模塊的輸入端，而另一個本地時鐘信號輸出端連接一個延時調整模塊的一個輸入端；延時調整模塊的另一個控制信號輸入端連接數據觸發法延時控制信號產生模塊的輸出端，一個判決時鐘信號輸出端連接判決模塊的一個輸入端；判決模塊的輸出端連接數據信號輸出端口，延時調整模塊的輸出端連接時鐘信號輸出端口；直流電源端口連接上述四個模塊的電源接口。
上述的判決模塊由一個MC100EL29型D觸發器和兩個電阻構成。
上述的數據觸發法延時控制信號產生模塊由二個MC100EL29型D觸發器和兩個電阻構成。
上述的延時調整模塊由四片MC10e04型兩輸入與門芯片、八個電阻、一個MC100E131型D觸發器和一片MC10E195型可編程延時芯片構成。
上述的本地時鐘產生模塊由一片MC10ELT28型轉換芯片、一片SY89421型鎖相環芯片、一片Mc100EL16型芯片、十四個電阻和一個電容構成。
本實用新型與現有技術相比較，具有如下顯而易見的特點和優點本實用新型采用檢測輸入數據跳變的方式實現時鐘和數據信號的恢復，不需要進行相關性檢測運算，控制信號由兩級D觸發器組成的組合電路輸出，電路的運算量很小，有效的減少了控制電路消耗的時間，所以工作速率高，比如工作在每秒1000兆比特的速率下，時鐘數據恢復時間只需要10納秒。檢測輸入數據跳變時就調整一次本地時鐘的相位，使其與輸入信號保持同步，這樣，在輸入輸入數據的第一個跳變后就可以得到同步時鐘信號，保證數據信號的恢復；而在輸入的信號中，在四個比特的時間內就至少有一次數據跳變，所以本實用新型可滿足突發信號的突發性要求，可應用于任何高速突發接收機中。
參見圖3，上述的判決模塊8由MC100EL29型差分輸入D觸發器IC1、兩個電阻R11和R12構成，差分輸入數據接D觸發器MC100EL29的1，2腳，由延時調整模塊10產生的判決電平接D觸發器MC100EL29的3，4腳，D觸發器MC100EL29的17，18腳輸出恢復出的數據。
參見圖4，上述的數據觸發法延時控制信號產生模塊9由兩個MC100EL29型差分輸入D觸發器IC2、IC3和四個電阻R21、R22、R23、R24構成，差分輸入數據連接D觸發器MC100EL29的時鐘輸入端3，4，8，9腳；本地時鐘信號輸入端，即D觸發器MC100EL29的6，7腳，連接模塊11的本地時鐘輸出；本地時鐘90度延時輸入端，即MC100EL29的1，2腳，連接模塊11的90度相移時鐘輸出端口。數據輸入端連接限幅放大器的輸出端。MC100EL29的12，13，17，18腳為延時控制信號輸出端。
參見圖5，上述的延時調整模塊10，它由四片MC10EL04型兩輸入與門芯片IC4、IC5、IC6、IC7、一片MC100E131型4比特D觸發器IC8和一片MC100E195型可編程延時芯片IC9和8個電阻R1、R2、R3、R4、R5、R6、R7、R8構成。四片MC10EL04構成一個解碼器，將模塊9產生的控制信號轉換為四路信號，這四路信連接可編程延時器MC10E195的控制端口。具體連接方式見圖5。MC10E195的13，14腳的輸出端。作為判決電路的時鐘信號，同時可以提供上層電路一對差分時鐘。
參見圖6，上述的本地時鐘產生模塊11，它由MC10ELT28型差分正射極耦合邏輯(PECL)到正射極耦合邏輯(PECL)轉換芯片IC10，一片SY89421型鎖相環芯片IC11，一片MC100EL16型差分線路接收芯片IC12、十四個電阻R9、R10、R17、R18、R19、R20、R21、R22、R23、R24、R25、R26、R27、R28和一個電容C1組成。它完成根據參考時鐘信號產生高速時鐘信號的功能，同時提供多相時鐘信號。
本高速突發式時鐘和數據恢復器的工作原理如下當信號輸入時被分為兩路，一路供給判決模塊8為判決用，一路供給數據觸發法延時控制信號產生模塊9用來產生控制信號。供給模塊9的這一路信號和模塊9中的D觸發器MC100EL29的時鐘端相連，這個D觸發器的兩個數據端一個連接本地時鐘信號，一個連接有90度相移的本地時鐘信號。這樣當輸入信號有上跳變，這兩個D觸發器就讀取時鐘信號輸出控制信號，根據輸入信號的相位于本地時鐘信號的相位差不同，控制信號就會發生變化。例如當輸入信號的相位于與本地時鐘信號的相位相差在0～90度范圍內時，輸出的控制信號為11；當兩者相差在90～180度范圍內時輸出的控制信號為10。
控制信號b和延時調整模塊11內的解碼器相連。解碼器由四片兩輸入與門芯片MC10EL04組成。解碼器將輸入的兩路控制信號分解為四路控制信號，控制一片可編程延時器MC10E195。可編程延時器根據輸入的控制信號對從另一端口輸入的本地時鐘信號進行不同的延時，產生判決時鐘信號a。判決時鐘信號a即為恢復好的和輸入信號保持同步的時鐘信號。至此已經完成了時鐘恢復的任務。
判決時鐘信號連接到作為判決模塊8的D觸發器MC100EL29的時鐘端。它觸發D觸發器讀取從數據輸入端輸入的信號，即系統輸入信號，輸出恢復好的數據信號，完成數據信號的恢復任務。
本地時鐘信號d是由一片鎖相環芯片SY89421產生。輸入參考時鐘信號被鎖相環20倍倍頻達到1000兆赫茲的頻率，即為本地時鐘信號，同時該信號經過一片線路接收芯片MC100EL16被延時250納秒，成為90度相移本地時鐘信號。
權利要求1.一種高速突發式時鐘和數據恢復器，包括帶有數據信號輸入端口(6)、參考時鐘信號輸入端口(5)、時鐘信號輸出端口(4)、數據信號輸出端口(3)和直流電源端口(7)的印刷電路板(1)及安裝在其上的電子元件和芯片(2)，其特征在于電路連接結構是數據信號輸入端口(6)連接一個判決模塊8和一個數據觸發法延時控制信號產生模塊9的輸入端，參考時鐘信號輸入端口5連接一個本地時鐘產生模塊11的輸入端；本地時鐘產生模塊的一個多相時鐘信號輸出端(c)連接數據觸發法延時控制信號產生模塊9的輸入端，而另一個本地時鐘信號輸出端(d)連接一個延時調整模塊10的一個輸入端；延時調整模塊10的另一個控制信號輸入端(b)連接數據觸發法延時控制信號產生模塊9的輸出端，一個判決時鐘信號輸出端(a)連接判決模塊8的一個輸入端；判決模塊8的輸出端連接數據信號輸入端口3，延時調整模塊10的輸出端連接時鐘信號輸出端口5；直流電源端口(7)連接上述四個模塊(8，9，10，11)的電源接口。
2.根據權利要求1所述的高速突發式時鐘和數據恢復器，其特征在于判決模塊(8)由一個MC100EL29型D觸發器(IC1)和兩個電阻(R11，R12)構成。
3.根據權利要求1所述的高速突發式時鐘和數據恢復器，其特征在于數據觸發法延時控制信號產生模塊(9)由二個MC100EL29型D觸發器(IC2、IC3)和四個電阻(R13、R14、R15、R16)構成。
4.根據權利要求1所述的高速突發式時鐘和數據恢復器，其特征在于延時調整模塊(10)由四片MC10E04型兩輸入與門芯片(IC4、IC5、IC6、IC7)、八個電阻(R1、R2、R3、R4、R5、R6、R7、R8)、一個MC100E131型D觸發器(IC8)和一片MC100E195型可編程延時芯片(IC9)構成。
5.根據權利要求1所述的高速突發式時鐘和數據恢復器，其特征在于本地時鐘產生模塊(11)由一片MC10ELT28型轉換芯片(IC10)、一片SY89421型鎖相環芯片(IC11)、一片MC100EL16型芯片(IC12)、十四個電阻(R9、R10、R17、R18、R19、R20、R21、R22、R23、R24、R25、R26、R27、R28)和一個電容(C1)構成。
專利摘要本實用新型涉及一種高速突發式時鐘和數據恢復器。它包括帶有數據信號輸入端口、參考時鐘信號輸出端口、數據信號輸出端口和直流電源端口的印刷電路板及安裝在其上的電子元件和芯片，電路由判決模塊、數據觸發法延時控制信號產生模塊、本地時鐘產生模塊和延時調整模塊構成。本實用新型采用檢測輸入信號跳變的方式實現時鐘和數據信號的恢復，工作效率高，可應用于任何高速突發接收機中。
文檔編號H04B10/04GK2587112SQ0226678
公開日2003年11月19日 申請日期2002年9月2日 優先權日2002年9月2日
發明者張瑞峰, 李迎春, 林如儉, 葉家駿 申請人:上海大學