專利名稱：光傳輸帶外前向糾錯系統的時鐘電路的制作方法
技術領域：
本發明涉及高速光傳輸領域，具體地說，涉及光傳輸帶外前向糾錯系統的時鐘電路。
背景技術：
在高速光傳輸系統中，光信號在光纖中傳輸時會受到放大器噪聲、光纖衰耗、色散和非線性效應等的影響，從而產生波形畸變，最終的結果反映在系統的誤碼性能上。為了降低系統的誤碼率，光傳輸系統廣泛采用了前向糾錯技術。前向糾錯(Forward Error Correction，簡稱FEC)技術是指光信號在傳輸之前預先按一定的格式進行處理，在接收端則按規定的算法進行解碼，找出錯碼并糾錯的技術。對于高速光傳輸系統中的SDH系統，如果線性糾錯分組碼的冗碼部分位于SDH幀內的開銷部分，稱為帶內糾錯；如果線性糾錯分組碼的冗碼部分位于SDH幀外，則稱為帶外糾錯。
在高速光傳輸系統的前向糾錯系統中，發送側需要采用專門的算法(例如ITU-T.709標準所規定的算法)將原始的信號進行編碼，經光-電-光模塊轉化成為光信號后送入傳輸信道中；在接收側，光-電-光模塊將光信號轉化為電信號后再用相應的解碼算法將信號還原。發表在IEEE Transaction onCommunication，Vol.38，No.4，April 1990上的Design and Characterization of anError-Correcting Code for the SONET STS-1 Tributary一文中提出了帶內前向糾錯的方法，由于該方法糾錯能力有限，目前主要使用的是帶外前向糾錯方法。美國專利5574717描述了一種應用于SDH的帶外前向糾錯方法；另外，在ITU-T.709標準還規定了一種標準的帶外前向糾錯的算法及其幀結構。
由于帶外糾錯編碼的糾錯冗碼安排在帶外，所以在編碼和解碼過程中信號傳輸的速率都發生了變化，在編碼側信號碼率變高，在解碼側信號碼率變低。對于這樣的一個系統，由鎖相環構成的時鐘電路是必不可少的環節。該時鐘電路基于鎖相環的同步原理，跟蹤一個輸入的參考時鐘源，經過一定比例的分頻、鑒相處理后控制壓控振蕩器VCO，最后得到和輸入時鐘同步的一定倍速的輸出時鐘，以支持帶外前向糾錯編碼或者解碼。
一個前向糾錯系統需要工作在編碼、解碼和再生三種模式下。在編碼模式下，糾錯編碼需要同步地加入信道中，相對應的鎖相環電路需要輸出與輸入時鐘同步的倍頻時鐘，其倍速大于1；在解碼模式下，輸入信號已經是經過糾錯編碼的信號，此時信號需要同步地還原，鎖相環電路也需要輸出與輸入時鐘同步的倍頻時鐘，但其倍速小于1；在再生模式下，鎖相環電路需要輸出與輸入時鐘同步的同頻率時鐘。這三種模式根據采用的糾錯算法不同還可以細分為多個小類，每個小類的鎖相環倍速和頻點都不相同，因此在具體實現上，根據糾錯系統工作模式的不同需要不同的時鐘電路加以支持。傳統的高速光傳輸帶外前向糾錯系統需要根據糾錯系統工作模式的不同開發不同的硬件設備，固定的硬件設備只適用于固定的模式。而對一個完整的光傳輸系統來說，糾錯系統的多模式是必不可少的。
用于高速光傳輸領域的帶外前向糾錯系統一般是雙通道的結構，包括一個編碼通道和一個解碼通道。圖1和圖2均是現有的采用雙通道結構的帶外前向糾錯系統的時鐘電路示意圖。在圖1中，該時鐘電路包括編碼通道的鎖相環和解碼通道的鎖相環。鎖相環的結構相同，均包括兩個分頻器、鑒相器和壓控振蕩器VCO，來自光-電-光轉換模塊的時鐘信號經過一個分頻器的分頻后輸入鑒相器中，鑒相器的輸出用于控制VCO，VCO的輸出一路經過第二個分頻器返回鑒相器，一路輸出給光-電-光轉換模塊。鎖相環中兩個分頻器分頻比的大小是不一樣的，編碼通道的鎖相環中接收光-電-光轉換模塊時鐘信號的分頻器的分頻比大于另一個分頻器的分頻比；而解碼通道的鎖相環中接收光-電-光轉換模塊的時鐘信號的分頻器的分頻比則小于另一個分頻器的分頻比。雖然這種方式可以同時支持編碼、解碼和再生模式，但是這種方式只是將一個編碼電路和一個解碼電路羅列在同一塊電路板上，在實際使用中，硬件冗余很多，設備體積較龐大。在圖2所示的時鐘電路中，編碼側采用圖2.a所示的時鐘電路，在解碼側采用圖2.b所示的時鐘電路，這樣的好處在于硬件冗余小，然而，這種方式不能實現多模式兼容，對于編碼和解碼方式需要開發不同的硬件設備，開發和維護成本很高。
發明內容
本發明所要解決的技術問題在于提供-種應用于光傳輸帶外前向糾錯系統的時鐘電路，以解決現有技術中硬件冗余多，設備體積龐大的問題。
本發明所述時鐘電路，應用于光傳輸帶外前向糾錯系統，所述帶外前向糾錯系統至少包括光-電-光轉換模塊、前向糾錯編碼通道和前向糾錯解碼通道，其中前向糾錯解碼通道與前向糾錯編碼通道串聯，光-電-光轉換模塊的數據信號先經過前向糾錯解碼通道后再經過前向糾錯編碼通道；所述時鐘電路包括鎖相環1、鎖相環2和3個交叉模塊；來自光-電-光轉換模塊的時鐘信號經過交叉模塊1分配到所述鎖相環1、所述交叉模塊2和前向糾錯解碼通道；所述鎖相環1的輸出信號分別輸出給前向糾錯解碼通道、所述交叉模塊2和所述交叉模塊3；所述交叉模塊2的輸出信號進入所述鎖相環2中，所述鎖相環2的輸出信號一路輸出至前向糾錯編碼通道，再進入前向糾錯編碼通道，返回光-電-光轉換模塊；一路輸出至所述交叉模塊3；所述交叉模塊3選擇一路輸入信號輸出到光-電-光轉換模塊。
本發明時鐘電路應用在帶外前向糾錯系統中，可以根據工作模式的不同在多個時鐘單元之間很方便的切換，實現同時適用于編碼，解碼和再生的工作模式，降低了開發和維護成本；在高速光傳輸系統中采用本發明后，可以減少設備的種類，減少硬件的冗余，從而降低了開發和維護成本，同時提高了整個高速光傳輸系統運行的可靠性。
圖1是現有技術中使用雙通道結構的前向糾錯系統的時鐘電路示意圖；圖2是現有技術中另一種時鐘電路的示意圖；圖3是本發明時鐘電路結構示意圖；圖4是本發明時鐘電路應用在編碼模式或無前向糾錯再生模式下的示意圖；圖5是本發明時鐘電路應用在解碼模式或前向糾錯再生模式下的示意圖。
具體實施例方式
下面結合附圖和具體實施例對本發明做進一步的詳細描述。
圖1和圖2是現有技術中帶外前向糾錯系統的時鐘電路圖，已經在背景技術部分介紹過，此處不再贅述。
本發明的時鐘電路結構如圖3所示。本發明所應用的前向糾錯系統也與以前的有所不同，該前向糾錯系統的編碼通道和解碼通道是串聯的，解碼通道串聯于前、編碼通道串聯于后；這樣通過其內部的跨接通道可以靈活地選取四種組合編碼；解碼；既解碼又編碼；既不編碼也不解碼。
時鐘電路包括鎖相環1、鎖相環2和3個交叉模塊；鎖相環1和鎖相環2的頻點不相同，鎖相環1是低頻點，鎖相環2是高頻點，分別與高速光傳輸系統的無糾錯編碼的信號碼率以及有糾錯編碼的信號碼率保持一致。鎖相環1包括分頻器1、分頻器2、鑒相器1、壓控振蕩器VCO1和交叉模塊4，其中分頻器1的分頻比是N，分頻器2的分頻比是M；鎖相環2則包括分頻器3、分頻器4、鑒相器2、壓控振蕩器VCO2和交叉模塊5，其中分頻器3的分頻比是Q，分頻器4的分頻比是P。
來自光-電-光轉換模塊的時鐘信號經過交叉模塊1，被分配給前向糾錯解碼通道、鎖相環1和交叉模塊2。進入鎖相環1的時鐘信號經過分頻器1后輸入到鑒相器1中，經過鑒相后輸出到VCO1，VCO1的輸出經過交叉模塊4的分配，有4路輸出，一路輸出給分頻器2進行閉環反饋，一路輸出到交叉模塊2，一路輸出給前向糾錯解碼通道，還有一路輸出到交叉模塊3。鎖相環2的輸入由交叉模塊2在來自光-電-光轉換模塊和鎖相環1的兩個時鐘信號中根據需要進行靈活選擇。時鐘信號在鎖相環2中的處理過程與在鎖相環1中的基本相同，首先鎖相環2的輸入時鐘信號經過分頻器3后進入鑒相器2中，經過鑒相后輸出到VCO2中，VCO2的輸出被送至交叉模塊5，經過交叉模塊5分配的時鐘信號一路進入分頻器4后，返回鑒相器2；一路輸出到前向糾錯編碼通道，而另一路則輸出給交叉模塊3。光-電-光轉換模塊需要的時鐘由交叉模塊3在鎖相環1的輸出和鎖相環2的輸出之間進行選擇。
在實際工作時，通過對前向糾錯編解碼通道、交叉模塊1、2、3、4、5以及鑒相器1的分頻比M、N和鑒相器2的分頻比P、Q的配置，實現在多種工作模式間的切換。
如圖4所示，當前向糾錯系統在編碼模式下運行時，先在系統內部通過跨接通道將解碼通道跨接，此時輸入信號的碼率與鎖相環1的固有頻率相同。時鐘信號通過交叉模塊1分配給鎖相環1，設置鎖相環1中分頻器1與分頻器2的分頻比相等，即N＝M。鎖相環2的輸入信號由交叉模塊2選定為鎖相環1的輸出，鎖相環2中的分頻器3與分頻器4的分頻比P/Q則根據加入的冗碼比例選定。光-電-光轉換模塊所需的發送時鐘由交叉模塊3選擇為鎖相環2的輸出，這樣就完成了整個編碼模式的時鐘配置。電路工作時，由于解碼通道被跨接，因此由光-電-光轉換模塊來的數據實際上并不被解碼，而是直接通過解碼通道進入編碼通道；同時由光-電-光轉換模塊送出的與數據同步的時鐘由交叉模塊1分配給前向糾錯編解碼系統和鎖相環1。由于鎖相環1中分頻器的分頻比N＝M，此時的鎖相環1相當于一個窄帶濾波器，其輸出由交叉模塊4分配為三路，第一路構成鎖相環自身的反饋以維持鎖相環1的正常工作，第二路分配給前向糾錯編解碼系統以支持系統的內部工作，第三路則經過交叉模塊2作為鎖相環2的輸入。鎖相環2根據糾錯冗碼比例進行倍頻，其輸出與經過編碼后的數據同步，由交叉模塊5分配給前向糾錯編解碼系統、交叉模塊3和鎖相環2的自身反饋，這樣就完成了前向糾錯的編碼。
如圖5所示，當前向糾錯系統在解碼模式下運行時，先在系統內部通過跨接通道將編碼通道跨接，此時輸入信號的碼率與鎖相環2的固有頻率相同。時鐘信號通過交叉模塊1分配給鎖相環1，設置鎖相環1中分頻器1與分頻器2的分頻比N/M與冗碼的比例相吻合。光-電-光轉換模塊所需的發送時鐘由交叉模塊3選擇為鎖相環1的輸出，這樣就完成了整個解碼模式的時鐘配置。當電路工作時，由于編碼通道被跨接，經過解碼通道解碼后的數據直接通過編碼通道，實際上數據并沒有被編碼。同時由光-電-光轉換模塊送出的與數據同步的時鐘由交叉模塊1分配給前向糾錯編解碼系統和鎖相環1；鎖相環2則由VCO2的控制管腳配置為不工作。在鎖相環1中，由于分頻比N/M與糾錯冗碼的比例吻合，此時鎖相環1輸出與解碼后數據同步的時鐘，其輸出由交叉模塊4分配為三路，第一路構成鎖相環自身的反饋以維持鎖相環1的正常工作，第二路分配給前向糾錯編解碼系統以支持系統的內部工作，第三路則分配給交叉模塊3，由交叉模塊3選擇送入光-電-光轉換模塊中，這樣就完成了前向糾錯的解碼。
另外，本發明所述時鐘電路還可以同時適用兩種再生模式，即無糾錯編碼信號的再生和有糾錯編碼信號的再生。無糾錯編碼信號的再生是指沒有經過糾錯編碼的信號的再生，相對于有糾錯編碼的情況，由于沒有糾錯冗碼的加入，其碼速率相對有糾錯編碼情況較低。
當在有糾錯編碼(高速率)信號的再生模式下運行時，時鐘電路的硬件結構與在編碼模式下運行的時鐘電路結構相同，只是兩個鎖相環的分頻比M、N、P、Q有所不同，如圖4所示。系統內部編解碼通道都配置為正常工作，此時輸入信號的碼率和鎖相環2的固有頻率相同。時鐘信號通過交叉模塊1分配給鎖相環1，設置鎖相環1中分頻器1與分頻器2的分頻比N/M與冗碼的比例吻合。鎖相環2的輸入由交叉模塊2選定為鎖相環1的輸出，分頻器4與分頻器3的分頻比P/Q則根據冗碼比例選定。光-電-光轉換模塊所需的發送時鐘由交叉模塊3選擇為鎖相環2的輸出，這樣就完成了有糾錯編碼再生模式的時鐘配置。當電路工作時，由于編碼通道和解碼通道都工作，則來自光-電-光轉換模塊的帶有糾錯冗碼的數據先被解碼糾錯，而后再次經過編碼通道編碼送到光-電-光轉換模塊發送。而由光-電-光轉換模塊送出的與數據同步的時鐘由交叉模塊1分配給前向糾錯編解碼系統和鎖相環1。由于鎖相環1中分頻比N/M的設置和冗碼比例吻合，因此鎖相環1的輸出與經過解碼后的數據同步。該時鐘輸出由交叉模塊4分配為三路，第-路構成鎖相環自身的反饋以維持鎖相環1的正常工作，第二路分配給前向糾錯編解碼系統以支持系統的內部工作，第三路經過交叉模塊2分配給鎖相環2。鎖相環2根據糾錯冗碼比例進行倍頻，其輸出與經過編碼后的數據同步，由交叉模塊5分配給了前向糾錯編解碼系統、交叉模塊3和鎖相環2的自身反饋，完成帶糾錯編碼數據的再生。
當在無糾錯編碼(低速率)信號的再生模式下運行時，時鐘電路與在解碼模式下運行的時鐘結構相同，如圖5所示，其不同之處主要表現在鎖相環1中分頻器1與分頻器2的分頻比率設置不相同；另外在這種模式下，系統內部通過跨接通道將編碼通道和解碼通道都進行跨接。此時輸入信號的碼率與鎖相環1的固有頻率相同。時鐘信號通過交叉模塊1分配給鎖相環1，設置鎖相環1中分頻器1與分頻器2的分頻比相同，即N＝M。光-電-光轉換模塊所需的發送時鐘由交叉模塊3選擇為鎖相環1的輸出，這樣就完成了無糾錯編碼信號再生模式的時鐘配置。當電路工作時，因為編碼通道和解碼通道都被跨接，所以由光-電-光轉換模塊送出的數據直接通過糾錯編解碼芯片的內部通道，沒有進行解碼和編碼，只是純粹的電再生。而由光-電-光轉換模塊送出的與數據同步的時鐘由交叉模塊1分配給前向糾錯編解碼系統和鎖相環1。鎖相環2由VCO2的控制管腳配置為不工作。在鎖相環1中，由于N＝M，則鎖相環1相當于-個窄帶濾波器。此時鎖相環1輸出與再生后數據同步的時鐘，并由交叉模塊4分配為三路，第-路構成鎖相環自身的反饋以維持鎖相環1的正常工作，第二路分配給前向糾錯編解碼系統以支持系統的內部工作，第三路則分配給交叉模塊3，由交叉模塊3選擇送入光-電-光轉換模塊，這樣就完成了不帶糾錯編碼信號的再生。
可以看出，前向糾錯系統采用本發明后，通過對糾錯系統內部跨接通道以及交叉模塊的控制可以在不改變硬件平臺的前提下完成對各種模式的配置，也就是說同一個系統可以適應多個工作模式，同時硬件并沒有特別的冗余，從而大大降低了開發和維護的工作量。
權利要求
1.一種光傳輸帶外前向糾錯系統的時鐘電路，所述帶外前向糾錯系統至少包括光-電-光轉換模塊、前向糾錯編碼通道和前向糾錯解碼通道，其中前向糾錯解碼通道與前向糾錯編碼通道串聯，光-電-光轉換模塊的數據信號先經過前向糾錯解碼通道后再經過前向糾錯編碼通道；所述時鐘電路包括鎖相環1、鎖相環2和3個交叉模塊；來自光-電-光轉換模塊的時鐘信號經過交叉模塊1分配到所述鎖相環1、所述交叉模塊2和前向糾錯解碼通道；所述鎖相環1的輸出信號分別輸出給前向糾錯解碼通道、所述交叉模塊2和所述交叉模塊3；所述交叉模塊2的輸出信號進入所述鎖相環2中，所述鎖相環2的輸出信號一路輸出至前向糾錯編碼通道，再進入前向糾錯編碼通道，返回光-電-光轉換模塊；一路輸出至所述交叉模塊3；所述交叉模塊3選擇一路輸入信號輸出到光-電-光轉換模塊。
2.根據權利要求1所述的時鐘電路，其特征在于，所述鎖相環1進一步包括分頻器1、分頻器2、鑒相器1、壓控振蕩器1和交叉模塊4，其中所述分頻器1的分頻比是N，所述分頻器2的分頻比是M；進入所述鎖相環1的時鐘信號經過所述分頻器1后輸入到所述鑒相器1中，經過鑒相后輸出到所述壓控振蕩器1，所述壓控振蕩器1的輸出經過所述交叉模塊4的分配，形成4路輸出，一路輸出給所述分頻器2進行閉環反饋，一路輸出到所述交叉模塊2，一路輸出給前向糾錯解碼通道，還有一路輸出到交叉模塊3。
3.根據權利要求1所述的時鐘電路，其特征在于，所述鎖相環2進一步包括分頻器3、分頻器4、鑒相器2、壓控振蕩器2和交叉模塊5；所述鎖相環2的輸入時鐘信號經過所述分頻器3后進入所述鑒相器2中，經過鑒相后輸出到壓控振蕩器2中，壓控振蕩器2的輸出被送至所述交叉模塊5，經過所述交叉模塊5分配的時鐘信號一路進入所述分頻器4后，返回所述鑒相器2；一路輸出到前向糾錯編碼通道，而另一路則輸出給所述交叉模塊3。
4.根據權利要求1、2或3所述的時鐘電路，其特征在于，當帶外前向糾錯系統在編碼模式下運行時，前向糾錯解碼通道被跨接，光-電-光轉換模塊所需的發送時鐘由所述交叉模塊3選擇為所述鎖相環2的輸出時鐘信號；所述鎖相環1中分頻器1與分頻器3的分頻比相等；所述鎖相環2中分頻器3與分頻器4的分頻比根據加入的冗碼比例選定。
5.根據權利要求1、2或3所述的時鐘電路，其特征在于，當帶外前向糾錯系統在解碼模式下運行時，前向糾錯編碼通道被跨接，光-電-光轉換模塊所需的發送時鐘由所述交叉模塊3選擇為所述鎖相環1的輸出時鐘信號；所述鎖相環1中分頻器1與分頻器3的分頻比與冗碼的比例相吻合；所述鎖相環2處于不工作狀態。
6.根據權利要求1、2或3所述的時鐘電路，其特征在于，當帶外前向糾錯系統在有糾錯編碼信號的再生模式下運行時，系統內部編解碼通道都配置為正常工作狀態，所述鎖相環2的輸入由所述交叉模塊2選定為所述鎖相環1的輸出，光-電-光轉換模塊所需的發送時鐘由所述交叉模塊3選擇為所述鎖相環2的輸出；所述鎖相環1中分頻器1與分頻器2的分頻比與冗碼比例吻合，所述鎖相環2中分頻器4與分頻器3的分頻比根據冗碼比例選定。
7.根據權利要求1、2或3所述的時鐘電路，其特征在于，當帶外前向糾錯系統在無糾錯編碼信號的再生模式下運行時，前向糾錯編碼通道和前向糾錯解碼通道都被跨接，光-電-光轉換模塊所需的發送時鐘由所述交叉模塊3選擇為所述鎖相環1的輸出；所述鎖相環1中分頻器1與分頻器2的分頻比相同；所述鎖相環2處于不工作狀態。
全文摘要
本發明提供一種應用于光傳輸帶外前向糾錯系統的時鐘電路，包括鎖相環1、鎖相環2和3個交叉模塊；來自光－電－光轉換模塊的時鐘信號經過交叉模塊1分配到鎖相環1、交叉模塊2和前向糾錯解碼通道；鎖相環1的輸出信號分別輸出給前向糾錯解碼通道、交叉模塊2和交叉模塊3；交叉模塊2的輸出信號進入鎖相環2中，鎖相環2的輸出信號一路輸出至前向糾錯編碼通道，再進入前向糾錯編碼通道，返回光－電－光轉換模塊；一路輸出至交叉模塊3；交叉模塊3選擇一路輸入信號輸出到光－電－光轉換模塊。本發明時鐘電路可以根據工作模式的不同在多個時鐘單元之間很方便的切換，實現同時適用于編碼，解碼和再生的工作模式，降低開發和維護成本。
文檔編號H04L7/02GK1510859SQ0215777
公開日2004年7月7日 申請日期2002年12月21日 優先權日2002年12月21日
發明者趙迺智, 陳遠華, 舒華德, 雒宏禮, 趙 智 申請人:深圳市中興通訊股份有限公司