專利名稱：多用途全實時數字預處理器的制作方法
技術領域：
本發明涉及信號處理，特別涉及一種多用途全實時數字預處理器。
為實現上述目的，多用途全實時數字預處理器包括DDR存儲器，用于存儲原始數據；增益控制和通道平衡矯正單元；IMU傳感器運動補償單元，用于補償方位向數據；自適應FIR濾波單元，用于跟蹤雜波中心。
本發明使用SOPC，使得原來需要大量硬件完成的處理工作，只需要輔助一定容量的外部存貯器，就完全集成到了一個芯片上加以完成。從而極大縮小了處理器的體積，重量和功耗。而且利用SOPC內部的CPU可以對片上系統運行實施管理和監控。利用PLD的靈活性，可以方便地修改片上系統的硬件結構，以適應不同體制的SAR和其他領域對信號處理的要求。
發明的
具體實施例方式
SAR在飛行中，載機不可避免地要受到各種干擾的影響，從而造成載機的飛行狀態以及實際飛行軌跡和理想的情況有偏差。此外，實際的信號接收處理系統，特別是模擬信號通路上，與理想系統之間存在各種誤差。所有這些偏差將直接帶入到SAR的原始數據中，表現為在實際回波信號種附加的各種形式的相位誤差和幅度誤差。所有這些誤差，多需要在原始數據階段加以矯正，使得送入成像處理系統的信號最大限度地接近理想的回波信號，這是高分辨率SAR信號處理系統得到高質量圖像的一個關鍵。此外，在機載SAR實時成像系統中，由于信號在方位向的處理帶寬遠小于方位向的采樣頻率PRF，因此，方位向總是過采樣的。適當降低系統方位向的采樣頻率，不僅不會對成像質量造成大的影響，相反還有助于降低數據率，保證成像系統的實時性。但是直接的降采樣將造成方位功率譜的混疊，因此有必要在降采樣之前，對方位信號加以濾波，限制其帶寬，從而保證降采樣后的成像質量。
簡潔實用的預處理器的結構見
圖1。這是一個基于可編程片上系統SOPC(System on Programmable Chip)的方案。它將數據接口單元、大容量數據乒乓緩存接口單元、CPCI總線接口單元、增益控制和正交雙通道平衡矯正單元、基于慣性元件(IMU)傳感器誤差消除和傳感器運動補償單元、自適應FIR方位向降采樣濾波單元，雜波鎖定單元以及數據發送單元全部集成在了一個SOPC芯片上。而且各部分由嵌入在SOPC芯片內部的CPU和運行在CPU上的軟件統一管理。上述各單元全部利用硬件描述語言(HDL)完成邏輯功能的設計。這些模塊被稱為SOC的IP內核。
圖1的工作原理是，SAR的原始數據到達后，首先由SOPC芯片上，自己設計的數據接收單元加以接收，并輸入大容量的高速的DDR存貯器上，進行乒乓式緩存。通常緩存的容量是按照一個合成孔徑時間內數據矩陣大小來決定的。乒乓緩存的容量，應該至少是一個合成孔徑時間內，一個數據矩陣容量的兩倍以上。在這種情況下，要求所有的補償要在一個合成孔徑時間內完成。由于SOPC芯片上，首先是可編程邏輯芯片，因此，各處理過程可以完全并行和獨立。這與利用DSP芯片實現不同。在DSP芯片上實現處理，是需要串行完成的。因此，只要能在一個合成孔徑時間內，完成處理時間最長的任務，就可以了。假設增益控制與通道平衡矯正(AGC)，IMU運動補償，自適應FIR濾波所使用的時間分別是tAGC、tIMU和tFIR，并假設一個合成孔徑時間為Ts。那么為了能夠實時處理，只需要滿足max[tAGC，tIMU，tFIR]＜Ts(1)在數據的接收過程中，自動增益控制和通道平衡矯正單元就可以隨著數據的到達，同步地估算通道數據的幾個重要參數。即兩個通道數據的均方根值。增益控制和通道平衡由下面兩個式子給出GI=AσQ^---(2)]]>GQ=σ^IAσ^Q2---(3)]]>其中 和 是正交雙通道信號的I路和Q路均方根的估值。這兩個式子同時完成自動增益控制和正交通道矯正的任務。相應的處理單元結構見圖2。由此可見，在具有通道平衡矯正的系統里，增益控制是對兩個通道分別實施的基于慣性單元的傳感器運動補償是在接收完一個孔徑數據，并得到該孔徑內所有方位樣本點上的運動傳感器單元數據后，開始補償的。當運動傳感器的數據率低于雷達方位向采樣率的時候，需要對傳感器數據加以內插。傳感器運動補償單元的結構見圖3。
在這個圖中，運動傳感單元(IMU)的數據首先被接收，并按照大地坐標到載機運動補償坐標系的變換關系，首先得到載機前進方向和天線中心指向測繪帶中心斜距方向的兩個加速度。利用高通濾波器，消除這兩個加速度里面包含的系統誤差，然后將兩個加速度送入積分器。對前向加速度的一次積分得到前進方向的速度分量。利用這個速度分量可以控制自適應的脈沖發生單元，使得雷達的脈沖重復頻率PRF與前進方向的速度分量vf成正比PRF＝Kvf(4)對斜距方向加速度，經過高通濾波器消除運動誤差后，進行兩次積分得到斜距方向的位移增量。利用這個位移增量，可以實時地調整雷達的回波窗口，使得回波窗口開啟時間始終對應著理想測繪帶的近距端。調整關系可以表述為twindow=t0+2cΔS=t0+2c∫th2HPF(t)⊗{∫th1HPF⊗A·R|R|dt}dt---(5)]]>其中c是光速，R是天線相位中心指向測繪帶中心的向量。由于誤差角和斜距位移增量成正比，因此經過高通濾波，誤差角的估值可以表示為φ^err=4πλΔS=4πλ∫Th2HPF(t)⊗{∫th1HPF⊗A·R|R|dt}dt---(6)]]>假設x(t)為回波信號，傳感器運動誤差消除的算法可以表示為s(t)=x(t)·exp{-φ^err}---(7)]]>最后就是自適應的預濾波和降采樣單元。該單元是一個自適應的FIR濾波器。其結構如圖4所示。該濾波器利用雜波鎖定的方法跟蹤雜波中心，從而無論載機飛行姿態如何變換，都能保證濾波后的信噪比不降低。這有利于改善自動聚焦的性能，并消除方位黑白條帶的影響。在這個單元中，FFT運算既可以利用SOPC芯片自帶的CPU加以解決，也可以在PLD單元內自己搭建FFT模塊來完成。圖中還有兩個模塊，一個是CPCI接口模塊，我們已經掌握了其全部源代碼。另外一個是數字發送單元，這個單元因總線協議不同而不同。目前我們使用的是CAB總線接口。
上面所述的方案最大的特點是，增益控制、參數解算、運動補償和自適應方位預處理等單元是完全并行的。而且，我們前面說過，在原始數據的寫入期，增益控制的累加運算可以和數據的到達同步進行，一幀數據后，增益也就算出，因此增益控制時間不計入孔徑的延遲時間。而且，在各部分運算完全獨立的條件下，完成一次預處理所需要的時間就變成了所有并行處理過程時間中最長的那個，而不是各部分所需要時間的代數疊加。下面就對這個問題加以分析。
根據前面的分析，SAR的所有算法都是按照孔徑的概念組織的。因此，上述的信號預處理方案，對原始數據的緩存，存貯器容量的大小，也是按照孔徑的概念設計的。在實時處理條件下，所有的預處理補償都應該在孔徑延遲期內完成。根據上面的分析，由于增益控制可以做到與數據到達同步，因此，增益控制不占用孔徑延遲期。下面假設，SAR脈沖重復頻率為PRF，一個孔徑時間為Ts，孔徑時間內，數據矩陣方位向樣本數為Na，距離向樣本數為Ng，那么一個孔徑的延遲時間Td可以表示為Td＝Ts＝Na/PRF (8)假設運動補償的時間設為Tcmp，那么它包含了如下一些運算。首先是對3個長度為Na的加速度向量做坐標變換運算，然后對傳感器數據進行積分并做低通濾波運算，最后對原始數據進行復數乘法。運動補償向量的生成，平均需要的乘法累加次數為11×Na次。補償的復數乘法的次數是Na×Ng次復乘。從圖3可以看出，復乘是利用硬件完成的。同時，增益控制的乘法也是在硬件上完成，并與運動補償并行。而增益控制所需要的乘法次數仍然是Na×Ng次復乘。這兩部分時間是幾乎重疊的，見圖5。我們假設運動傳感器的數據與雷達的回波數據在方位向是同步的。也就是，傳感器數據率就是PRF(通常傳感器數據率低于PRF，這時需要做插值)。這樣相當于方位向上每條距離線，對應一個傳感器數據。顯然這個數據率是很低的。在幾百到2000Hz之間。與數據同步地完成(5)、(6)和(7)式規定的運動補償任務顯得綽綽有余的。因此，運動補償的向量計算，也是可以與數據到達同步的，這個時間可以不計入孔徑延遲。設增益控制和運動補償所需要的時間其實就是完成Na×Ng次復數乘法所需要的時間為TAGC。由于采用并行復乘單元，這個乘法可以在大規模邏輯系統的一個片上時鐘周期內完成。假設這部分所需要的時間就是Tcomp。真正計入孔徑延遲的是自適應預濾波的系數解算。這需要1條到幾條方位線，并做FFT和平均等運算。顯然，這需要接收完一個孔徑的數據后才能開始。假設，完成系數解算的任務需要的時間是Tcoe。系數解算完后，就需要在適當地時機加載系數到濾波器，這個時間可以忽略。濾波器的工作也是跟大規模邏輯系統時鐘同步的。濾波器所需要的復乘法累加次數是Nacc=NaNgNM---(9)]]>如果再考慮到濾波器中有Nmult個乘法器同時工作，并滿足Nmult·M≤N。那么所需要的時間只是一個乘法累加器完成濾波時間的1/Nmult。假設這部分對應的時間是TFIR。由于這個部分與增益控制和運動補償仍然是有很大的重疊的，因此，要實時完成一次預處理過程需滿足MAX[TFIR,Tcom,TAGC]+Tcoe<PRFNa---(10)]]>圖5是圖1的工作時序示意圖。上下兩個部分對應的是乒乓式存貯過程。
權利要求
1.一種多用途全實時數字預處理器，包括DDR存儲器，用于存儲原始數據；增益控制和通道平衡矯正單元；IMU傳感器運動補償單元，用于補償方位向數據；自適應FIR濾波單元，用于跟蹤雜波中心。
2.按權利要求1所述的預處理器，其特征在于所述的增益控制和通道平衡矯正單元包括求模單元，對分為兩路的原始信號進行求模；均方根值估計單元，對求模后的兩路信號進行均方根值估計；增益產生單元，對均方根值估計后的兩路信號產生增益。
3.按權利要求1所述的預處理器，其特征在于所述的IMU傳感器補償單元包括坐標變換單元，用于得到載機前進方向和天線中心指向測繪帶中心斜距方向的兩個加速度；誤差矯正單元，用于消除兩個加速度包含的系統誤差；積分器，對高通濾波器輸出的信號進行積分，并使用一次積分信號控制自適應脈沖發生器，使用二次積分信號得到斜距方向的位移增量。
4.按權利要求1所述的預處理器，其特征在于所述的自適應FIR濾波單元包括FFT，對方位數據樣本進行FFT處理；回波方位功率譜估計單元，對FFT處理后的數據進行回波方位功率譜估計；功率譜能量中心搜索單元，對回波方位功率譜估計后的信號進行功率譜能量中心搜索；自適應系數產生單元，從功率譜能量中心搜索產生自適應系數，并將產生的系數送到乘法器。
5.按權利要求1所述的預處理器，其特征在于還包括CPU內核，用于管理系統軟件并輔助完成SAR信號預處理工作。
6.按權利要求1至5任一權利要求所述的預處理器，其特征在于所述的各處理過程并行同步工作。
全文摘要
一種多用途全實時數字預處理器，包括DDR存儲器，用于存儲原始數據；增益控制和通道平衡矯正單元IMU傳感器運動補償單元，用于補償方位向數據；自適應FIR濾波單元，用于跟蹤雜波中心。本發明使用SOPC，使得原來需要大量硬件完成的處理工作，只需要輔助一定容量的外部存貯器，就完全集成到了一個芯片上加以完成。從而極大縮小了處理器的體積，重量和功耗。而且利用SOPC內部的CPU可以對片上系統運行實施管理和監控。利用PLD的靈活性，可以方便地修改片上系統的硬件結構，以適應不同體制的SAR和其他領域對信號處理的要求。
文檔編號H04B1/12GK1430071SQ01145128
公開日2003年7月16日 申請日期2001年12月30日 優先權日2001年12月30日
發明者陳冰冰, 王貞松, 張曉振 申請人:中國科學院計算技術研究所