專利名稱：利用pll控制無線基帶調制多通道相位匹配的方法與電路的制作方法
技術領域：
本發明涉及無線通信技術領域中的多通道相位匹配控制技術，更確切地說是涉及一種使用自適應技術對無線通信中多通道基帶調制進行精密的相位控制的方法與電路，特別適用于集成電路的設計與制造。
當通道間信號的相位不同時，特別是現代無線通信系統中廣泛使用相位調制技術，信號在解碼過程中將出現相位偏移、噪聲容限降低和使系統的誤碼率提高、通信速度降低等問題。
圖1為現有無線通信基帶調制集成芯片的原理性結構示意圖。包括數字調制器(DIGITAL MODULATION)11、模擬處理器12(ANALOG PROCESS)和輔助電路13(AUXILIARY CIRCUIT)。輸入的數據DATA INPUT進入芯片內部的數字調制器(DIGITAL MODULATION)11后完成數字調制，以多通道并行數據的方式(如12～14bits)送給模擬處理器12(ANALOG PROCESS)的對應通道，每一通道由數模轉換器121(DAC)、濾波器122(FILTER)和功率驅動器123(DRIVER)順序連接構成。由各通道完成數模轉換(如12～14bits)、濾波及功率驅動后，最后以多通道模擬信號的方式(OUTPUT I，...OUTPUT Q)送給后級處理器。該集成芯片的邏輯輸入(LOGIC INPUT)主要用于對各種功能進行控制，輔助電路(AUXILIARY CIRCUIT)13主要完成電壓基準等功能。
上述無線基帶調制電路，調制在數字部分完成，對于現代無線通信，數字基帶調制具有精度高、響應速度快、抗干擾能力強等主要特點。
但該電路對于由模擬處理部分產生的通道間相位匹配是以集成電路制造工藝的一致性來實現的，由于沒有專門進行通道間相位匹配的校正，只能將通道間的相位誤差控制在一定的范圍內。又由于制造工藝的誤差是隨機分布的，因而集成芯片的性能會在一定范圍內發生偏移，一致性較差。
利用激光校正和融鋁、融多晶硅絲等校正方法，需要對芯片進行測試，而測試過程又需借助精密儀器，因而增加了芯片測試的難度和成本。且激光校正只有大型半導體公司才有能力作，不適合一般的制造廠商采用。而且即使校正了精度，但電路芯片經長時間使用后仍可能會產生偏移，導致芯片的電氣性能降低。
綜上所述，顯然圖1所示結構的無線通信正交調制基帶處理集成芯片電路的多通道增益匹配保證技術是不充份的，極有改進的必要。
鎖相環路(PLL)是一種相位負反饋的閉合環路，由鑒相器對兩個信號(輸入與輸出信號或兩個通道的輸出信號)的相位進行比較，獲得與兩者相位差相對應的誤差電壓，再利用該誤差電壓對電路延時進行調整，將兩個信號間的相位誤差控制在一定的范圍內。
可通過相位誤差檢測電路將兩個信號間的相位誤差轉換為占空比大小隨相位誤差大小變化的脈沖數字信號，再去控制電荷泵充電及放電時間的長短，從而通過電荷泵累積電荷即電容上的電壓，去反映相位誤差的大小與極性。
圖3所示是一個利用兩個電壓比較器實現相位檢測的電路。OUTPUT I及OUTPUT Q是I、Q兩個通道正交調制的模擬輸出信號，VCOMI和VCOMQ是I、Q通道調制信號處理時的共模電壓，COM模塊為電壓比較器，opAMP模塊為運算放大器，INV模塊為反相器，XOR模塊為異或門，SA及SB為電子開關。
由運算放大器opAMP、電容CA和CB、電子開關SA和SB構成電壓比較器的漂移抵消(OFFSET CANCELL)電路。模擬正交調制信號OUTPUTI及OUTPUTQ分別以VCOMI及VCOMQ為基準進行比較，最終產生以各自共模電壓為過零點的數字輸出，經反相器INV反相后，在異或門(XOR)中完成OUTPUTI及OUTPUTQ兩個信號的相位檢測，檢測結果用CHLOGIC表示。
利用圖3電路可以實現一定精度的相位檢測，但是電路對電壓比較器的漂移(OFFSET)電壓及增益有較高的要求。
上述電路引起誤差的主要來源是(1)電路對電壓比較器的漂移電壓的抑制是有限的，對電壓比較器漂移電壓的抑制與運算放大器的增益成正比，當運算放大器的增益為1000時，設定比較器的漂移電壓為10mV，則電路中等效的漂移電壓為10uV(10mV/1000)；(2)電壓比較器的增益及增益匹配精度是有限的，如果電壓比較器COM1的增益為2000，電壓比較器COM2的增益為1500，而輸出擺幅2V為有效，此時，COM1的輸入為1mV(2/2000)，COM2的輸入為1.33mV(2/1500)，引入的誤差為0.33mV；(3)比較器不能夠引入精確的回滯區間，噪聲的影響大。
參見圖4結合參見圖3，CH I OUTPUT I及CH Q OUTPUT Q分別是通道I、Q的輸出信號，當CHANNEL I及CHANNEL Q以相同的基準電壓(VREF)作比較時，會得到準確的相位誤差到脈沖占空比的映射；當存在漂移(OFFSET)電壓時(VREF+Vos)，則存在映射誤差，如圖中陰影漂移效應(offset effect)所示，而電壓比較器受增益匹配誤差等因素的影響，可以由OFFSET電壓的影響觀察到。
參見圖7，是一個一般精度電荷泵的實現電路。由基準電流源產生模塊、緩沖輸出級及開關控制模塊組成。運算放大器op1、晶體管M1至M11、電阻R1連接構成基準電流源產生模塊，由運算放大器op2組成緩沖輸出級，由電子開關SW1至SW3及迭代計數器(ITERATION COUNTER)連接構成開關控制模塊。
op1和op2為兩個運算放大器，op1的正輸入端與參考電壓VREF連接，負輸入端與晶體管M1源極及電阻R1連接，op1的輸出端與M1的柵極連接。晶體管M2，M3，M4，M5，M6，M7構成一個基準(CASCODE)電流源，晶體管M8，M9，M10，M11構成另外一個基準(CASCODE)電流源。晶體管M2，M3，M7的柵極與偏置電壓VBIASP連接，M8和M10的柵極與偏置電壓VBIASN連接。M4，M5，M6的柵極與M1、M2的漏極連接，M9，M11的柵極與M3、M8的漏極連接。M4，M5，M6的源極與電源VDD連接，M9，M11的源極與地線連接。
當圖3電路中輸出的CHLOGIC信號為“1”(CHLOGIC非信號為“0”)時，控制電子開關SW2讓M6、M7中的電流對電容C1充電，電子開關SW1將M11、M10中的電流導入電源VDD；當CHLOGIC為“0”(CHLOGIC非信號為“1”)時，SW2將M6、M7中的電流導入地線，SW1將M11、M10中電流以放電形式導入電容C1。
op2為電壓跟隨器，正輸入端與電容C1連接，負輸入端與輸出端連接。
電子開關SW3實現電容C1的復位(RESET)控制，當電容C1上的電壓升高或降低，引起op2輸出電壓VOUT的變化從而導致了一次邏輯控制的加減法運算、對I、Q通道相位誤差進行一次調整后，即在迭代計數器(ITERATION COUNTER)的控制下輸出RESET信號，通過電子開關SW3對電容C1進行復位，使充電到VCOM。
當充電電流與放電電流的大小相等時，圖7所示電路可以精確的實現相位檢測及控制功能。但由于源(SOURCE)、漏(SINK)電路中，需要通過晶體管的匹配來實現充電電流與放電電流的匹配，晶體管源、漏電路匹配的誤差，決定了PLL電路對相位誤差檢測的精度。
設T為信號的周期，Δt為相位誤差導致的一個周期內充電或放電時間變化的平均值，I為平均充電電流，ΔI為充電電流與放電電流的誤差。
充電周期為T/2+Δt充電電流為I+ΔI放電周期為T/2-Δt放電電流為I-ΔI
則一個信號周期內電荷泵上電壓的變化為ΔQ＝(I+ΔI)(T+Δt)-(I-ΔI)(T-Δt)＝2×I×Δt+2×ΔI×T+2×Δt×ΔI上式中第一項(I+ΔI)(T+Δt)為相位誤差，第二項(I-ΔI)(T-Δt)為充電和放電電流的誤差。一般情況下，第二項要遠遠小于第一項。
當上述電路在一般的PLL電路中應用時，由于相位變化與信號的周期在同一個數量級，從而容易滿足充電電流與放電電流間的誤差要求，但在要求相位精確匹配的場合，采用圖7電路所示的簡單電荷泵(CHARGE PUMP)，是不能滿足要求的。
如果信號的周期為16us，要求的相位匹配精度為4ns，電流誤差對相位誤差的影響必須小于1/10，則有ΔI×16us×10＜I×4nsΔI/I＜4/160000＝1/40000由于一般電流的匹配在0.1％左右，該高精度匹配是無法用圖7所示的簡單電路實現的。
實現本發明目的的技術方案是這樣的，一種利用鎖相環路(PLL)控制無線基帶調制多通道相位匹配的方法，其特征在于包括以下處理步驟A.將基準通道的相位設為固定值，由相位誤差檢測器將待調整通道與基準通道輸出的模擬信號的相位誤差轉換為占空比隨相位誤差大小變化的脈沖數字信號；
B.該脈沖數字信號控制電荷泵充電時間與放電時間的長短，獲得反映相位誤差大小與極性的電荷泵電壓；C.由模數轉換器將電荷泵電壓轉換為對待調整通道進行相位匹配調整的數字控制信號；D.由數模轉換器將該數字控制信號轉換為對待調整通道進行相位匹配調整的調整信號，使待調整通道的相位保持與基準通道的相位一致。
所述的步驟A至D是在電路上電初始化階段的閉環工作狀態下執行的，在初始化階段結束后，由鎖存器鎖存步驟C獲得的數字控制信號，再由步驟D中的數模轉換器轉換為固定的對待調整通道進行相位匹配調整的調整信號，電路工作在開環工作狀態下。
所述步驟A中的模擬信號，是在電路上電初始化階段，由數字正弦波發生器產生的數字正弦波信號經數字調制、數模轉換、濾波及功率驅動后獲得的。
所述的上電初始化階段是根據相位匹配調整精度的要求，通過選擇定時器的計時長短進行的，定時器控制步驟A至D的重復執行時間。
所述步驟A中的相位誤差檢測進一步包括a1.將兩個模擬信號選通送入一電壓比較器(COM1)的正輸入端，與負輸入端接入的VCOM電平進行比較，該電壓比較器(COM1)的正、負輸入端之間以高阻直流方式耦合；a2.讓電壓比較器(COM2)的正輸入端接入基準通道的模擬信號，負輸入端經電平平移后與VCOM連接；a3.先后選通檢測基準通道與待調整通道輸出模擬信號的上升沿過零點及下降沿過零點，并重復執行；a4.由通道選通邏輯(MCS)區分上升沿及下降沿，讓上升沿按照由節點N1--N2的通道處理，下降沿按照由節點N1--N3的通道處理；a5.在相位誤差檢測邏輯電路中進行相位誤差到脈沖占空比的轉換。
所述的步驟a4中，由節點N1--N2的通道和由節點N1--N3的通道是將相同數量及性質的邏輯門連接組成同步或延遲控制電路實現的。
所述的步驟B中，還包括設置一電荷泵的充電及放電電流自動微調電路，調整電荷泵中充電電流與放電電流的一致性，并進一步包括b1.由偏差電流感應電路感應電荷泵的充、放電電流偏差，將充、放電電流偏差轉換為節點電壓的上升與下降，并作為模數轉換器的輸入電壓；b2.由模數轉換器根據輸入電壓的上升或下降給出一個最高有效位(MSB)的轉換或次最高有效位(MSB)的轉換，進行遞歸控制；b3.模數轉換器輸出經鎖存及數模轉換后，輸出電流控制減小充、放電電流偏差；b4.重復執行步驟b1至b3的遞歸過程，直至轉換到模數轉換器中的最低有效位(LSB)。
所述步驟b2、b3中，模數轉換的實現進一步包括以下處理步驟b5.讓四個電壓比較器COM1、COM2、COM3、COM4負輸入端的比較基準電平由VREF2P-VREF1P-VREF1N-VREF2N依次遞減，將所述模數轉換器的輸入電壓輸入四個電壓比較器COM1、COM2、COM3、COM4的正相輸入端；b6.當輸入電壓在VREF1P與VREF1N之間、電壓比較器COM2、COM3輸出均為“1”時，判定調整回路符合通道相位匹配的要求，輸出中止調整的信號；b7.當VREF2N大于輸入電壓、電壓比較器COM4輸出為“0”時，判定待調整通道與基準通道間相位誤差的負向偏差大，采用步長為2倍最低有效位(2LSB)的加法進行遞歸，同時向數模轉換器輸出接入電流源的控制信號；b8.當VREF2N小于輸入電壓、電壓比較器COM4輸出為“1”，且VREF1N大于輸入電壓、電壓比較器COM3輸出為“0”時，判定待調整通道與基準通道間相位誤差的負向偏差小，采用步長為1倍最低有效位(1LSB)的加法進行遞歸，同時向數模轉換器輸出接入電流源的控制信號；
b9.當VREF2P小于輸入電壓、電壓比較器COM1輸出為“1”時，判定待調整通道與基準通道間相位誤差的正向偏差大，采用步長為2倍最低有效位(2LSB)的減法進行遞歸，同時向數模轉換器輸出接入電流沉的信號；b10.當VREF1P小于輸入電壓、電壓比較器COM2輸出為“1”，且當VREF2P大于輸入電壓、電壓比較器COM1輸出為“0”時，判定待調整通道與基準通道間誤差的正向偏差小，采用步長為1倍最低有效位(1LB)的減法進行遞歸，同時向數模轉換器輸出接入電流沉的信號。
實現本發明目的的技術方案還是這樣的，一種利用鎖相環路(PLL)控制無線基帶調制多通道相位匹配的電路，其特征在于包括相位誤差檢測電路、電荷泵電路、電荷泵電流源匹配控制電路、模數轉換電路、鎖存電路和數模轉換電路；相位誤差檢測電路的兩個輸入端分別連接兩個匹配通道模擬信號的輸出端，相位誤差檢測電路、電荷泵電路、模數轉換電路、鎖存電路和數模轉換電路順序連接，電荷泵電流源匹配控制電路與電荷泵電路連接，數模轉換電路輸出待調整通道與基準通道間的相位匹配調整參數信號。
所述的相位誤差檢測電路由單電壓比較器和數字模塊連接構成；單電壓比較器包括負輸入端與基準電壓(VCOM)連接的電壓比較器，耦合在該電壓比較器正、負輸入端間的直流插入模塊，與該電壓比較器正輸入端連接的第一、第二電子開關，第一、第二電子開關分別連接兩個匹配通道模擬信號的輸出端，開關邏輯的輸出端連接第一、第二電子開關的控制端，開關邏輯的輸入端及電壓比較器的復位、置位端分別連接上升沿檢測和邏輯模塊與下降沿檢測和邏輯模塊的輸出端；數字模塊包括由傳輸門及反相器連接構成的兩個傳輸通道、通道選通模塊和相位誤差檢測邏輯模塊，通道選通模塊連接傳輸門，電壓比較器輸出端與兩個傳輸通道連接，兩個傳輸通道連接相位誤差檢測邏輯模塊。
所述的電荷泵電流源匹配控制電路，由相位誤差電流檢測電路、電流放大電路、電流電壓轉換電路、遞歸控制電路、鎖存電路和數模轉換電路順序連接組成。
所述的遞歸控制電路是一模數轉換器，包括第一、第二、第三、第四電壓比較器、停止調整判斷模塊、步長判斷模塊和加法器/減法器模塊；第一、第二、第三、第四電壓比較器的正輸入端連接輸入電壓，負輸入端連接呈遞減的基準電壓VREF2P、VREF1P、VREF1N、VREF2N，第一、第四電壓比較器輸出端連接步長判斷模塊，步長判斷模塊輸出端連接加法器/減法器模塊，第二、第三電壓比較器輸出端及加法器/減法器模塊輸出端連接停止調整判斷模塊。
所述的數模轉換電路由邏輯解碼器、二進制電流源、二進制電流源的組合開關、二進制電流沉及二進制電流沉的組合開關連接構成；邏輯解碼器的輸出分別控制二進制電流源及二進制電流沉的組合開關，二進制電流源和二進制電流沉的輸出經過組合開關后，通過同一個電流輸出節點接入所述的相位誤差電流檢測電路。
本發明中，充電及放電電流的偏差在正常電路初始化階段自動完成微細調整，在電路正常工作時則以鎖定的邏輯狀態對電路整個工作過程中的精度進行控制。電路在通道初始化過程中處于閉環工作狀態，通道的相位誤差調整參數在閉環中自動獲得；在通道正常工作時處于開環工作狀態，通道的相位誤差調整參數在開環工作中以邏輯值保存。當電流偏差達到精度要求后，相位誤差控制模塊即停止工作，同時將相位誤差調整參數以邏輯狀態保持在鎖存器中，電路正常工作中以DAC的持續轉換值作為調整的模擬控制信號。
本發明將鑒相器設計成由單個比較器構成，降低了漂移電壓等的影響，為電荷泵電路設計了電流源匹配控制電路，使用高性能的匹配電流源提高精度，且電流源的高精度匹配可以自動完成。
本發明單電壓比較器的相位誤差檢測電路，可以不考慮電壓比較器的漂移(OFFSET)電壓；可以不考慮電壓比較器的有限增益及增益的匹配；和可以在電壓比較器中引入回滯區間來降低噪聲對相位誤差檢測的影響。
本發明的方法與電路，高性能的單比較器相位誤差檢測方法及電路，高精度的電荷泵充電及放電電流匹配及自動校正的實現方案，具有以下特點(1)可自動實現多通道間的相位匹配調整，不需要額外的測試及校正手段；(2)多通道間的相位匹配調整可以針對集成電路芯片進行，適用于不同的半導體制作工藝，特別是大規模的生產；(3)多通道間的相位匹配調整是自適應的，相對于基準通道的相位進行，每一塊集成電路芯片上通道的相位誤差都會被控制在相應的范圍內；(4)多通道間的相位匹配調整是在電路每一次上電后即進行的，其控制精度不會隨著使用時間的延長而變化。
具體實施例方式
參見圖2，是一個采用了本發明自適應通道相位匹配技術的無線通信基帶處理集成芯片的系統結構圖。包括數字調制模塊21、多通道增益誤差控制模塊22、多通道模擬處理模塊23、相位誤差控制模塊24、數字正弦波信號發生器25、輔助電路26和定時器27。
由數字正弦波信號發生器25產生的數字正弦波信號(電路上電初始化階段)或由外部輸入的數據DATA INPUT(初始化階段結束后的正常工作階段)進入芯片內部的數字調制模塊21(DIGITAL MODULATION)后完成數字調制，以并行多通道數據(12～14bits)的方式傳送給多通道增益誤差控制模塊22，進行增益調整(GAIN ADJUSTMENT)，其中基準通道的信號經過預衰減221(pre_att)和延遲222(DELAY)后進入同步模塊223(SYNC)，其他通道的信號經過預衰減(pre_att)221和增益自適應調整224后也進入同步模塊223(SYNC)。多通道模擬處理模塊23(ANALOG PROCESS)，對模擬信號進行數模轉換231(DAC)、濾波232(FILTER)及功率驅動233(DRIVER)后，以多通道模擬信號的方式OUTPUTI，...，OUTPUT Q等送給后級處理器及相位誤差控制模塊24。
相位誤差控制模塊24對上電初始化階段多通道的模擬輸出(單頻正弦波)進行檢測，以基準通道I的相位為參考計算其他通道(如Q通道)所需要的相位調整系數，去控制多通道模擬處理模塊23中該對應通道的濾波器，改變延遲，實現多通道相位匹配自適應調整。上電初始化階段結束后，相位誤差控制模塊24停止工作，但鎖定各通道的相位調整系數，直至電路掉電。
由相位誤差檢測(PHASE DETECTOR)電路241將待調整通道(Q)與基準通道(I)模擬信號的相位誤差轉換為占空比隨誤差大小變化的脈沖數字信號(CHLOGIC)，該脈沖數字信號控制電荷泵電路242的充電及放電時間的長短，由電荷泵上累積的電荷即電容上的電壓，反映出通道相位誤差的大小與極性。電荷泵上的電壓經過模數轉換電路(ADC)244轉換為數字控制信號，再經鎖存電路(LATCH)245及數模轉換電路(DAC)246處理后輸出通道Q的相位調整參數。基準通道I的相位是固定值，Q通道的相位經過上述PLL模式的閉環調整后，可以與通道I一致。
各通道的相位誤差調整是在電路上電初始化階段完成的，即整個相位誤差調整電路是工作在閉環狀態，此時的相位誤差調整電路實現鎖相環路(PLL)功能。當一個通道與基準通道間的相位誤差被調整到允許的范圍內時，經ADC 244轉換后的數字信號即反映出在正常工作狀態下對應通道所需要的相位調整參數。在電路結束初始化階段進入正常工作狀態時，此參數數值被LATCH電路245鎖定，經過DAC 246轉換后輸出對相應通道濾波器的相位匹配調整信號。
在PLL電路中增加ADC 244、LATCH 245及DAC 246是必要的。如果利用普通的PLL模擬鎖相環路對通道的相位誤差進行控制，由于保持模擬信號很困難，特別是在長時間的工作狀態下，需要對模擬控制信號不斷刷新，從而使得電路的連續工作狀態被打斷。
243是電荷泵電流源匹配控制電路，是一個電荷泵的充電及放電電流自動微調電路(CHARGE PUMP CURRENT AUTO-TRIM)，其主要功能是調整電荷泵中充電及放電電流大小的一致性，從而提高電路控制通道相位誤差的敏感度。當充電與放電電流大小不匹配時，會引入相位調整時的固定誤差，使通道性能不能夠滿足要求。
電路芯片的邏輯輸入(LOGIC INPUT)用于控制電路的各種功能，輔助電路(AUXILIARY CIRCUIT)26主要完成電壓基準等功能，數字正弦波發生器(SineWaveform GENERATOR)產生低頻的正弦波，在系統初始化階段供相位誤差測試及調整使用，定時器(TIMER)27，控制通道相位控制環路即相位誤差控制模塊24在初始化階段的工作時間，時間的長短根據調整精度確定。初始化階段結束后，數字調制模塊21從內部正弦波信號輸入切換為外部數據輸入(DATA INPUT)。
參見圖5，是一種高性能的相位誤差檢測電路的實施電路，利用單個電壓比較器和數字模塊實現，單個電壓比較器主要由電壓比較器COM1、DC插入模塊(DCinsert)、開關邏輯(switch logic)、電子開關SW1、SW2組成，數字模塊包括3個傳輸門、5個反相器(inv)和相位誤差檢測邏輯(phase error detectorlogic)。其余為輔助電路，包括電壓比較器COM2、上升沿檢測與邏輯(risingedge detector & logic)電路、下降沿檢測與邏輯(falling edge detector &logic)電路、啟動與結束邏輯電路(start & end logic)、mcs邏輯(mcs logic)電路。mcs邏輯(mcs logic)電路與傳輸門、反相器連接構成通道選通模塊，相位誤差檢測邏輯(phase error detector logic)輸出信號為PEOUT。
單個電壓比較器能高一致性地檢出通道間的相位誤差，不會受模塊性能的影響，而數字處理部分，通過增加同步或延遲控制電路而使兩通道的電路一致性提高，如節點N1、N2之間設計兩個傳輸門和兩個反相器，節點N1、N3之間設計一個傳輸門和三個反相器，兩個通道中使用了相同的器件。
兩個輸入信號OUTPUT I及OUTPUT Q由電子開關SW1、SW2選通后，經過電容耦合到電壓比較器COM1的正輸入端，電壓比較器COM1的負輸入端接VCOM電平，COM1的兩個輸入端之間以高阻直流(DC insert)方式耦和。電壓比較器COM2的正輸入端與電平OUTPUTI連接，負輸入端經電平平移(-250mv shift)后與VCOM連接。啟動與結束邏輯電路有3個輸入端和1個輸出端，3個輸入信號分別是COM2的輸出信號，start及END邏輯信號，一個輸出是上升沿檢測與邏輯(risingedge detector & logic)電路的一個輸入，上升沿檢測與邏輯(rising edgedetector & logic)電路與下降沿檢測與邏輯(falling edge detector & logic)電路之間互相傳遞控制邏輯信號，上升沿檢測與邏輯電路與下降沿檢測與邏輯電路的輸出分別與COM1的RESET及SET信號端連接，并同時連接開關邏輯(SWITCHLOGIC)的兩個輸入端。COM1的輸出(節點N1)進入通道選通模塊，其信號處理通道由MCS邏輯控制，通道選通模塊的輸出端連接相位誤差檢測邏輯(PHASEERROR DETECTOR LOGIC)的輸入端，相位誤差檢測邏輯最后輸出占空比受相位誤差控制的脈沖數字信號PEOUT。
電壓比較器COM2檢測CHANNEL I的狀態，其輸出作為檢測電路的啟動及結束邏輯(START & END LOGIC)的一個輸入，當啟動邏輯有效時，上升沿檢測電路(RISING EDGE DETECTOR & LOGIC)開始工作，其輸出信號控制開關邏輯(SWITCHLOGIC)，選通SW1或SW2，先后檢測CHANNEL I和CHANNEL Q輸出信號OUTPUT I、OUTPUT Q的上升沿過零點；當兩個上升沿檢測完畢后，開始檢測兩個通道CHANNEL I和CHANNEL Q輸出信號OUTPUT I、OUTPUT Q的下降沿過零點，由下升沿檢測電路(FALLING EDGE DETECTOR & LOGIC)完成兩個下降沿檢測后，再第二次重復檢測上升沿、下降沿...。COM1與COM2互為輸入、輸出，同時COM1的另外一個輸入為檢測電路的啟動及結束邏輯(START&END LOGIC)的輸出信號。
通道選通邏輯MCS用于區分上升沿及下降沿，上升沿按照通道N1--N2處理，下降沿按照N1--N3處理。在相位誤差檢測邏輯電路(PHASE ERROR DETECTORLOGIC)中完成相位誤差到脈沖占空比的轉換。
可以在電壓比較器中引入回滯區間以降低噪聲等帶來的影響，由于回滯區間對兩個通道的影響是相同的，不會對相位誤差的檢測構成影響。
由于在模擬信號的處理部分僅使用了一個電壓比較器，其對CHANNEL I及CHANNEL Q的影響是相同的，從而有效地降低了電壓比較器漂移(OFFSET)電壓及比較器的有限增益及增益匹配等對相位誤差檢測帶來的影響。
而在數字處理部分，只要利用同一個數字通道對兩個通道的相位誤差進行處理，或者保證通道間處理的延遲誤差有匹配關系，就能夠在數字處理部分保證相位誤差的檢測精度。
圖6中示出利用圖5的單電壓比較器進行相位誤差檢測的工作波形，相位誤差的檢測以脈沖的上升沿或下降沿作為相位誤差計算的起始點。
參見圖8，是實現高精度的電荷泵充電及放電的電流匹配及自動校正電路。電荷泵電路由圖7所示的基準電流源產生電路、緩沖輸出級及開關控制電路連接構成。電荷泵電流源匹配控制電路由誤差電流檢測電路、電流放大電路、電流電壓轉換電路、遞歸控制電路、鎖存器(LATCH)和數模轉換器(DAC)連接組成。
誤差電流檢測電路由電子開關SW1、SW2、SW3，運算放大器A1、A2、A3，晶體管M1、M2、M3、M4、M5、M6、M7、M13、M14、M15、M16、M0、M12、M8、M9、M10、M11、M17、M18、M19、M20連接構成。其中晶體管M8、M9、M10、M11連接構成電流放大電路，M17、M18、M19、M20連接構成電流放大電路，是由M8、M9和M10、M11及M17、M18和M19、M20的尺寸構成的電流放大。運算放大器A4及電阻R4連接構成電流電壓(I/V)轉換電路，遞歸控制電路是設置在模數轉換器(ADC)中的數字遞歸控制器。
運算放大器A1、A2、A3、A4的正輸入端與基準電壓VREF連接。A1的負輸入端與電阻R1及晶體管M1的源極連接，A1的輸出與M1柵極連接，M1漏極與晶體管M2，M4，M6的柵極及M3的漏極連接，偏置電壓VbiasP1與M3，M5，M7的柵極連接，M3，M5，M7構成基準電流源(CASCODE)，M2，M4，M6為電流鏡。晶體管M13，M1 5的柵極與偏置電壓VbiasN1連接，晶體管M14以二極管方式連接，其柵極與數模轉換(DAC)中的電流輸出節點及M16柵極連接。SW2一端連接M15的漏極，SW2另一端連接SW1、SW3及電容Ccp，SW3連接節點N1，SW1連接M7的漏極。
節點N4與運算放大器A2、A3的負輸入端及晶體管M10、M12的源極連接，A2、A3的輸出端2分別與晶體管M10、M12的柵極連接，晶體管M17、M19的柵極與偏置電壓VbiasN2連接，晶體管M18，M20的柵極與晶體管M17、M12的漏極連接。晶體管M9、M11的柵極與偏置電壓VbiasP2連接，晶體管M8、M10的柵極與晶體管M10、M9的漏極連接。節點N5與晶體管M11、M19的漏極連接，同時接入A4的負輸入端，電阻R2作為電流的探測器件跨接于A4的負輸入端與輸出端之間，將電流的變化轉換為電壓的變化。本框內電路構成偏差電流感應(error sensor)，完成相位誤差的電流檢測。
ADC(adder/subtractor sign/speed decision加法器/減法器，標記/速度，判決)通過遞歸控制器將節點N6的電壓利用加法器或減法器，逐步將之轉換為邏輯值，然后經過鎖存電路鎖存(LATCH)后，由數模轉換電路(DAC)通過電流輸出節點將調整電流接入晶體管M14、M16的柵極，實現針對電荷泵中充電電流與放電電流匹配的調整。
DAC由邏輯解碼器(digital-to-analog converter LOGIC數模轉換邏輯)及二進制電流源(DAC框中上方)和二進制電流沉(DAC框中下方)構成，電流源和電流沉的輸出經過開關組合后，通過同一個電流輸出節點接入晶體管M14、M16的柵極。電流源或電流沉的開關組合，由ADC轉換電路中給出的CA_sign邏輯信號決定，其中單個電流源或電流沉的開關，由ADC轉換電路中給出的邏輯輸出CA_b[40]決定。
在圖8中，晶體管M10與M8、M20與M18之間存在一定的放大，即它們的寬長比不一樣，優化的取值為31∶1，63∶1或127∶1。
圖中k的取值為0.1％，二進制電流源包括放電電流kldis、kldis/2、kldis/4、kldis/8、kldis/16，二進制電流沉包括充電電流klch、klch/2、klch/4、klch/8、klch/16。
本發明首先對電荷泵的電流偏差進行自動校正，然后對通道相位誤差的電流偏差進行自動校正。在對電荷泵的電流偏差進行自動校正時，SW1、SW2、SW3閉合，當SW1上電流大于SW2上電流時，運算放大器A2及晶體管M0截止，運算放大器A3及晶體管M12工作，電流從M17、M18、M19、M20鏡像進入節點N5從而使節點N6上電壓上升，ADC給出一個MSB的轉換，再經過LATCH、DAC后，則DAC電流輸出節點的輸出電流經M13的漏極，使SW2上電流增加；SW2中增加電流后與SW1中電流比較，當SW1上電流小于SW2上電流時，運算放大器A2及晶體管M0工作，運算放大器A3及晶體管M12截止，誤差電流經過晶體管M8、M9、M10、M11鏡像后進入節點N5，導致節點N6上電壓下降，ADC輸出一個次MSB的轉換，經過LATCH、DAC后，則DAC電流輸出節點的輸出電流經M13的漏極，使SW2上電流降低。重復以上遞歸過程，直至ADC中到最后一位LSB。
對通道相位誤差的電流偏差進行自動校正，即是對通道相位誤差的自動校正，此時SW1、SW2受控制，SW3不工作，當控制SW1的脈沖占空比大于控制SW2的脈沖占空比時，電容Ccp上電壓上升；當控制SW1的脈沖占空比小于控制SW2的脈沖占空比時，電容Ccp上電壓降低。脈沖占空比與通道相位誤差相對應。
參見圖9，為圖8中ADC電路(遞歸控制器)的原理圖，與傳統結構的ADC不同(如圖2中的ADC)，此處的ADC要實現(1)匹配調整回路的自適應功能；(2)判斷校正的極性；(3)判斷校正結束的依據；(4)實現模擬誤差到數字的轉換。
在圖9中，電壓比較器COM1，COM2，COM3，COM4的正端接入輸入電壓INPUT，負端接入的比較基準電平由VREF2P-VREF1P-VREF1N-VREF2N依次遞減，當輸入的相位誤差電壓在VREF1P和VREF1N之間時，COM2、COM3輸出均為“1”，通過中止判決電路(stop decision)置CA_stop為“1”，認為相位誤差調整回路已經能滿足要求，此時結束電路的調整過程，進入正常工作狀態。
當COM4的輸出為0時，認為輸入的相位誤差電壓在負的方向偏差大，通過步長判決電路(step decision)并進而通過加法器/減法器，采用步長為2LSB的加法器進行遞歸；當COM4的輸出為1且當COM3的輸出為0時，認為輸入的誤差在負的方向偏差小，通過步長判決電路(step decision)并進而通過加法器/減法器，采用步長為1LSB的加法進行遞歸；同時將CA_sign置為1，即接入電流源、關閉電流沉，由輸出的CA_b[4:0]具體控制接入二進制電流源中的哪個電流源。
當COM1的輸出為1時，認為輸入的相位誤差電壓在正的方向偏差大，通過步長判決電路(step decision)并進而通過加法器/減法器，采用步長為2LSB的減法器進行遞歸；當COM2的輸出為1且當COM1的輸出為0時，認為輸入的相位誤差電壓在正的方向偏差小，通過步長判決電路(step decision)并進而通過加法器/減法器，采用步長為1LSB的減法進行遞歸；同時將CA_sign置為0，即接入電流沉、關閉電流源，由輸出的CA_b[40]具體控制接入二進制電流沉中的哪個電流沉。
圖10給出了圖9中ADC電路操作實現的信號流程。
步驟1001，置CA_b[40]＝00000；步驟1002，當COM2輸出為0和COM3輸出為1時，執行步驟1017，讓CA_stop為“1”；步驟1003，當COM2輸出不為0和COM3輸出不為1時，讓CA_stop為“0”；步驟1004、1005、1006，當COM1輸出為1和COM2輸出為1時，讓sign＝1，和讓減法器以步長2遞歸；步驟1007、1008、1009，在COM1輸出不為1和COM2輸出不為1，當COM1輸出為0和COM2輸出為1時，讓sign＝1，和讓減法器以步長1遞歸；步驟1013、1014、1015，在COM1輸出為不為0和COM2輸出不為1，當COM4輸出為1、COM3輸出為0和COM2輸出為0時，讓sign＝1，讓加法器以步長2遞歸；步驟1010、1011、1012，在COM4輸出不為1、COM3輸出不為0和COM2輸出不為0，當COM3輸出為0和COM4輸出為1時，讓sign＝1，和讓加法器以步長1遞歸，當COM3輸出不為0和COM4輸出不為1時，執行步驟1017，讓CA_stop為“1”；步驟1016，執行完步驟1006、1009、1012、1015后，讓此后的兩個時鐘周期空置(IDEL 2 CLOCK)。
從上述流程中可以看出，圖9的ADC電路實際上是一個按加法或減法進行遞歸的控制器。
本發明通過設置電荷泵電流源匹配控制電路，可將電荷泵的精度控制在要求的1LSB內(LSB是精度的表示形式，如精度要求為1％，即7比特精度，1LSB是7比特中的最后一位)。
本發明技術的通道相位誤差調整方案，具有精度高、不會隨著使用時間延長而出現調整誤差的優點，適于制作成集成芯片，適合在高性能的系統，如GSM的GPRS模式芯片設計中應用。
權利要求
1.一種利用鎖相環路(PLL)控制無線基帶調制多通道相位匹配的方法，其特征在于包括以下處理步驟A.將基準通道的相位設為固定值，由相位誤差檢測器將待調整通道與基準通道輸出的模擬信號的相位誤差轉換為占空比隨相位誤差大小變化的脈沖數字信號；B.該脈沖數字信號控制電荷泵充電時間與放電時間的長短，獲得反映相位誤差大小與極性的電荷泵電壓；C.由模數轉換器將電荷泵電壓轉換為對待調整通道進行相位匹配調整的數字控制信號；D.由數模轉換器將該數字控制信號轉換為對待調整通道進行相位匹配調整的調整信號，使待調整通道的相位保持與基準通道的相位一致。
2.根據權利要求1所述的一種利用鎖相環路(PLL)控制無線基帶調制多通道相位匹配的方法，其特征在于所述的步驟A至D是在電路上電初始化階段的閉環工作狀態下執行的，在初始化階段結束后，由鎖存器鎖存步驟C獲得的數字控制信號，再由步驟D中的數模轉換器轉換為固定的對待調整通道進行相位匹配調整的調整信號，電路工作在開環工作狀態下。
3.根據權利要求1所述的一種利用鎖相環路(PLL)控制無線基帶調制多通道相位匹配的方法，其特征在于所述步驟A中的模擬信號，是在電路上電初始化階段，由數字正弦波發生器產生的數字正弦波信號經數字調制、數模轉換、濾波及功率驅動后獲得的。
4.根據權利要求2或3所述的一種利用鎖相環路(PLL)控制無線基帶調制多通道相位匹配的方法，其特征在于所述的上電初始化階段是根據相位匹配調整精度的要求，通過選擇定時器的計時長短進行的，定時器控制步驟A至D的重復執行時間。
5.根據權利要求1所述的一種利用鎖相環路(PLL)控制無線基帶調制多通道相位匹配的方法，其特征在于所述步驟A中的相位誤差檢測進一步包括a1.將兩個模擬信號選通送入一電壓比較器(COM1)的正輸入端，與負輸入端接入的VCOM電平進行比較，該電壓比較器(COM1)的正、負輸入端之間以高阻直流方式耦合；a2.讓另一電壓比較器(COM2)的正輸入端接入基準通道的模擬信號，負輸入端經電平平移后與基準電壓VCOM連接；a3.先后選通檢測基準通道與待調整通道輸出模擬信號的上升沿過零點及下降沿過零點，并重復執行；a4.由通道選通邏輯(MCS)區分上升沿及下降沿，讓上升沿按照由節點N1--N2的通道處理，下降沿按照由節點N1--N3的通道處理；a5.在相位誤差檢測邏輯電路中進行相位誤差到脈沖占空比的轉換。
6.根據權利要求5所述的一種利用鎖相環路(PLL)控制無線基帶調制多通道相位匹配的方法，其特征在于所述的步驟a4中，由節點N1--N2的通道和由節點N1--N3的通道是將相同數量及性質的邏輯門連接組成同步或延遲控制電路實現的。
7.根據權利要求1所述的一種利用鎖相環路(PLL)控制無線基帶調制多通道相位匹配的方法，其特征在于所述的步驟B中，還包括設置一電荷泵的充電及放電電流自動微調電路，調整電荷泵中充電電流與放電電流的一致性。
8.根據權利要求7所述的一種利用鎖相環路(PLL)控制無線基帶調制多通道相位匹配的方法，其特征在于所述的調整進一步包括b1.由偏差電流感應電路感應電荷泵的充、放電電流偏差，將充、放電電流偏差轉換為節點電壓的上升與下降，并作為模數轉換器的輸入電壓；b2.由模數轉換器根據輸入電壓的上升或下降給出一個最高有效位(MSB)的轉換或次最高有效位(MSB)的轉換，進行遞歸控制；b3.模數轉換器輸出經鎖存及數模轉換后，輸出電流控制減小充、放電電流偏差；b4.重復執行步驟b1至b3的遞歸過程，直至轉換到模數轉換器中的最低有效位(LSB)。
9.根據權利要求8所述的一種利用鎖相環路(PLL)控制無線基帶調制多通道相位匹配的方法，其特征在于所述步驟b2、b3中，模數轉換的實現進一步包括以下處理步驟b5.讓四個電壓比較器COM1、COM2、COM3、COM4負輸入端的比較基準電平由VREF2P-VREF1P-VREF1N-VREF2N依次遞減，將所述模數轉換器的輸入電壓輸入四個電壓比較器COM1、COM2、COM3、COM4的正相輸入端；b6.當輸入電壓在VREF1P與VREF1N之間、電壓比較器COM2、COM3輸出均為“1”時，判定調整回路符合通道相位匹配的要求，輸出中止調整的信號；b7.當VREF2N大于輸入電壓、電壓比較器COM4輸出為“0”時，判定待調整通道與基準通道間相位誤差的負向偏差大，采用步長為2倍最低有效位(2LSB)的加法進行遞歸，同時向數模轉換器輸出接入電流源的控制信號；b8.當VREF2N小于輸入電壓、電壓比較器COM4輸出為“1”，且VREF1N大于輸入電壓、電壓比較器COM3輸出為“0”時，判定待調整通道與基準通道間相位誤差的負向偏差小，采用步長為1倍最低有效位(1LSB)的加法進行遞歸，同時向數模轉換器輸出接入電流源的控制信號；b9.當VREF2P小于輸入電壓、電壓比較器COM1輸出為“1”時，判定待調整通道與基準通道間相位誤差的正向偏差大，采用步長為2倍最低有效位(2LSB)的減法進行遞歸，同時向數模轉換器輸出接入電流沉的信號；b10.當VREF1P小于輸入電壓、電壓比較器COM2輸出為“1”，且當VREF2P大于輸入電壓、電壓比較器COM1輸出為“0”時，判定待調整通道與基準通道間誤差的正向偏差小，采用步長為1倍最低有效位(1LB)的減法進行遞歸，同時向數模轉換器輸出接入電流沉的信號。
10.一種利用鎖相環路(PLL)控制無線基帶調制多通道相位匹配的電路，其特征在于包括相位誤差檢測電路、電荷泵電路、電荷泵電流源匹配控制電路、模數轉換電路、鎖存電路和數模轉換電路；相位誤差檢測電路的兩個輸入端分別連接兩個匹配通道模擬信號的輸出端，相位誤差檢測電路、電荷泵電路、模數轉換電路、鎖存電路和數模轉換電路順序連接，電荷泵電流源匹配控制電路與電荷泵電路連接，數模轉換電路輸出待調整通道與基準通道間的相位匹配調整參數信號。
11.根據權利要求10所述的一種利用鎖相環路(PLL)控制無線基帶調制多通道相位匹配的電路，其特征在于所述的相位誤差檢測電路由單電壓比較器和數字模塊連接構成；單電壓比較器包括負輸入端與基準電壓(VCOM)連接的電壓比較器，耦合在該電壓比較器正、負輸入端間的直流插入模塊，與該電壓比較器正輸入端連接的第一、第二電子開關，第一、第二電子開關分別連接兩個匹配通道模擬信號的輸出端，開關邏輯的輸出端連接第一、第二電子開關的控制端，開關邏輯的輸入端及電壓比較器的復位、置位端分別連接上升沿檢測和邏輯模塊與下降沿檢測和邏輯模塊的輸出端；數字模塊包括由傳輸門及反相器連接構成的兩個傳輸通道、通道選通模塊和相位誤差檢測邏輯模塊，通道選通模塊連接傳輸門，電壓比較器輸出端與兩個傳輸通道連接，兩個傳輸通道連接相位誤差檢測邏輯模塊。
12.根據權利要求10所述的一種利用鎖相環路(PLL)控制無線基帶調制多通道相位匹配的電路，其特征在于所述的電荷泵電流源匹配控制電路，由相位誤差電流檢測電路、電流放大電路、電流電壓轉換電路、遞歸控制電路、鎖存電路和數模轉換電路順序連接組成。
13.根據權利要求12所述的一種利用鎖相環路(PLL)控制無線基帶調制多通道相位匹配的電路，其特征在于所述的遞歸控制電路是一模數轉換器，包括第一、第二、第三、第四電壓比較器、停止調整判斷模塊、步長判斷模塊和加法器/減法器模塊；第一、第二、第三、第四電壓比較器的正輸入端連接輸入電壓，負輸入端連接呈遞減的基準電壓VREF2P、VREF1P、VREF1N、VREF2N，第一、第四電壓比較器輸出端連接步長判斷模塊，步長判斷模塊輸出端連接加法器/減法器模塊，第二、第三電壓比較器輸出端及加法器/減法器模塊輸出端連接停止調整判斷模塊。
14.根據權利要求12所述的一種利用鎖相環路(PLL)控制無線基帶調制多通道相位匹配的電路，其特征在于所述的數模轉換電路由邏輯解碼器、二進制電流源、二進制電流源的組合開關、二進制電流沉及二進制電流沉的組合開關連接構成；邏輯解碼器的輸出分別控制二進制電流源及二進制電流沉的組合開關，二進制電流源和二進制電流沉的輸出經過組合開關后，通過同一個電流輸出節點接入所述的相位誤差電流檢測電路。
15.根據權利要求10所述的一種利用鎖相環路(PLL)控制無線基帶調制多通道相位匹配的電路，其特征在于還包括有數字調制模塊、多通道增益誤差控制模塊、多通道模擬處理模塊、數字正弦波信號發生器、用于完成電壓基準功能的輔助電路和定時器；數字正弦波信號發生器連接數字調制模塊和相位誤差控制模塊，在初始化階段用于提供相位誤差測試及調整；定時器連接相位誤差控制模塊用于控制初始化階段的持續時間；數字調制模塊、多通道增益誤差控制模塊、多通道模擬處理模塊按通道順序連接，對輸入數據或數字正弦波信號進行數字調制、通道增益誤差調整和包括數模轉換、濾波及功率驅動的模擬處理；相位誤差控制模塊與多通道模擬處理模塊的基準通道及待調整通道連接，輸出對多通道模擬處理模塊中待調整通道濾波器的延時控制信號。
16.根據權利要求15所述的一種利用鎖相環路(PLL)控制無線基帶調制多通道相位匹配的電路，其特征在于所述的數字調制模塊、多通道增益誤差控制模塊、多通道模擬處理模塊、相位誤差控制模塊、數字正弦波信號發生器、輔助電路和定時器制作在一塊集成芯片電路上。
全文摘要
本發明涉及一種利用鎖相環路(PLL)控制無線基帶調制多通道相位匹配的技術。由相位誤差檢測電路將待調整通道與相位設為固定值的基準通道間模擬信號的相位誤差轉換為占空比隨相位誤差大小變化的脈沖數字信號；該脈沖數字信號控制電荷泵充電與放電時間的長短，獲得反映相位誤差大小與極性的電荷泵電壓；由電荷泵電流源匹配控制電路控制電荷泵充電與放電電流的一致性；由模數轉換器將電荷泵電壓轉換為對待調整通道進行相位匹配調整的數字控制信號；由鎖存器鎖存該數字控制信號；和由數模轉換器將該數字控制信號轉換為對待調整通道進行相位匹配調整的調整信號，使待調整通道的相位保持與基準通道的相位一致。具有調整精度高、調整誤差與使用時間無關的特性。
文檔編號H04L1/00GK1420653SQ0113482
公開日2003年5月28日 申請日期2001年11月15日 優先權日2001年11月15日
發明者尹登慶 申請人:華為技術有限公司