專利名稱：改變驅動時序以輸出電荷耦合元件信號的方法
技術領域：
本發明是有關于一種掃描輸出電荷耦合元件的信號的方法，且特別是有關于一種在掃描時，改變驅動時序的周期以輸出電荷耦合元件的信號的方法。
一般的彩色掃描器所使用的光傳感器是彩色電荷耦合元件(Charge Couple Device，CCD)，此彩色電荷耦合元件是由許多感應單元(Sensor Cell)所組成的，其可以感應出R、G、B三原色的光強度。如
圖1A所示是線性電荷耦合元件的示意圖，線性電荷耦合元件(Linear CCD)中的第一列感應單元102是用以感應R原色的光強度，第二列感應單元104是用以感應G原色的光強度，第三列感應單元106是用以感應B原色的光強度。在經過一段曝光的時間后，這些感應單元根據感應到的光強度的大小而累積不同數量的電荷，此電荷所形成的電荷信號在一傾倒時序的周期間全部送暫存器中，如圖2A是公知的線性電荷耦合元件的信號的時序圖，當傾倒時序SH為‘H’(即高準位)時，第一列感應單元102的電荷信號送至暫存器108，第二列感應單元104的電荷信號送至暫存器110，第三列感應單元106的電荷信號送至暫存器112。暫存器108根據驅動信號φ1、φ2的周期T1(以信號的上升緣做為資料的傳送點)，將電荷信號S1送至像素處理電路114，周期T2將電荷信號S2送至像素處理電路117，如此依次地將暫存器108所存的電荷信號送至像素處理電路114。像素處理電路114根據取樣時序pixel，在周期TS1輸出電荷信號S1至后級電路，在周期TS2輸出電荷信號S2至后級電路，如此依次地將電荷信號輸出至后級電路，暫存器110、暫存器112、像素處理電路116與像素處理電路118亦如同前述。
如圖1B所示，是交錯式電荷耦合元件的示意圖，交錯式電荷耦合元件(Sensor Cell)的第一列感應單元122與第二列感應單元124感應R原色的光強度，第三列感應單元126與第四列感應單元128感應G原色的光強度，第五列感應單元130與第六列感應單元132感應B原色的光強度。在經過一段曝光的時間后，這些感應單元根據感應到的光強度的大小而積累不同數量的電荷，此電荷所形成的電荷信號在一傾倒時序的周期間全部送至暫存器中，如圖2B所示，是公知交錯式電荷耦合元件的信號的時序圖，當傾倒時序SH為‘H’時，第一列感應單元122的電荷信號送至暫存器134，第二列感應單元124的電荷信號送至暫存器136，第三列感應單元126的電荷信號送至暫存器138，第四列感應單元128的電荷信號送至暫存器140，第五列感應單元130的電荷信號送至暫存器142，第六列感應單元132的電荷信號送至暫存器114。暫存器134根據驅動時序φ1、φ2的周期T11將電荷信號S1送至像素處理電路146，周期T12將電荷信號S3送至像素處理電路114；暫存器136根據驅動時序φ1、φ2的周期T21將電荷信號S2送至像素處理電路146，周期T22將電荷信號S4送至像素處理電路146，如此依次地將暫存器134所暫存的電荷信號送至像素處理電路146。像素處理電路146根據取樣時序pixel，在周期TS1輸出電荷信號S1至后級電路，在周期TS2輸出電荷信號S2至后級電路，如此依次地將電荷信號輸出至后級電路。暫存器126、暫存器128、暫存器130、暫存器132、像素處理電路148與像素處理電路150亦如同前述。
如圖3所示，是掃描器的電路方框圖。在圖3中，感應器302將電荷耦合元件(圖中未繪出)所感應的電荷信號轉換為模擬的電信號，通過模擬/數字轉換器(Analog/Digital Converter)304將感應器302所輸出的模擬電信號轉換為數字的電信號，然后，特殊應用集成電路(Appication Specified Integrated Circuit)306將補償存儲器0(Compensation RAM)310所送出的補償值與此數字的電信號一起做運算，且將運算所得到的影像信號存入影像暫存存儲器(VideoRAM)308。之后，特殊應用集成電路306再從影像暫存存儲器308讀出影像信號的資料，并將影像信號的資料送至輸入/輸出端口(I/OPort)312。
掃描器在掃描影像文件時，有時是不需要很高的解析度，在不改變掃描器的結構(即電荷耦合元件的每一列感應單元的數量)的情況下，一般是改變模擬/數字轉換器的取樣時序，即掃描的光學解析度為原來的一半，模擬/數字轉換器的取樣時序為原來的一半；或者掃描的光學解析度為原來的四分之一，模擬/數字轉換器的取樣時序為原來的四分之一。如此，當掃描器的光學解析度降低時，而模擬/數字轉換器所花費的取樣時間并沒有縮短，即掃描器的掃描時間沒有縮短，使得掃描器在低光學解析度的情況下沒有高掃描速度的功能。
因此本發明是提供一種改變驅動時序以輸出電荷耦合元件的信號的方法，可以使掃描器在低光學解析度時，具有高速掃描的功能。
本發明是提供一種改變驅動時序以輸出電荷耦合元件信號的方法，是使用于一掃描器，此掃描器具有像素處理電路與電荷耦合元件，根據驅動時序依次輸出電荷耦合元件所感應的數個電荷信號至像素處理電路，像素處理電路根據取樣時序將這些電荷信號依次輸出，而改變驅動時序以輸出電荷耦合元件信號的方法的步驟包括首先，提供一快速驅動時序，此快速驅動時序的周期為驅動時序的周期的1/N；接著，根據快速驅動時序將這些電荷信號送至像素處理電路；根據取樣時序由像素處理電路取樣這些電荷信號，并且輸出取樣得到的資料，使掃描器在低光學解析度時具有高速掃描的功能。
為使本發明的上述目的、特征和優點能更明顯易懂，下文特舉較佳實施例，并配合附圖，作詳細說明
312輸入/輸出端口(I/O Port)
當掃描器只需一半的光學解析度時，即驅動時序的周期為原來的一半，如圖4A所示，暫存器134在驅動時序φ1/2、φ2/2的周期T21將電荷信號S1送至像素處理電路146，暫存器136在驅動時序φ1/2、φ2/2的周期T22將電荷信號S2送至像素處理電路146，像素處理電路146在取樣時序pixel的周期T1輸出信號S2至后級電路；暫存器134在驅動時序φ1/2、φ2/2的周期T23將電荷信號S3送至像素處理電路146，暫存器136在驅動時序φ1/2、φ2/2的周期T24將電荷信號S4送至像素處理電路146，像素處理電路146在取樣時序pixel的周期T2輸出電荷信號S4至后級電路，如此可輸出偶數列感應單元124的電荷信號至后級電路，可使掃描器的光學解析度降低至原來的一半。
若要輸出奇數列感應單元122的電荷信號至后級電路，只要將驅動時序φ1/2與φ2/2位移180°即可，如圖4A所示，暫存器134在驅動時序φ1/2+π、φ2/2+π的周期T22將電荷信號S1送至像素處理電路146，像素處理電路146在取樣時序pixel的周期T1輸出電荷信號S1至后級電路；暫存器136在驅動時序φ1/2+π、φ2/2+π的周期T23將電荷信號S2送至像素處理電路146，暫存器134在驅動時序φ1/2+π、φ2/2+π的周期T24將電荷信號S3送至像素處理電路146，像素處理電路146在取樣時序pixel的周期T2輸出電荷信號S3至后級電路，如此可輸出奇數列感應單元122的電荷信號至后級電路。
當掃描器只需四分之一的光學解析度時，即驅動時序的周期為原來的四分之一，如圖4B所示，是本發明的驅動時序的周期為原來的四分之一的時序圖，暫存器134在驅動時序φ1/4、φ2/4的周期T41將信號S1送至像素處理電路146，暫存器136在驅動時序φ1/4、φ2/4的周期T42將電荷信號S2送至像素處理電路146，暫存器134在驅動時序φ1/4、φ2/4的周期T43將電荷信號S3送至像素處理電路146，暫存器136在驅動時序φ1/4、φ2/4的周期T44將電荷信號S4送至像素處理電路146，像素處理電路146在取樣時序pixel的周期T1輸出電荷信號S4至后級電路；暫存器134在驅動時序φ1/4、φ2/4的周期T45將電荷信號S5送至像素處理電路146，暫存器136在驅動時序φ1/4、φ2/4的周期T46，暫存器136在驅動時序φ1/4、φ2/4的周期T48將電荷信號S8送至像素處理電路146，像素處理電路146在取樣時序pixel的周期T2輸出電荷信號S8至后級電路，如此可輸出相隔四個感應單元的位置的電荷信號至后級電路，可使掃描器的光學解析度降低至原來的四分之一。
若要輸出由第三個感應單元為起始位置，并且是相隔四個感應單元的位置的電荷信號至后級電路，只要將驅動時序φ1/4與φ2/4位移180°即可。如圖4B所示，暫存器134在驅動時序φ1/4+π、φ2/4+π的周期T42將電荷信號S1送至像素處理電路146，暫存器136在驅動時序φ1/4+π、φ2/4+π的周期T43將電荷信號S2送至像素處理電路146，暫存器134在驅動時序φ1/4+π、φ2/4+π的周期T44將電荷信號S3送至像素處理電路146，像素處理電路146在取樣時序pixel的周期T1輸出電荷信號S3至后級電路；暫存器136在驅動時序φ1/4+π、φ2/4+π的周期T45將電荷信號S4送至像素處理電路146，暫存器134在驅動時序φ1/4+π、φ2/4+π的周期T46將電荷信號S5送至像素處理電路146，暫存器136在驅動時序φ1/4+π、φ2/4+π的周期T47將電荷信號S6送至像素處理電路146，暫存器134在驅動時序φ1/4+π、φ2/4+π的周期T48將電荷信號S7送至像素處理電路146，像素處理電路146在取樣時序pixe的周期T2輸出電荷信號S7至后級電路，如此可輸出起始位置為第三個感應單元且相隔四個感應單元的位置的電荷信號至后級電路。
若要輸出由第二個感應單元為起始位置，并且是相隔四個感應單元的位置的電荷信號至后級電路，只要將驅動時序φ1/4與φ2/4位移360°即可。如圖4B所示，暫存器134在驅動時序φ1/4+2π、φ2/4+2π的周期在T43將電荷信號S1送至像素處理電路146，暫存器136在驅動時序φ1/4+2π、φ2/4+2π的周期T44將電荷信號S2送至像素處理電路146，像素處理電路146在取樣時序pixel的周期T1輸出電荷信號S2至后級電路；暫存器134在驅動時序φ1/4+2π、φ2/4+2π的周期T45將電荷信號S3送至像素處理電路146，暫存器136在驅動時序φ1/4+2π、φ2/4+2π的周期T46將電荷信號S4送至像素處理電路146，暫存器134在驅動時序φ1/4+2π、φ2/4+2π的周期T47將電荷信號S5送至像素處理電路146，暫存器136在驅動時序φ1/4+2π、φ2/4+2π的周期T48將電荷信號S6送至像素處理電路146，像素處理電路146在取樣時pixel的周期T2輸出電荷信號S6至后級電路，如此可輸出起始位置為第二個感應單元且相隔四個感應單元位置的電荷信號至后級電路。
當掃描器只需八分之一的光學解析度時，即驅動時序的周期為原來的八分之一，如圖4C所示，是本發明的驅動時序的周期為原來的八分之一的時序圖，在圖4中是以第六感應單元為起始位置，并且相隔八個感應單元位置的電荷信號輸出至后級電路，只要將驅動時序φ1/8與φ2/8位移360°即可。
暫存器134在驅動時序φ1/8+2π、φ2/8+2π的周期T83將信號S1送至像素處理電路146，暫存器136在驅動時序φ1/8+2π、φ2/8+2π的周期T84將電荷信號S2送至像素處理電路146，暫存器134在驅動時序φ1/8+2π、φ2/8+2π的周期T85將電荷信號S3送至像素處理電路146，暫存器136在驅動時序φ1/8+2π、φ2/8+2π的周期T86將電荷信號S4送至像素處理電路146，暫存器134在驅動時序φ1/8+2π、φ2/8+2π的周期T87將電荷信號S5送至像素處理電路146，暫存器136在驅動時序φ1/8+2π、φ2/8+2π的周期T88將電荷信號S6送至像素處理電路146，像素處理電路146在取樣時序pixel的周期T1輸出電荷信號S6至后級電路；暫存器134在驅動時序φ1/8+2π、φ2/8+2π的周期T89將電荷信號S7送至像素處理電路146，暫存器136在驅動時序φ2/8+2π的周期T810將電荷信號S8送至像素處理電路146，暫存器134在驅動時序φ1/8+2π、φ2/8+2π的周期T811將電荷信號S9送至像素處理電路146，暫存器136在驅動時序φ1/8+2π、φ2/8+2π的周期T812將電荷信號S10送至像素處理電路146，暫存器134在驅動時序φ1/8+2π、φ2/8+2π的周期T813將信號S11送至像素處理電路146，暫存器136在驅動時序φ1/8+2π、φ2/8+2π的周期T814將電荷信號S12送至像素處理電路146，暫存器134在驅動時序φ1/8+2π、φ2/8+2π的周期T815將電荷信號S13送至像素處理電路146，暫存器136在驅動時序φ1/8+2π、φ2/8+2π的周期T816將電荷信號S14送至像素處理電路146，像素處理電路146在取樣時序pixel的周期T2輸出電荷信號S14至后級電路，如此可輸出以第六個感應單元為起始位置且相隔八個感應單元位置的電荷信號至后級電路，可使掃描器的光學解析度降低至原來的八分之一。
如上所述，若要改變掃描器的光學解析度，只需改變電荷耦合元件的驅動時序的周期，并且將電荷耦合元件的驅動時序的周期做相位移，就可以決定由第幾個感應單元為起始位置，以輸出其電荷信號至后級電路。
掃描器在掃描影像文件時，對于不需要有很高的光學解析度的要求，在不改變掃描器的結構的情況下，以改變電荷耦合元件輸出電荷信號驅動時序的周期，即掃描的光學解析度為原來的一半，其驅動時序的周期為原來的一半，或者掃描的光學解析度為原來的四分之一，其驅動時序的周期為原來的四分之一。如此，當掃描器的光學解析度降低時，對于模擬/數字轉換器的取樣時序與特殊應用集成電路的工作時序皆未改變，即可以取樣與處理相同的資料量，則加快掃描器的掃描速度，讓電荷耦合元件的輸出在未降低光學解析度時的電荷信號的數量，使得掃描器在低光學解析度而具有高掃描速度的功能。
因此，本發明的優點是降低掃描器的光學解析度，而使掃描器在低光學解析度時而具有高掃描速度的功能。
綜上所述，雖然本發明已以較佳實施例公開如上，但其并非用以限定本發明，任何熟悉該項技術的人員，在不脫離本發明的精神和范圍內，所作的各種變動與潤飾，均未脫離本發明的保護范圍，而本發明的保護范圍應當以權利要求書限定的為準。
權利要求
1.一種改變驅動時序以輸出電荷耦合元件信號的方法，使用在一掃描器，該掃描器具有一像素處理電路與一電荷耦合元件，其特征在于根據該驅動時序依次輸出該電荷耦合元件所感應的復數個電荷信號至該像素處理電路，該像素處理電路根據一取樣時序將該些電荷信號依次輸出，而改變驅動時序以輸出電荷耦合元件信號的方法的步驟包括提供一快速驅動時序，該快速驅動時序的周期為該驅動時序的周期的1/N；根據該快速驅動時序將該些電荷信號送至該像素處理電路；根據該取樣時序由像素處理電路取樣該些電荷信號，并且輸出取樣得到的資料。
2.根據權利要求1所述的改變驅動時序以輸出電荷耦合元件信號的方法，其特征在于該快速驅動時序的起始點移動一相位，該像素處理電路可取樣輸出不同位置的該些電荷信號。
全文摘要
一種改變驅動時序以輸出電荷耦合元件信號的方法，應用于掃描器，根據驅動時序依次輸出電荷耦合元件所感應的數個電荷信號至像素處理電路，像素處理電路根據取樣時序將這些電荷信號依次輸出，改變驅動時序以輸出電荷耦合元件信號的方法是提供一快速驅動時序，此快速驅動時序的周期為驅動時序的周期的1/N，根據快速驅動時序將這些電荷信號送至像素處理電路，根據取樣時序由像素處理電路取樣這些電荷信號，并且輸出取樣得到的資料。
文檔編號H04N1/19GK1394071SQ0111982
公開日2003年1月29日 申請日期2001年6月29日 優先權日2001年6月29日
發明者邱垂桂 申請人:力捷電腦股份有限公司