專利名稱：加羅依斯線性反饋移位寄存器的零時延屏蔽的制作方法
技術領域：
本發明涉及直接序列擴譜通信系統領域，例如那些實現了CDMA-2000、UMTS、IS-95標準的通信系統以及類似的運用偽噪聲序列對數據進行編解碼的蜂窩電話系統。
PNS是具有確定模式的比特流，但看起來象隨機比特流。產生PNS的常見裝置是線性反饋移位寄存器(LFSR)。兩個常見類型的LFSR是Fibonacci(費朋南西)LFSR和Galois(加羅依斯)LFSR。這兩種類型都包括一個包含比特寄存器和模-2加法器的閉環路，通過它，比特流在環路中進行移位。加法器有一個作為環路的一個部分的輸入端以及其另一個輸入端被連接到環路的另一部分，從而形成多個環路，以便當比特流在環路中移位時對它們進行隨機化。
任何LFSR的PNS值在經過大量比特后都要重復，并且希望利用有限數量的硬件來產生具有最長可能的無重復序列的PNS。這可以通過用本技術領域中公知的方法選擇LFSR的加法器和寄存器的配置以及寄存器的初始值來完成。對于包含在LFSR中的給定寄存器的數目m，PNS的可能的最長的非重復部分長度等于2m-1個比特。
除了用相同的PNS之外，發射機和接收機各自必須用PNS中的相同位置的值來進行擴譜以及解擴。為了使發射機和接收機同步以便都利用PNS中的相同位置的值，一個位移屏蔽值被計算出來，并且與PNS(在發射機或接收機中)的當前位置的輸出值相組合，以便用本技術領域中公知的方法產生PNS的不同位移的值。
本領域的技術人員可以去參考以下的引用文獻。授予Siedenburg的美國專利5,878,076描述了一個直接序列擴譜通信系統。授予Thomas的美國專利5,754,603描述了PNS同步。授予Barron的美國專利5,926,070描述了位移屏蔽生成器。由Ishida提交的公開的歐洲專利申請0 660 541描述了發射機和接收機的PNS位置同步的方法。由Medlock提交的公開的PCT專利申請WO 99/45670描述了LFSR屏蔽裝置。
圖1描述了選出的帶有移位屏蔽裝置的Galois LFSR的部分。LFSR 100包括多個在一個環路中依次相連的二進制寄存器101-108。這些二進制寄存器可以是D雙穩態觸發器或者其它公知的比特存儲設備。以寄存器102為例，每個寄存器102有一個數值輸入端110，它連接到前一個寄存器101的輸出端111上，并且每個寄存器102有一個輸出端112，它連接到后一個寄存器103的數值輸入端113上。
LFSR 100也包括一個或多個連接到環路中的模-2加法器115-117。每個加法器插入寄存器序列的順序的101-108寄存器的不同寄存器對之間。其間插入加法器的寄存器對的選擇，取決于二進制本原多項式的選擇。本原多項式概念上跟質數相似。本原多項式是不能被任何更簡單的多項式整除的多項式。對于圖1所示具體的LFSR例子，本原多項式是D8+D4+D3+D2+1。D8要求LFSR有8個寄存器，并且D2、D3和D4項要求加法器插入到最倒數第二、倒數第三、以及倒數第四個寄存器對之間，如圖所示。本原多項式，正如質數一樣，在本技術領域中是公知的。
插入的加法器115-117的每一個都有兩個輸入端和一個輸出端并且可以簡單地以XOR門來實現。作為例子，加法器115第一個輸入端120連接到到前一個寄存器104的輸出端121上，并且輸出端122連接到后一個寄存器105的輸入端123上。同樣，加法器115第二個端124連接在寄存器序列中最后的寄存器108的輸出端125和寄存器序列的第一個寄存器101的輸入端126之間。時鐘信號線130連接到寄存器序列的每個寄存器的時鐘輸入端上，并且當時鐘信號經過時鐘信號線傳送到時，每個寄存器開始輸出那時在寄存器的輸入端正在接收的值。例如，時鐘信號線130連接到寄存器101的時鐘輸入端131上。
控制線135包括至少一條初始化線136，它連接到每個寄存器101-108以便初始化各寄存器的值。例如，初始化線136如所示連接到寄存器108的初始化輸入端137上。初始化線可以把記憶值寫進寄存器中，從而使任何初始值可以任意寫到任何寄存器中。在那種情況下，寄存器的初始值通常預定存儲在一個存儲器中。或者，控制線可以簡單地向寄存器發送信號以便使特定寄存器硬件中采用某一個固定的預定初始值。如果寄存器是D觸發器，則初始化線連接到每個要被初始化為1的寄存器的置位輸入端上和連接到每個要被初始化為0的寄存器的復位輸入端上，并且當初始化線電平升高時，寄存器上的值采用他們各自的初始值。為一個特定的本原多項式選擇寄存器初始值的方法是公知的，并且這兒不需要更進一步討論。
圖1顯示的Galois LFSR在輸出端138上輸出PNS的比特值。然而，為了使接收機PNS的輸出值的位置跟利用相同PNS的發射機輸出值的位置同步(反之亦然)，位移屏蔽值必須跟PNS的先前輸出位置相結合。
屏蔽裝置140同Galois LFSR 100的輸出端138相連，如圖1所示。屏蔽裝置包括一連串寄存器141-148，這些寄存器各自存儲了LFSR的PNS輸出的前8個值。寄存器142-148的輸出端連接到各自后續的寄存器141-147的輸入端。例如，寄存器146的輸入端149連接到寄存器147的輸出端150上，以及寄存器146的輸出端151連接到寄存器145的輸入端152上。
屏蔽裝置也包括一連串模-2加法器161-167，在加法器序列中，每一個后續的加法器162-167的第一個輸入端連接到各自前一個加法器161-166的一個輸出端。例如，加法器165的輸入端153連接到加法器164的輸出端154上，并且加法器165的輸出端155連接到加法器166的輸入端156上。多個屏蔽開關171-178的組合包括第一個屏蔽開關171，其輸出端179連接到加法器序列的第一個加法器161的第一個輸入端180上。同樣，后續的屏蔽開關172-178的輸出端連接到加法器序列中加法器161-167各自的第二個輸入端上。每個寄存器141-148的輸出端連接到各個開關171-178的輸入端上。
控制線135的屏蔽值線191-198各自連接到開關171-178上，以便把各個開關171-178設置到開或閉的狀態，從而可以控制是否各個寄存器值經過各個開關被輸送到加法器161-167的各個加法器的相應輸入端上。例如，寄存器146的輸出端151連接到開關175的輸入端182上，并且開關175的輸出端183連接到加法器165的輸入端184上。因而，當開關線196設置成1時，寄存器146的值同加法器164的輸出端154上的輸出值進行模-2加，并且在輸出端155上的結果將被輸出到加法器166的輸入端156上。另一方面，當開關線183設置成0時，來自加法器164輸出端154的輸出值簡單地經由加法器165到達加法器166的輸入端156。最后，輸出端子199連接到加法器序列的最后面模-2加法器167上，用于輸出屏蔽的PNS值。
微控制器200包括一個處理器201、時鐘202、和存儲器203，由總線204將它們連起來。電源205為操作處理器、存儲器和時鐘提供電源。時鐘向處理器和存儲器提供定時信號以使它們同步運行。微控制器的存儲器包含著其中包含寄存器101-108初始值的數據模塊206以及程序模塊207，后者用于控制該處理器，以便在初始化時把這些初始值經由控制線135傳送到這些寄存器上去。存儲器也包括程序模塊208，用于以一種本技術領域中公知的方法計算屏蔽值，以便于同步由發射機和接收機的屏蔽PNS各自提供的值。
在已知屏蔽Galois LFSR中，在LFSR初始化之后，LFSR的屏蔽裝置輸出一個無效的序列直到正確的PNS比特被裝載入屏蔽裝置的所有寄存器中為止。這在一些系統中尤其是一個問題，這些系統在發射機和接收機同步的過程中把LFSR初始化為不同的初始值。
上面的引用內容完整地列舉在這里作為參考。
本領域的技術人員通過參考附圖閱讀下面的優選實施方案的描述以及它們所顯示的本發明的權利要求的特征，就會理解本發明以及本發明附加的一些發明目的和優點。
圖2展現了本發明的LFSR。
圖3示例了一個應用圖2的LFSR的發射機。
圖4展現了一個應用圖2的LFSR的接收機。
優選實施方案的詳細描述在圖示中，不同圖中的相似組件具有相同的標號以便簡化描述。
圖2示例了本發明的屏蔽的Galois線性反饋移位寄存器(LFSR)220。包括寄存器101-108和加法器115-117的LFSR的部件和操作同上面圖1描述的相同。同樣，在屏蔽裝置中，加法器序列161-167和連接到加法器序列的各個加法器輸入端的開關171-178本質上同圖1中的相同。
在圖2的屏蔽的LFSR中，各個網絡連接在寄存器101-108的一個或多個寄存器的輸出端和每個屏蔽開關171-178的輸入端之間。這些網絡包括，在寄存器125，101，102，103，和104的輸出端和各個屏蔽開關171，172，173，174和175的輸入端之間的一對一連接221，222，223，224。這些網絡包括在寄存器101和105的輸出端和模-2加法器231的輸入端之間的連接229和226；以及在模-2加法器231的輸出端和屏蔽開關165的輸入端之間的連接235。這些網絡包括在寄存器101、102和106的輸出端和模-2加法器232的輸入端之間的連接230、231和227；以及在模-2加法器232的輸出端和屏蔽開關166的輸入端之間的連接236。這些網絡還包括在寄存器101、102、103和107的輸出端和模-2加法器233的輸入端之間的連接232、233、234和228；以及在模-2加法器233的輸出端和屏蔽開關167的輸入端之間的連接237。
在寄存器和開關之間的網絡的結構可直接由Galois LFSR的結構決定。在此情況下，因為Galois LFSR的加法器連接到第4、5和6寄存器的輸出端上，那么連接應該從這些寄存器的輸出端延伸跨過4，5和6個寄存器而到達開關，在那里完成連接。只有連接229、231和232能從寄存器輸出端跨過4個寄存器延伸到各自的開關。只有連接230和233可以跨過5個寄存器到達各自的開關。只有連接器232可以延伸穿過6個寄存器到達一個開關。優選地，可以通過選擇一個除了第一項以外僅有很少幾個低階項的本原多項式來使得連接的數目最少。也就是，如果多項式有D7項，那么一個加法器就會被插入寄存器101和102之間，并且提供延伸跨過1個寄存器的連接，所以開關173、174和175需要一些加法器，并且對于開關173、174、175、176、177和178分別需要從寄存器101、102、103、104、105和106到加法器的6個額外的連接。
圖3示例了本發明的發射機300，發射機300應用圖2的屏蔽Galois LSFR 220。微控制器200被連接成可以向屏蔽Galois LSFR 220提供時鐘、寄存器初始化、以及屏蔽信號，如以上關于圖2所描述的那樣。信息信號通過輸入端301送入編碼器302，編碼器302把信息轉換成串行比特流。例如，編碼器可以把模擬話音輸入轉換成比特流。如果通過輸入端接收的信息已經是串行比特流，那么編碼器可以不需要。根據本發明的屏蔽Galois LFSR 220的PNS輸出，比特流由擴展器303進行擴展，以便產生擴展信息信號。發射機裝置304把擴展信息信號發送到媒體205中去。例如，發射機可以是連接到天線上的調制器，從而由天線把擴展信號信息在空中廣播出去；連接到媒體驅動器的寫頭上的信道編碼器，從而由寫頭把擴展信息信號寫到計算機的媒體上；或者是激光器，該激光器被加以適當連接，以便可經由光纖或者其它類似的信息傳輸系統進行信號傳送。
圖4展示了一個接收機320接收由圖3的發射機產生的擴展信息信號并且再生出開始時輸入到發射機的信息信號。接收裝置321從媒體305中接收擴展信息信號。接收機的性質取決于如上所討論的媒體。解擴器322對擴譜信息進行解擴以便產生上面所述的編碼比特流。解碼器323對編碼比特流進行解碼以便再生出最初由發射機300收到的信息信號。如果不需要編碼器，那么根據情況而不再需要解碼器。PNS-生成器220等同于圖3的PNS-生成器220并且優選地是圖2的屏蔽的Galois LFSR 220。在PNS-生成器220中，偽噪聲序列(PNS)的輸出值被本發明的屏蔽裝置所修改，以便提供與PNS序列的不同位置相對應的輸出值，從而可以用相同的值來擴展信息信號和解擴信息信號。
本發明詳細展示了優選的實施方案，以使得本領域的技術人員可實施和利用本發明，并且理解實現本發明的預期的最好的方式。本領域的技術人員可以修改或補充這些實施方案，或者提出其它實施方案而不會背離本發明的精神。本發明的實施方案本發明的實施方案的系統，其中輸出設備把處理的值存儲在存儲器中，存儲器可選自下面所列寄存器、D觸發器、以及字存儲器。
本發明的實施方案的系統，其中逆向處理在單個操作中立即進行。
本發明的實施方案的系統，其中先前的輸出與新的輸出同時產生。
本發明的實施方案的移位寄存器，其中初始化裝置(135)從下面所列中選取帶有預定初始值的寄存器；有選擇地把置位或是復位線連接到D觸發器；向每個寄存器提供數據線以便把初始值設成任何計算過的值。
本發明的實施方案的移位寄存器，其中模-2加法器(160-167)是XOR門。
本發明的實施方案的移位寄存器，其中寄存器是D觸發器。
本發明的實施方案的移位寄存器，其中本原多項式的系數決定著哪一對寄存器之間有模-2加法器，以及寄存器和屏蔽開關之間的連接網絡。
本發明的實施方案的移位寄存器，其中本原多項式的系數決定著寄存器的初始值。
本發明的實施方案的發射機，其中媒體由以下所列中選取在發射機的媒體驅動器中的計算機媒體，連接到發射機的寬帶網絡，以及無線電波傳輸經過的天線和開放空間。
本發明的實施方案的發射機，其中微控制器包括處理器(201)、存儲器(203)、以及與總線(204)相連的時鐘(202)。
因此，本發明的范圍僅僅由以下權利要求來限定。
權利要求
1.一個遞歸系統，其輸出取決于多個先前的輸出輸出設備(101-138)，用于處理先前的輸出以獲取跟先前的輸出不同的處理過的值，存儲處理過的值，根據經處理的存儲的值確定新的輸出，并且提供新的輸出；以及逆設備(221-237)逆處理經處理的存儲的值以獲取先前的輸出，并且提供先前的輸出。
2.權利要求1的系統，其中系統還進一步包括用于處理由逆設備提供的先前的輸出以獲取不同的第二個輸出的設備(161-198)。
3.權利要求1的系統，其中系統進一步包括用于至少在系統起動時初始化所存儲的值的設備(206，207，135)。
4.權利要求1的系統，其中初始化設備包括一個微計算機(200)，它具有一個處理器(201)、存儲器(203)和時鐘(202)，它們通過一根總線(204)而互接，并且連到一個電源上，存儲器包含用于初始化存儲值的計算機程序(207)。
5.權利要求1的系統，其中新輸出的確定取決于先前的輸出和經處理的值。
6.權利要求1的系統，其中輸出設備進一步根據先前的輸出來處理已處理過的值以便獲取進一步處理的值，并且存儲這進一步處理的值；新的輸出取決于這進一步的處理值；并且逆處理包括逆處理己處理過的值和進一步處理的值來獲取先前的輸出。
7.一個屏蔽的Galois線性反饋移位寄存器，包括在一個電路環路中的二進制寄存器序列(101-108)，其每一個后續寄存器的數值輸入端被連接到前一個寄存器的輸出端，最后的寄存器(108)的輸出端連接到第一個寄存器(101)的輸入端；插在寄存器序列的各個相應的鄰接的寄存器對之間的一個或更多個模-2加法器(115-117)，每個加法器具有連接到寄存器對的前一個相應的寄存器的輸出端上的第一個輸入端以及連接到后一個相應的寄存器的數值輸入端上的輸出端，并且每個加法器具有連接到寄存器序列的最后的寄存器(108)的輸出端的第二個輸入端；時鐘信號線(130)，連接到寄存器序列的每個寄存器(101-108)的時鐘輸入端上，從而當時鐘信號經過時鐘信號線傳送時，每個寄存器開始輸出在那時在該寄存器的數值輸入端上正在接收的值，并且繼續輸出那個值直到下一個時鐘信號來到而不管該輸入端值的任何后續變化；設備(135)，用于至少在Galois線性反饋移位寄存器啟動時初始化每個寄存器的值以提供一個初始值；模-2加法器序列(160-167)，該加法器序列中每一個后續加法器的第一個輸入端被連接到該加法器序列的前一個加法器的一個輸出端；多個屏蔽開關(171-178)，包括第一個屏蔽開關(179)，它的一個輸出端被連接到加法器序列的第一個加法器的第一個輸入端，以及還包括各個后續屏蔽開關，它們的輸出端連接到加法器序列中的加法器的各個相應的第二個輸入端；每個屏蔽開關的各個相應的屏蔽值輸入線(191-198)，用于根據選擇的屏蔽值設置屏蔽開關的值；設在寄存器(101-108)的輸入端或輸出端和每一個屏蔽開關(191-198)之間的連接網絡(221-237)，其每個網絡從下列選出在寄存器的輸入端或輸出端與各個相應的屏蔽開關的輸入端之間的連接；以及在多個寄存器的輸入端或輸出端與一個模-2加法器的輸入端之間的連接、和在加法器的輸出端與相應的屏蔽開關之間的連接；以及輸出端子(199)，它被連接到加法器序列的最后一個模-2加法器(167)的輸出端上。
8.一個發射機，包括信息信號的輸入端(301)；電源(205)；連接到電源上的微控制器(200)；在電路環路中的二進制寄存器序列(101-108)，其每一個后續寄存器的數值輸入端連接到前一個寄存器的輸出端上，最后一個寄存器(108)的輸出端連接到寄存器序列的第一個寄存器(101)的輸入端上；插在寄存器序列的各個相應的相鄰的寄存器對之間的一個或多個模-2加法器(115-117)，每個加法器的第一個輸入端被連接到前一個寄存器的輸出端上并且其一個輸出端連接到寄存器對的后續寄存器的輸入端上，以及每個加法器的第二個輸入端連接到寄存器序列的最后一個寄存器(108)的輸出端上；時鐘信號線(130)，連接到寄存器序列的每個寄存器的時鐘輸入端上，從而當時鐘信號通過時鐘信號線傳輸到時，每個寄存器開始輸出在那時在該寄存器的數值輸入端上正在接收的值，并且繼續輸出那個值直到第二個時鐘信號到達而不管該輸入端值的任何后續改變；設備(135)，用于在Galois線性反饋移位寄存器啟動時初始化每個寄存器的值以產生一個初始值；模-2加法器(160-167)序列，該加法器序列中每個后續加法器的第一個輸入端被連接到該加法器序列的前一個加法器的輸出端上；多個屏蔽開關(171-178)，包括第一個屏蔽開關(179)，它的一個輸出端被連接到加法器序列的第一個加法器的第一個輸入端上，以及還包括各個后續屏蔽開關，它們的輸出端連接到加法器序列中的加法器的各個相應的第二個輸入端上；相應的屏蔽值輸入線(191-198)，用于根據由微控制器自動挑選的屏蔽值為每個屏蔽開關設置屏蔽開關值；設在寄存器(101-108)的輸入端或輸出端和每個屏蔽開關(191-198)之間的連接網絡(121-137)，其每個連接網絡由下列中選出在寄存器的輸入或輸出端與各個相應的屏蔽開關的輸入端之間的連接；以及在多個寄存器的輸入端或輸出端與模-2加法器的相應的輸入端之間的連接、以及在加法器的輸出端和相應的屏蔽開關之間的連接；一個擴展器(303)，用于根據加法器序列的最后一個模-2加法器的輸出值擴展信息信號；以及發射裝置(304)，用于把擴展信息信號傳送到傳播媒體(305)。
9.一個接收機，包括接收設備(321)，用于接收來自傳播媒體(305)的擴展信息信號；一個電源(205)；一個微控制器(200)，連接到電源上；在電路環路中的二進制寄存器(101-108)序列，其每個后續寄存器的數值輸入端連接到前一個寄存器的輸出端，最后一個寄存器(108)的輸出端連接到寄存器序列的第一個寄存器(101)的輸入端上；插在寄存器序列的各個相應的相鄰的后續寄存器對之間的一個或多個模-2加法器(115-117)，每個加法器的第一個輸入端被連接到前一個加法器的輸出端上并且其一個輸出端連接到寄存器對的后續寄存器輸入端上，以及每個加法器的第二個輸入端連接到寄存器序列的最后的寄存器(108)的輸出端上；時鐘信號線(130)，連接到寄存器序列的每個寄存器(101-108)的時鐘輸入端上，從而當時鐘信號經過時鐘信號線傳送到時，每個寄存器開始輸出在那時在該寄存器的數值輸入端上正在接收的值，并且繼續輸入那個值直到下一個時鐘信號到達而不管該輸入端的任何后來的改變；設備(135)，用于在Galois線性反饋移位寄存器啟動時初始化每個寄存器的值以產生初始值；模-2加法器(160-167)序列，該加法器序列中的每個后續加法器的第一個輸入端被連接到該加法器序列中的前一個加法器的輸出端；多個屏蔽開關(171-178)，包括第一個屏蔽開關，它的一個輸出端被連接到加法器序列的第一個加法器的第一個輸入端上，以及還包括各個后續的屏蔽開關，它們的輸出端連接到加法器序列中的加法器的各個相應的第二個端上；相應的屏蔽值輸入線(191-198)，用于根據由微控制器自動選擇的屏蔽值為每個屏蔽開關設置屏蔽開關的值；設在寄存器(101-108)的輸入端或輸出端與每個屏蔽開關(191-198)之間連接網絡(121-137)，其每個連接網絡由下列中選出在寄存器的輸入或輸出端與各個相應的屏蔽開關的輸入端之間的連接；以及在多個寄存器的輸入端或輸出端與模-2加法器的相應的輸入端之間的連接、和在加法器的輸出端與相應的屏蔽開關之間的連接；一個解擴器(322)，用于根據加法器序列的最后一個模-2加法器的輸出值對擴展信息信號進行解擴以產生恢復的信息信號；以及用于提供恢復信息信號的輸出端(324)。
10.一種運行遞歸系統的方法，其輸出依賴于多個先前的輸出處理多個先前的輸出以獲取處理過的值；存儲處理過的值；根據處理過的值確定新的輸出；并且逆處理所述處理過的值以獲取先前的輸出。
全文摘要
m－序列是擴譜系統用于產生PN碼的基本序列。當收到信號時移動單元必須能靈活的在m序列中跳轉以便于發現所傳輸信號的m－序列，這樣移動單元就能同步。跳轉是通過為一個線性反饋移位寄存器(LFSR)附加一個屏蔽裝置來完成的。一種用于產生m－序列的特別的LSFR是Galois LFSR。當把屏蔽裝置附加到Galois LFSR時，會產生一個問題，這是因為當跳到一個不同的m－序列時，首先輸出的序列成分可能不是一個m－序列(換句話說，跳轉破壞了輸出結果)。本發明提供了用于Galois LFSR的級聯的屏蔽裝置電路，它可以防止在跳轉期間破壞m－序列。一個獨立的屏蔽裝置的另外一個實施方案也被揭示。
文檔編號H04J13/00GK1451206SQ00806831
公開日2003年10月22日 申請日期2000年12月22日 優先權日1999年12月29日
發明者D·J·格林霍 申請人:皇家菲利浦電子有限公司