一種基于片上變壓器的邊緣組合式數字倍頻器的制造方法
【專利摘要】一種基于片上變壓器的邊緣組合式數字倍頻器，涉及數字倍頻器。設有第一、第二邊緣組合器和基于片上變壓器的雙極點負載網絡；第一、二邊緣組合器的輸入信號均由2n個相位差為360°/2n的信號組成，第一邊緣組合器輸出端連接片上變壓器的初級線圈一端和輸入電容上極板，第二邊緣組合器輸出端連接片上變壓器的初級線圈另一端和輸入電容下極板，片上變壓器的初級線圈中間節點接第一和第二邊緣組合器的供電電壓或整個基于片上變壓器的邊緣組合式數字倍頻器的供電電壓；片上變壓器的次級線圈一端連接輸出電容的上極板作為輸出信號的正極，片上變壓器的次級線圈另一端連接輸出電容的下極板作為輸出信號的負極；片上變壓器的次級線圈中間節點接地。
【專利說明】
一種基于片上變壓器的邊緣組合式數字倍頻器
技術領域
[0001] 本實用新型涉及數字倍頻器，尤其是涉及一種基于片上變壓器的邊緣組合式數字 倍頻器。
【背景技術】
[0002] 隨著現代半導體工業的高速發展，深亞微米的數字CMOS工藝持續地向更小的尺寸 演進，從90nm到65nm，隨后是40nm，28nnr··，單元面積娃片的加工成本在量產時依然能夠保 持在大約0.1~0.2美金/mm 2;而對于集成電路而言，與之伴隨的是更小的芯片尺寸、更快的 工作速度和更低的功耗。因此受益于現代先進半導體技術的飛速發展，不管是消費類電子 產品、移動電話、藍牙模塊，還是雷達探測、衛星通信、工業部門和消費者都可以以更低的成 本獲得更佳的功能體驗。
[0003] 然而，在深亞微米的數字CMOS工藝飛速發展的浪潮中，基于傳統模擬技術的射頻/ 微波/毫米波集成電路依然依賴于SiGe BiCMOS、RF CMOS或GaAs工藝，即對于襯底、晶體管、 及金屬線厚度等提出更高的要求，因此相對于數字電路而言，射頻前端收發機的成本高昂 了許多；同時，由于射頻前端及數字基帶均需采用不同半導體工藝的結果，造成了射頻/模 擬/數字電路S0C(片上系統）系統級芯片發展緩慢。因此，采用數字技術來設計射頻/微波/ 毫米波集成電路是降低射頻前端收發機成本和提高片上系統芯片集成度的有效途徑之一。
[0004] 傳統的邊緣組合式(Edge Combining)數字倍頻器的結構框圖如圖1所示，該電路 由邊緣組合器(EC1、EC2)以及負載(Z1、Z2)組成，2n個輸入信號由2n個相位差為360°/2n的 周期性信號組成(η為偶數自然數）。圖2是傳統邊緣組合式數字倍頻器的一個示例，在該倍 頻器中輸入信號為η組相位差為180°/η的差分信號對(共2η個相位），其中η為偶數自然數。 為表述方便這里把相位為0°、180° Χ1/η、180° Χ2/η···、180° Χ(2η-1)/η、360°的信號按順 序稱為P〇、Pl、···、Ρ2η-1，其中Pn+i與Pi(i = 1、2···)相位差為180°。如圖2所不，邊緣組合器模塊 由2n組共源共柵(Cascode)NMOS晶體管（也可以是PM0S、Bipolar等類型的晶體管)Nl cs,〇~ Nlcs,n-~N2cs,n-i以及Nl cg,〇~Nlcg,n-卜吧％。~N2cg,n-i組成，電感LjPL2為電路負載。只 有當連接串聯的匪0S晶體管的兩個信號同時為高電平時，該支路才有電流，且把輸出端下 拉到低電平。因此，通過對2n個信號進行有規律的排列連接到EC倍頻器中，讓每個Τ ιη/η(Τιη 為輸入信號的周期）的時間段內只有一個支路導通并把輸出端電位下拉到低電平，具體波 形示意圖如圖3所示。結果，在輸出端可以獲得周期為Τ ιη/η的信號，即輸出信號頻率是輸入 信號頻率的η倍，電路實現了η倍頻的作用（[l]Hong-Yi Huang and Jian-Hong Shen，〃A DLL-based programmable clock generator using threshold-trigger delay element and circular edge combiner,^ΙΕΕΕ Asia-Pacific Conference on Advanced System Integrated Circuits(AP-ASIC2004)，pp·76-79，Aug.2004;[2]M.Gholami，M.Sharifkhani and M.Hashemi，"a novel parallel architecture for low voltage-low power dll-based frequency multiplier，〃IEEE 6th International Conference on Design& Technology of Integrated Systems in Nanoscale Era(DTIS)，2011)〇
[0005] 假設輸入信號均為方波，且沒有噪聲，此時EC倍頻器中流過每個負載的電流可以 分解為η個電流脈沖信號，如圖4所示。由于每個信號是周期性的脈沖信號，因此每個信號可 由傅立葉級數來表示。為簡化分析起見，我們假設EC倍頻器的輸入輸出信號的電平轉換都 是理想的，即上升/下降時間均為0。以輸出端分解后的第一個信號1_,〇為例，其傅立葉級數 的系數可表不為（[3]F._R .Liao, S._S.Lu，"A waveform-dependent phase-noise analysis for edge-combining DLL frequency multipliers,^IEEE Trans. on Microwave Theory and Techniques,vol.60,no.4,pp.1086-1096,Apr.2012)：
[0006]
[0007]其中，IQ為輸出信號流過負載阻抗的電流幅度，ωιη為輸入信號角頻率，k為諧波 數。所以IecU(t)可表示為
[0009]同樣地，輸出電流信號的其他分量也可以用同樣的方式獲得。由此可見，輸出電流 信號可以表不為：
[0013]假設EC倍頻器的負載阻抗為ZoaFLfZo)，則輸出電壓信號的幅值為：
[0015] 如果沒有相位誤差，占空比失真（Duty Cycle Distortion,DCD)和信號上升/下降 時間失配，式(4)可以簡化為：
[0017] 其中1為整數。式(6)表示合成后的EC輸出信號頻率是輸入信號頻率的N倍，且沒有 輸入信號的h次諧波分量，其中h為不等于1XN(1為整數）的自然數，輸出理想電壓幅度為2 (Ιο/2π) XZo。
[0018] 然而，當輸入η組差分信號間存在相位誤差以及信號本身存在占空比失真、信號上 升/下降時間存在失配時，式(4)中Ak在k#lXN時不再等于零，因此在輸出端引入了各次諧 波分量，且其大小與相位誤差大小以及信號本身的占空比失真程度和上升/下降時間失配 程度有關。由于諧波分量的存在，對射頻/微波/毫米波前端收發機系統的性能造成了極其 惡劣的影響，如在窄帶接收機中，諧波分量將增加相鄰通道的噪聲水平，降低收發機的靈敏 度;在微波/_米波收發機系統中，諧波分量過大將破壞國際規范中對諧波分量最大輸出功 率的要求。因而，需要采用具有濾波功能的負載來抑制一些不必要的諧波分量，如電感負載 等（[4]0·Casha，et·al，''Analysis of the spur characteristics of edge-combining DLL-based frequency multiplier，〃IEEE Trans.on Circuits and Systems II,vol.56, no·2，pp·132-136，Feb·2009;[5]A.Ojani，et.al，''Modeling and analysis of harmonic spurs in DLL-based frequency multiplier,^ΙΕΕΕ Trans.on Circuits and Systems I,vol.61,no.11,pp.3075-3084,Nov.2014)〇
[0019] 基于硅襯底的平面集成電感由于其本身的特性，品質因子不高，因而在作為電路 負載時其濾波能力有限，尤其用在邊緣組合式數字倍頻器中，單一的電感或者簡單的電感 電容網絡很難有效抑制由于輸入信號的非理想性和EC電路本身晶體管失配所產生的諧波 信號。
【發明內容】
[0020] 本實用新型的目的在于針對現有的邊緣組合式數字倍頻器存在的上述問題，提供 一種采用片上變壓器負載網絡組成具有兩對共輒極點的負載阻抗網絡，可改善傳統邊緣組 合式數字倍頻器的濾波性能和帶寬性能，具有寬帶、高諧波抑制功能的基于片上變壓器的 邊緣組合式數字倍頻器。
[0021] 本實用新型設有第一邊緣組合器、第二邊緣組合器、基于片上變壓器的雙極點負 載網絡；
[0022]所述第一邊緣組合器和第二邊緣組合器的輸入信號均由2n個相位差為360°/2n的 信號組成，第一邊緣組合器的輸出端連接片上變壓器的初級線圈一端和輸入電容的上極 板，第二邊緣組合器的輸出端連接片上變壓器的初級線圈的另一端和輸入電容的下極板， 片上變壓器的初級線圈中間節點接第一邊緣組合器和第二邊緣組合器的供電電壓或整個 基于片上變壓器的邊緣組合式數字倍頻器的供電電壓;片上變壓器的次級線圈一端連接輸 出電容的上極板作為輸出信號的正極，片上變壓器的次級線圈另一端連接輸出電容的下極 板作為輸出信號的負極;片上變壓器的次級線圈中間節點接地或接下一級電路模塊的偏置 電壓或懸空。
[0023] 所述邊緣組合器可由2n組晶體管組成，電路負載部分由片上差分變壓器、輸入電 容和輸出電容組成，η為偶數自然數，所述晶體管采用共源共柵NM0S晶體管、共源共柵PM0S 晶體管、共源共柵Bipolar晶體管中的一種;差分變壓器初級線圈中間節點接電源電壓，用 以給整個基于片上變壓器的邊緣組合式數字倍頻器供電，次級線圈中間節點接地或接下一 級電路的偏置電壓或懸空；在第一邊緣組合器中，晶體管NU S>1的源極接地，?=0，1···(η-1)，晶體管Nlcs, i的漏極連接晶體管Nlcg, i的源極，i = 0，1…（η-1)，晶體管Nlcs, i的柵極連接 信號pn+1+2xi，其中1 = 0，1一（11/2-1);當1大于（11/2-1)時，晶體管~1。〇的柵極連接信號 p1+2xi-n，其中 1=11/2，（11/2+1)'"(11-1);晶體管附^的柵極[1 = 0，1'"(11-1)]分別連接信號 p2Xl，其中? = (Μ···(η-1);晶體管Nlcg>1的漏極[i = 0，l"_(n-l)]共同連接片上變壓器的初 級線圈的一端和輸入電容的上極板;在第二邊緣組合器中，晶體管N2CS>1的源極接地[i=0， 1…（η-1)]，晶體管N2 CS, i的漏極連接晶體管N2cg, i的源極[i = 0，1…（n-1)]，晶體管N2CS, i的 柵極連接信號pn+2+2xi，其中i = 0，1…(n/2-2);當i大于n/2-2時，晶體管N2CS, i的柵極連接信 號p2xi-n+2，其中i =n/2-l，n/2+l…（n-1);晶體管N2cg,i的柵極[i =0，1…（n-1)]分別連接信 號ρ2χ1+1，其中? = (Μ···(η-1);晶體管N2cg>1的漏極[? = (Μ···(η-1)]共同連接片上變壓器的 初級線圈的另一端和輸入電容的下極板;片上變壓器的初級線圈中間節點接邊緣組合器的 供電電壓或整個倍頻器的供電電壓;片上變壓器的次級線圈的一端連接輸出電容的上極板 作為輸出信號的正極，片上變壓器的次級線圈的另一端連接輸出電容的下極板作為輸出信 號的負極；片上變壓器的次級線圈中間節點可接地或接下一級電路模塊的偏置電壓或懸 空。
[0024] 本實用新型的負載阻抗網絡與傳統的電感阻抗網絡的頻率響應、帶寬和濾波性能 對比。由于輸入信號的非理想性和邊緣組合邏輯電路中晶體管的失配原因，造成輸出電流 Iec中除了所要的在NXFin頻率點的電流信號外，還存在眾多輸入信號Fin的諧波信號，其 中最大諧波位于N X Fin頻率附近，如(N± 1 )Fin、（N± 2)Fin等頻率點。在傳統的以電感為負 載的邊緣組合式數字倍頻器中，當用在窄帶系統時，Fin的諧波信號可能落入相鄰的頻道 中，提高相鄰頻道的噪聲水平，降低相鄰頻道的靈敏度；當用在寬帶系統時，諧波分量距離 帶寬上下限太近，以至于對諧波的抑制十分有限，同時由于電感負載是單極點系統，只能在 通帶外產生-20dB/dec的諧波抑制能力，因此對諧波的抑制有限。如若采用本實用新型所提 的變壓器和電容組成的負載網絡系統，將在負載端產生兩對共輒極點，由于可以通過設計 片上變壓器選取不同的Lp、Ls和Cp、Cs的值以及設計不同的變壓器互感值M，使得極點fp和 fn位于所需頻率N X Fin的兩邊，不僅可以獲得平穩的寬帶特性，還可以產生-40dB/dec的帶 外濾波性能，可以更加有效地抑制NXFin附件的諧波信號。同時還可以通過調整fp和fn極 點的位置來調整通帶帶寬的大小，可獲得比傳統倍頻器更寬的帶寬。
【附圖說明】
[0025] 圖1為傳統的邊緣組合式倍頻器結構框圖。
[0026] 圖2為傳統的邊緣組合式倍頻器實現電路圖。
[0027]圖3為邊緣組合式數字倍頻器工作原理波形示意圖。
[0028] 圖4為邊緣組合式數字倍頻器的輸出分解為一系列周期性脈沖信號。
[0029] 圖5為本實用新型實施例的電路組成示意圖。
[0030] 圖6為本實用新型實施例的實現方式之一。
[0031] 圖7為本實用新型實施例的負載端半邊小信號等效電路圖。
[0032] 圖8為本實用新型實施例的負載網絡與傳統的電感負載網絡的頻率響應、帶寬、濾 波性能對比。
【具體實施方式】
[0033] 以下實施例將結合附圖對本實用新型作進一步的說明。
[0034]如圖5所示，本實用新型設有第一邊緣組合器EC1、第二邊緣組合器EC2、基于片上 變壓器的雙極點負載網絡G;
[0035]所述第一邊緣組合器EC1和第二邊緣組合器EC2的輸入信號均由2n個相位差為 360°/2n的信號組成，第一邊緣組合器EC1的輸出端連接片上變壓器的初級線圈一端和輸入 電容Cp的上極板，第二邊緣組合器EC2的輸出端連接片上變壓器的初級線圈的另一端和輸 入電容Cp的下極板，片上變壓器的初級線圈中間節點CTP接第一邊緣組合器EC1和第二邊緣 組合器EC2的供電電壓或整個基于片上變壓器的邊緣組合式數字倍頻器的供電電壓；片上 變壓器的次級線圈一端連接輸出電容Cs的上極板作為輸出信號Vout的正極，片上變壓器的 次級線圈另一端連接輸出電容Cs的下極板作為輸出信號Vout的負極;片上變壓器的次級線 圈中間節點CTS接地或接下一級電路模塊的偏置電壓或懸空。
[0036] 如圖6所示為本實用新型所提的倍頻器的實現方式之一的電路示意圖，所述邊緣 組合器可由 2n 組晶體管 Nlcs,〇 ~Nlcs,n-~N2cs,n-!以及 Nlcg,〇 ~Nlcg,n-~吧％" 組成，電路負載部分由片上差分變壓器和電容CP、C S組成，n為偶數自然數，所述晶體管可采 用共源共柵匪0S晶體管、共源共柵PM0S晶體管、共源共柵Bipolar晶體管等中的一種。差分 變壓器初級線圈中間節點CTP可接電源電壓等用以給整個基于片上變壓器的邊緣組合式數 字倍頻器供電，次級線圈中間節點CTS可接地或接下一級電路的偏置電壓或懸空。在第一邊 緣組合器EC1中，晶體管Nl cs,i的源極接地[i = 0，1…(n-Ι)]，晶體管Nlcs,i的漏極連接晶體管 附心的源極[丨=0，卜.（11-1)]，晶體管附^的柵極連接信號? 11+1+2幻，其中丨=0，卜.（11/2-1);當丨大于(11/2-1)時，晶體管價心的柵極連接信號？1+2幻- 11，其中丨=11/2，（11/2+1》"（11-1);晶體管Nlcg>1的柵極[? = (Μ···(η-1)]分別連接信號p2Xl，其中? = (Μ···(η-1);晶體管 Nlcg>1的漏極[? = 0，1···(η-1)]共同連接片上變壓器的初級線圈的一端和輸入電容Cp的上 極板。在第二邊緣組合器EC2中，晶體管N2 CS>1的源極接地[?=(Μ···(η-1)]，晶體管N2CS>1的 漏極連接晶體管N2 cg,i的源極[i = 0，1…(n-Ι)]，晶體管N2CS,i的柵極連接信號?"+2+2幻，其中i =0，1…(n/2-2);當i大于n/2-2時，晶體管N2CS,i的柵極連接信號?2>^- n+2，其中i =n/2-l，n/ 2+卜_(11-1);晶體管呢心的柵極[1 = 0，卜_(11-1)]分別連接信號？2>^+1，其中1 = 0，卜_(11-1);晶體管N2cg>1的漏極[?=0，1···(η-1)]共同連接片上變壓器的初級線圈的另一端和輸入 電容Cp的下極板。片上變壓器的初級線圈中間節點CTP接邊緣組合器的供電電壓或整個倍 頻器的供電電壓；片上變壓器的次級線圈的一端連接輸出電容Cs的上極板作為輸出信號 Vout的正極，片上變壓器的次級線圈的另一端連接輸出電容Cs的下極板作為輸出信號Vout 的負極;片上變壓器的次級線圈中間節點CTS可接地或接下一級電路模塊的偏置電壓或懸 空。
[0037] 本實用新型的負載端半邊小信號等效電路圖如圖7所示，其中Iec為邊緣組合器輸 出的電流，由式(3)表示，Lp為變壓器初級電感，Rp為變壓器初級電感的等效寄生電阻，Cp為 接在變壓器初級線圈兩端的輸入電容，Ls為變壓器次級線圈的電感，Rs為變壓器次級電感 的等效寄生電阻，Cs為接在變壓器次級線圈兩端的輸出電容，Μ為變壓器的互感值。Vout為 變壓器次級線圈的輸出電壓，同時也是整個EC倍頻器的輸出電壓。由圖7的小信號等效電路 圖，可以得到Vout的表達式：
[0039]由式(7)可以看到，Vout的表達式中有兩對共輒極點：
[0043]圖8所示為本實用新型的負載阻抗網絡與傳統的電感阻抗網絡的頻率響應、帶寬 和濾波性能對比（在圖8中，標記A為本實用新型實施例的負載阻抗網絡頻率響應，B為傳統 的負載阻抗網絡頻率響應，C為輸出信號幅值）。由于輸入信號的非理想性和邊緣組合邏輯 電路中晶體管的失配原因，造成輸出電流Iec中除了所要的在NXFin頻率點的電流信號外， 還存在眾多輸入信號Fin的諧波信號，其中最大諧波位于N X Fin頻率附近，如(N± 1 )Fin、（N ±2)Fin等頻率點。在傳統的以電感為負載的EC倍頻器中，當用在窄帶系統時，Fin的諧波信 號可能落入相鄰的頻道中，提高相鄰頻道的噪聲水平，降低相鄰頻道的靈敏度；當用在寬帶 系統時，諧波分量距離帶寬上下限太近，以至于對諧波的抑制十分有限，同時由于電感負載 是單極點系統，只能在通帶外產生-20dB/dec的諧波抑制能力，因此對諧波的抑制有限。如 若采用本實用新型所提的變壓器和電容組成的負載網絡系統，將在負載端產生兩對共輒極 點，由于可以通過設計片上變壓器選取不同的Lp、Ls和Cp、Cs的值以及設計不同的變壓器互 感值M，使得極點fp和fn位于所需頻率NXFin的兩邊，不僅可以獲得平穩的寬帶特性，還可 以產生-40dB/dec的帶外濾波性能，可以更加有效地抑制NXFin附件的諧波信號。同時還可 以通過調整fp和fn極點的位置來調整通帶帶寬的大小，可獲得比傳統倍頻器更寬的帶寬。
【主權項】
1. 一種基于片上變壓器的邊緣組合式數字倍頻器，其特征在于設有第一邊緣組合器、 第二邊緣組合器、基于片上變壓器的雙極點負載網絡； 所述第一邊緣組合器和第二邊緣組合器的輸入信號均由2η個相位差為360°/2η的信號 組成，第一邊緣組合器的輸出端連接片上變壓器的初級線圈一端和輸入電容的上極板，第 二邊緣組合器的輸出端連接片上變壓器的初級線圈的另一端和輸入電容的下極板，片上變 壓器的初級線圈中間節點接第一邊緣組合器和第二邊緣組合器的供電電壓或整個基于片 上變壓器的邊緣組合式數字倍頻器的供電電壓;片上變壓器的次級線圈一端連接輸出電容 的上極板作為輸出信號的正極，片上變壓器的次級線圈另一端連接輸出電容的下極板作為 輸出信號的負極;片上變壓器的次級線圈中間節點接地。2. 如權利要求1所述一種基于片上變壓器的邊緣組合式數字倍頻器，其特征在于所述 邊緣組合器由2η組晶體管組成，電路負載部分由片上差分變壓器、輸入電容和輸出電容組 成，η為偶數自然數，所述晶體管采用共源共柵NMOS晶體管、共源共柵PMOS晶體管、共源共柵 Bipolar晶體管中的一種;差分變壓器初級線圈中間節點接電源電壓，用以給整個基于片上 變壓器的邊緣組合式數字倍頻器供電，次級線圈中間節點接地或接下一級電路的偏置電壓 或懸空;在第一邊緣組合器中，晶體管Nl cs>1的源極接地，i = 0，l"_(n-l)，晶體管Nlcs>1的漏 極連接晶體管附。8,:1的源極，丨=0，1."(11-1)，晶體管附。 3,：1的柵極連接信號口11+1+2\:1，其中1 = 0，1··(η/2-1);當i大于(n/2-l)時，晶體管Nlcs,i的柵極連接信號p1+2xi- n，其中i=n/2，（n/2 + 1)"_(11-1);晶體管附心的柵極[1 = 0，1'"(11-1)]分別連接信號?2幻，其中1=0，卜_(11-1); 晶體管NUg>1的漏極[? = 0，1···(η-1)]共同連接片上變壓器的初級線圈的一端和輸入電容 的上極板;在第二邊緣組合器中，晶體管吧。8>1的源極接地[?=0，1···(η-1)]，晶體管吧。 8>1的 漏極連接晶體管N2cg,i的源極[i = 0，1…(η-1)]，晶體管N2CS,i的柵極連接信號?"+2+2幻，其中i =0，1…(n/2-2);當i大于n/2-2時，晶體管N2CS,i的柵極連接信號?2>^- n+2，其中i =n/2-l，n/ 2+卜_(11-1);晶體管呢心的柵極[1 = 0，卜_(11-1)]分別連接信號？2>^+1，其中1 = 0，卜_(11-1);晶體管N2cg>1的漏極[?=0，1···(η-1)]共同連接片上變壓器的初級線圈的另一端和輸入 電容的下極板;片上變壓器的初級線圈中間節點接邊緣組合器的供電電壓或整個倍頻器的 供電電壓;片上變壓器的次級線圈的一端連接輸出電容的上極板作為輸出信號的正極，片 上變壓器的次級線圈的另一端連接輸出電容的下極板作為輸出信號的負極;片上變壓器的 次級線圈中間節點接地或接下一級電路模塊的偏置電壓或懸空。
【文檔編號】H03B19/14GK205647440SQ201620364588
【公開日】2016年10月12日
【申請日】2016年4月27日
【發明人】黃果池
【申請人】加馳（廈門）微電子技術有限公司