一種基于半速率時鐘恢復電路的串行器的制造方法
【專利摘要】一種基于半速率時鐘恢復電路的串行器，本實用新型涉及信號轉換領域，其旨在解決現有串行器存在相同串行器中不同的時鐘發生器采集時鐘頻率不匹配并導致輸出數據誤差較大，同時存在邏輯電路輸出電平毛刺，時鐘抖動和數據失真等技術問題。該結構主要包括第一時鐘發生器：輸出第一時鐘信號，用于構建信號采集時間窗口；第一多路復用電路：其采樣時鐘端口接收第一時鐘發生器輸出的第一時鐘信號，輸入端接收并行源信號且輸出端輸出混合信號；反饋時鐘發生器；第二多路復用電路；鑒相器。本實用新型用于信號的高速串行。
【專利說明】
一種基于半速率時鐘恢復電路的串行器
技術領域
[0001]本發明涉及信號轉換領域，具體涉及一種基于半速率時鐘恢復電路的串行器。
【背景技術】
[0002]串行器接收并行數據并將它轉換成串行比特流;輸入信號一般是8位并行數據，通常在上串行輸出鏈路傳輸時還會利用某種編碼方案將8位數據轉換成10位數據。解串器則是一個相反的過程。它接收串行數據，必要時進行解碼，再轉換為并行格式的數據。解串器還要恢復數據時鐘，并把時鐘和數據一起轉發給后續的元件。SerDes中這2個互補的元件提供了一種將原始并行數據轉換成串行數據從而進行高效傳輸的有效方式;在SerDes中還有一個鎖相環(PLL)模塊，它接收系統參考時鐘，并將它倍頻到相應的數據速率。獨立的取樣器模塊將使用這個倍頻過的時鐘鎖定輸入的串行數據。
[0003]現有的串行器，特別是，集成電路中采用一些光耦器件，影響了運行速率，并且耗電量也會上升；并且光耦串行裝置使用壽命不長，容易造成卡頓;存在時鐘抖動和數據抖動;缺乏檢測校驗接口。
【發明內容】
[0004]針對上述現有技術，本發明目的在于提供一種基于半速率時鐘恢復電路的串行器，其旨在解決現有串行器存在相同串行器中不同的時鐘發生器采集時鐘頻率不匹配并導致輸出數據誤差較大，同時存在邏輯電路輸出電平毛刺，時鐘抖動和數據失真等技術問題。
[0005]為達到上述目的，本發明采用的技術方案如下:
[0006]—種基于半速率時鐘恢復電路的串行器，包括并行源信號，還包括第一時鐘發生器:輸出第一時鐘信號，用于構建信號采集時間窗口；第一多路復用電路:其采樣時鐘端口接收第一時鐘發生器輸出的第一時鐘信號，輸入端接收并行源信號且輸出端輸出混合信號;反饋時鐘發生器:接收第一時鐘發生器輸出的第一時鐘信號以獲得基準時鐘，輸出反饋時鐘信號，用于構建延時信號采集時間窗口 ；第二多路復用電路:其采樣時鐘端口接收反饋時鐘發生器輸出的反饋時鐘信號，輸入端接收第一多路復用電路輸出的混合信號且輸出端輸出串行信號；第二時鐘發生器:輸出第二時鐘信號，用于構建恢復信號采集時間窗口；時鐘數據恢復電路:具有半數字內外環結構，其內環路接收第二時鐘發生器輸出的第二時鐘信號接收串行信號，輸出相對于串行信號半頻率的并行信號。
[0007]上述方案中，優選地，所述的時鐘數據恢復電路，包括內環路:其中包括鎖相環，鎖相環輸出多相時鐘信號；與鎖相環連接的外環路:其中包括構成時鐘恢復環路的鑒相器，數字濾波器和相位內插器，串行信號由鑒相器輸入端輸入且多相時鐘信號由相位內插器輸入。串行信號經過半速率的時鐘采樣后轉換成兩個的并行數據，然后經鑒相器比較產生相位判決信息。相位判決信息同時送給數字濾波器的比例和積分環節，最后產生相位控制信息送給相位內插器。半頻率的并行信號是串行信號的表征，實現了輸出信號的反饋與檢測。
[0008]所述的鑒相器，包括采樣電路觸發電路、判決電路、雙沿觸發電路;采樣電路觸發電路分別在四路互為正交的時鐘脈沖clk0、clk90、clkl80、clk270的控制下對輸入數據進行采樣，分別輸出時鐘脈沖clkO下的采樣數據、時鐘脈沖clk90下的采樣數據、時鐘脈沖clklSO下的采樣數據、時鐘脈沖clk270下的采樣數據;所述時鐘脈沖clk90的上升沿相對于時鐘脈沖clkO延遲T/4到來，所述時鐘脈沖clkl80的上升沿相對于時鐘脈沖clk90延遲T/4到來，所述時鐘脈沖clk270的上升沿相對于時鐘脈沖clkl80延遲T/4到來，T為時鐘脈沖clk0、clk90、clkl80、clk270 的周期；
[0009]所述的鑒相器，還包括重新同步觸發電路，在時鐘脈沖clklSO控制下將采樣電路觸發電路輸出的時鐘脈沖clkO下的采樣數據、時鐘脈沖clk90下的采樣數據進行同步輸出，在時鐘脈沖clkO控制下將采樣電路觸發電路輸出的時鐘脈沖elk 180下的采樣數據、時鐘脈沖clk270下的采樣數據進行同步輸出；判決電路將經重新同步觸發電路處理后的時鐘脈沖clkO下的采樣數據與時鐘脈沖clk90下的采樣數據進行異或，將來自重新同步觸發電路的時鐘脈沖c I k90下的采樣數據與采樣電路觸發電路直接輸出的時鐘脈沖c I k 180下的采樣數據進行異或，將經重新同步觸發電路處理后的時鐘脈沖clklSO下的采樣數據與時鐘脈沖clk270下的采樣數據進行異或，將來自重新同步觸發電路的時鐘脈沖clk270下的采樣數據與來自采樣電路觸發電路的時鐘脈沖clkO下的采樣數據進行異或，分別得到判決指示信號Up1、Up2、Dn1、Dn2;雙沿觸發電路接收判決指示信號Up1、Up2使能雙沿觸發電路輸出UP信號，判決指示信號Dnl、Dn2使能雙沿觸發電路輸出DN信號;在時鐘脈沖clk270控制下雙沿觸發電路接收判決指示信號Upl、判決指示信號Dnl使能雙沿觸發電路同步輸出匹配UP信號與DN信號，在時鐘脈沖clk90控制下雙沿觸發電路接收判決指示信號Up2、判決指示信號Dn2使能雙沿觸發電路同步輸出匹配UP信號與DN信號。
[0010]上述方案中，第三多路復用電路:其采樣時鐘端口接收反饋時鐘發生器輸出的反饋時鐘信號，輸入端接收高低邏輯電平且輸出端輸出差分信號。反饋時鐘信號生成過程中會存在較大的損耗，第三多路復用器對輸入信號進行鉗制和差分，使得反饋時鐘信號對于下位電路有更高的識別度，增加器件響應速度。
[0011]上述方案中，所述的反饋時鐘發生器，包括相位檢測電路:接收并比較反向的第一時鐘信號和差分信號，輸出第一比較信號;升壓-降壓電路:接收第一比較信號，輸出控制電壓信號;復位電路:輸出開關信號至升壓-降壓電路;分頻電路:接收第一時鐘信號，輸出半頻率的第一時鐘信號;延時電路:接收控制電壓信號以調整延時時間，并接收分頻電路輸出的時鐘信號，輸出反饋時鐘信號。相位檢測電路將一個相位內的反轉的第一時鐘信號比對第三多路復用電路輸出端差分信號，具體地，將反轉的第一時鐘信號的上升沿與第三多路復用電路的差分信號的邊沿。當相位檢測電路輸出的比較信號為邏輯高電平，即說明反轉的第一時鐘信號與第三多路復用電路的差分信號不匹配。延時電路的延時范圍會對控制電壓范圍造成影響，具體地，降低延時電路的階次，減少延時時間范圍，能夠降低電路復雜度和電量消耗，并且進一步降低噪聲和抖動;抖動降低后，能夠增加對多路復用電路施加的采集時間窗口，數據能夠更多更快地通過轉換器件。
[0012]上述方案中，優選地，所述的復位電路，包括第一比較器:輸出第二比較信號；第二比較器:輸出第三比較信號；第一或門:接收第一比較信號和第二比較信號；與第一或門依次串聯的第一反相器，第二反相器和緩沖器;第二或門:其輸入端連接有第一或門的輸出端和第二反相器的輸出端;第三反相器:其輸入端連接第二或門的輸出端;第一三極管:基極連接第三反相器的輸出端，發射極連接電路高電端;第二三極管:基極連接第二或門的輸出端，發射極連接電路低電端;第一節點為第一或門的輸出端，連接至延時電路;第二節點為緩沖器的輸出端，連接至升壓-降壓電路的輸出端；第三節點為第一三極管的集電極電位端，連接至第三多路復用電路;第四節點為參考電壓電位點。復位電路輸出的開關信號基于升壓-降壓電路輸出的控制電壓水平。升壓-降壓電路具有高閾值電壓和低閾值電壓，當控制電壓水平低于低閾值電壓且高于高閾值電壓，復位電路關閉升壓-降壓電路，并將控制電壓水平重置為介于低閾值電壓和高閾值電壓之間，具體地，重置為電源電壓的50%。高閾值電壓范圍和低閾值電壓范圍分別為電源電壓O至30%和85%至100%。復位電路對延時電路的控制，能夠進一步控制對第一多路復用電路的采樣開窗時間，提升了系統對數據波形的識別和判決速度。
[0013]上述方案中，優選地，第二時鐘信號速率為第一時鐘信號的二分之一。提供時鐘數據恢復電路的系統時鐘;所述正交的時鐘脈沖，由壓控振蕩器產生或由能產生四路互為正交時鐘脈沖的信號發生器產生。
[0014]與現有技術相比，本發明的有益效果為:通過數據信號自反饋對采集時鐘進行調制以控制采集窗口寬度，獲得更加合理的并行信號轉串行信號自反饋調制電路結構;數據波形上升沿時間和下降沿時間顯著降低;從根本上消除了產生錯誤配對的情況，大大減小了純組合邏輯產生的毛刺。
【附圖說明】
[0015]圖1為本發明模塊連接關系示意圖；
[0016]圖2為本發明復位電路的實施例；
[0017]圖3為本發明延時電路的實施例；
[0018]圖4為本發明鑒相器的實施例。
【具體實施方式】
[0019]本說明書中公開的所有特征，或公開的所有方法或過程中的步驟，除了互相排斥的特征，步驟以外，均可以以任何方式組合。
[0020]下面結合附圖對本發明做進一步說明:
[0021]圖1為本發明模塊連接關系示意圖，一種基于半速率時鐘恢復電路的串行器，第一時鐘發生器和第二時鐘發生器，考慮具體實施環境，可使用電子系統中處理器的標準脈沖輸出端進行代替。在信號轉換運行過程中，第一時鐘信號和串行信號在反饋時鐘發生器的等效延時鎖相環中被鎖定，串行信號時鐘速率為第一時鐘信號時鐘速率或反轉的第一時鐘信號時鐘速率的一半。
[0022]實施例1
[0023]圖2為本發明復位電路的實施例，本實施例中反相器U4和反相器U5為最簡延時器件，可選用所述的延時電路替換反相器U4和反相器U5以獲得更好的初始化功能。替換后，第四節點為參考電壓輸入節點，其大小取決于選用的比較器和比較器所需要設定的閾值電壓，或門U3基于比較器Ul和比較器U2輸出的第二比較信號、第三比較信號，生成第一控制信號，或門U3輸出的第一控制信號發送至第一節點。延時電路將第一控制信號延時，延時區間取決于第四節點輸入的參考電壓，具體地，延時時間取決于第四節點輸入的參考電壓差的大小和參考電壓差加載到第一控制信號上所用的時間。
[0024]實施例2
[0025]圖3為本發明延時電路的實施例，串聯的緩沖器U9-U12，分級次被接入可調電容C1-C3;第五節點和第七節點為輸入節點，第六節點為輸出節點;第七節點接入升壓-降壓電路，升壓-降壓電路控制可調電容的容值，緩沖器U9-U12產生相位延遲。
[0026]實施例3
[0027]所述的升壓-降壓電路，S卩BOOST電路，可根據實際使用電路所占空間體積情況進行縮小替換;如，當需要更小的電路空間體積時，可以換選為電荷栗。電荷栗，其儲能器件可以是電容，輸出端為多個串聯且關于輸出端對稱的溝道互補式三極管的集電極和發射極，輸入端為多個三極管的基極，根據需要實現的邏輯在基極加入一定的邏輯門，實現電荷栗；相對于BOOST電路，電荷栗布板體積相對小，電路結構不需要電感，響應速度極快。
[0028]實施例4
[0029]圖4為本發明鑒相器的實施例，時鐘脈沖clkO下的采樣數據DO，時鐘脈沖clk90下的采樣數據D90，時鐘脈沖clklSO下的采樣數據D180即為連續采樣三次的數據樣本點，同理時鐘脈沖clkl80下的采樣數據D180，時鐘脈沖clk270下的采樣數據D270，時鐘脈沖clkO下的采樣數據DO也為連續采樣三次的數據樣本點(此時的DO即為D360)。因為一個半速率時鐘周期內(即等于兩個數據周期)，有兩組連續采樣三次的數據樣本點:(00，090，0180)和(D180，D270，D0)，因此下面分別解釋這兩組數據樣本點的后續處理情況，從而更容易理解鑒相器的工作原理。
[0030]第一組連續采樣三次的數據樣本點:00，090，0180。時鐘脈沖(311^0，(311^90和clklSO依次作用于觸發器301?303，連續三次采樣輸入數據data，因此產生了三個數據樣本點00，090，0180。其中00和090進行異或操作產生判決指示信號卯1;090和0180進行異或操作產生判決指示信號DnI。若要使信號Up I和Dn I在同一時刻輸出且有效，則要求DO，D90和D180在同一時刻輸出且有效，因此D0，D90和D180必須重新同步于一個時鐘信號。本發明使用clkl80作用于觸發器311和312，重新同步一次00和090，分別產生重新同步后的信號00_1和D90_l，再結合D180，通過異或門321和322，分別產生了判決指示信號Upl和Dnl ^lklSO之后的下一個時鐘沿是clk270，因此本發明使用clk270作用于雙沿觸發器331和332，再同步一次判決指示信號UpI和DnI，從而產生最終的UP和DN信號。
[0031]第二組連續采樣三次的數據樣本點:D180，D270，D0。同理，時鐘脈沖clkl80，clk270和clk0(此時的clkO即為(:11^60)依次作用于觸發器303，304和301，連續三次采樣輸入數據data，因此產生了三個數據樣本點D180，D270，D0(此時的DO即為D360)。其中D180和D270進行異或操作產生信號Up2;D270和DO進行異或操作產生信號Dn2。若要使信號Up2和Dn2在同一時刻輸出且有效，則要求D180，D270和DO在同一時刻輸出且有效，因此D180，D270和DO必須重新同步于一個時鐘信號。本發明使用clkO作用于觸發器313和314，重新同步一次D180和D270，分別產生D180_l和D270_l，再結合D0(此時的DO即為D360)，通過異或門323和324，分別產生了Up2和Dn2信號。clk0(此時的clkO即為clk360)之后的下一個時鐘沿是clk90，因此本發明使用clk90作用于雙沿觸發器331和332，再同步一次Up2和Dn2信號，從而產生最終的UP和DN信號。
[0032]以上所述，僅為本發明的【具體實施方式】，但本發明的保護范圍并不局限于此，任何屬于本技術領域的技術人員在本發明揭露的技術范圍內，可輕易想到的變化或替換，都應涵蓋在本發明的保護范圍之內。
【主權項】
1.一種基于半速率時鐘恢復電路的串行器，包括并行源信號，其特征在于，還包括 第一時鐘發生器:輸出第一時鐘信號，用于構建信號米集時間窗口； 第一多路復用電路:其采樣時鐘端口接收第一時鐘發生器輸出的第一時鐘信號，輸入端接收并行源信號且輸出端輸出混合信號； 反饋時鐘發生器:接收第一時鐘發生器輸出的第一時鐘信號以獲得基準時鐘，輸出反饋時鐘信號，用于構建延時信號采集時間窗口； 第二多路復用電路:其采樣時鐘端口接收反饋時鐘發生器輸出的反饋時鐘信號，輸入端接收第一多路復用電路輸出的混合信號且輸出端輸出串行信號； 第二時鐘發生器:輸出第二時鐘信號，用于構建恢復信號采集時間窗口； 時鐘數據恢復電路:具有半數字內外環結構，其內環路接收第二時鐘發生器輸出的第二時鐘信號接收串行信號，輸出相對于串行信號半頻率的并行信號； 所述的時鐘數據恢復電路，其內環路:其中包括鎖相環，鎖相環輸出多相時鐘信號，與鎖相環連接的外環路:其中包括構成時鐘恢復環路的鑒相器，數字濾波器和相位內插器，串行信號由鑒相器輸入端輸入且多相時鐘信號由相位內插器輸入； 所述的鑒相器，包括采樣電路觸發電路、判決電路、雙沿觸發電路和重新同步觸發電路，采樣電路觸發電路分別在四路互為正交的時鐘脈沖的控制下對輸入數據進行采樣。2.根據權利要求1所述的一種基于半速率時鐘恢復電路的串行器，其特征在于，還包括 第三多路復用電路:其采樣時鐘端口接收反饋時鐘發生器輸出的反饋時鐘信號，輸入端接收高低邏輯電平且輸出端輸出差分信號。3.根據權利要求1所述的一種基于半速率時鐘恢復電路的串行器，其特征在于，所述的反饋時鐘發生器，包括 相位檢測電路:接收并比較反向的第一時鐘信號和差分信號，輸出第一比較信號； 升壓-降壓電路:接收第一比較信號，輸出控制電壓信號； 復位電路:輸出開關信號至升壓-降壓電路； 分頻電路:接收第一時鐘信號，輸出半頻率的第一時鐘信號； 延時電路:接收控制電壓信號以調整延時時間，并接收分頻電路輸出的時鐘信號，輸出反饋時鐘信號。4.根據權利要求1所述的一種基于半速率時鐘恢復電路的串行器，其特征在于，所述正交的時鐘脈沖，由壓控振蕩器產生或由能產生四路互為正交時鐘脈沖的信號發生器產生。
【文檔編號】H03L7/085GK205596095SQ201620089990
【公開日】2016年9月21日
【申請日】2016年1月29日
【發明人】吳凱, 劉菲, 張建, 李成
【申請人】成都科創谷科技有限公司