電子設備的制造方法
【專利摘要】本公開的實施例涉及一種電子設備，包括：參考電流生成器，用于接收時鐘信號并且包括具有控制端子的晶體管；第一電路，包括：反相器，被耦合至時鐘信號；第一PMOS晶體管，具有被耦合至電源電壓的源極、漏極以及被耦合至變換晶體管的控制端子的柵極；第二PMOS晶體管，具有被耦合至第一PMOS晶體管的漏極的源極、被耦合至第一節點的漏極、以及被耦合至反相器的柵極，第一電容器，被耦合在第一節點和接地之間，第一比較器，具有被耦合至第一節點的非反相端子、被耦合至參考電壓的反相端子、以及輸出；觸發器，具有被耦合至邏輯高電壓的輸入、輸出、被耦合至第一比較器的輸出的時鐘輸入、以及復位輸入。
【專利說明】
電子設備
[00011本申請是2015年6月17日提交的、申請號為"201520419027.4"的、發明創造名稱為 "時鐘相移電路"的中國實用新型專利申請的分案申請。
技術領域
[0002] 本申請涉及電子學領域，并且更特別地，涉及用于對時鐘信號的相位進行移位的 電路。
【背景技術】
[0003] 諸如計算機、膝上型電腦、智能手機、平板電腦、電視機等的電子設備可能具有對 時鐘信號的相位進行移位的需要。當前用于對時鐘信號的相位進行移位的電路通常采用D 觸發器，D觸發器具有D輸入、Q輸出和觸發輸入。D觸發器在其D輸入接收時鐘信號，并且在其 觸發輸入接收對應于時鐘信號的使其頻率加倍的反相形式的信號。這一電路產生時鐘信號 的相移90度的信號。
[0004] 雖然這一所描述的相移電路可能在一些情況下有用，但是其遭受相移由在其觸發 輸入處的信號確定的缺點。在觸發輸入處生成該必需的信號以提供所期望的相移可能涉及 使用鎖相環，以及與其相關聯的相關聯復雜度（以及片上空間）。
[0005] 因此，需要以其他方式對時鐘的相位進行移位的新電路。 【實用新型內容】
[0006] 本公開的目的之一使提供一種對時鐘的相位進行移位的新電路。
[0007] 根據本公開的一個方面，提供了 一種電子設備，包括：
[0008] 第一電路，被配置成響應于具有第一邏輯電平的輸入信號，當跨接收輸入電流的 第一電容器的第一電壓超過閾值電壓時生成輸出控制信號，其中所述輸入電流與所述輸入 信號的頻率成比例；
[0009] 第二電路，被配置成響應于具有第二邏輯電平的所述輸入信號，當跨接收所述輸 入電流的第二電容器的第二電壓超過所述閾值電壓時生成輸出復位信號；以及
[0010]觸發器，被配置成響應于所述輸出控制信號而將信號輸出生成為具有所述第一邏 輯電平，以及響應于所述輸出復位信號而將所述信號輸出復位并且生成為具有所述第二邏 輯電平。
[0011]優選地，所述電子設備還包括變換電路，被配置成接收輸入信號并且生成所述輸 入電流，所述輸入電流與所述輸入信號的頻率以及變換電容器成比例。
[0012] 優選地，所述第一電壓超過所述閾值電壓所持續的時間基于第一比率，所述第一 比率是所述第一電容器的電容與所述變換電容器的電容的比率。
[0013] 優選地，所述信號輸出基于所述第一比率而與所述輸入信號在相位方面不同。
[0014] 優選地，第一電容器和第二電容器具有相同的電容。
[0015] 優選地，所述第二電壓超過所述閾值電壓所持續的時間基于第二比率，所述第二 比率是所述第二電容器的電容與所述變換電容器的電容的比率;并且其中所述信號輸出基 于所述第二比率而與所述輸入信號在占空比方面不同。
[0016] 優選地，所述電子設備還包括啟動電路，被配置成當所述輸入信號具有所述第一 邏輯電平時啟動所述第一電路并且當所述輸入信號具有所述第二邏輯電平時禁用所述第 一電路，以及當所述輸入信號具有所述第二邏輯電平時啟動所述第二電路并且當所述輸入 信號具有所述第一邏輯電平時禁用所述第二電路。
[0017] 優選地，所述啟動電路包括第一反相器和第二反相器，所述第一反相器被耦合以 接收所述輸入信號以及輸出所述輸入信號的反相信號至所述第一電路，所述第二反相器 被耦合至所述第一反相器以接收所述輸入信號的反相信號以及輸出所述輸入信號的反相 信號的反相信號至所述第二電路。
[0018] 優選地，所述第一電路包括：
[0019] 第一晶體管，與所述變換電路的輸出晶體管成電流鏡關系，使得所述輸入電流能 夠從其中流過；
[0020] 第一節點；
[0021] 第二晶體管，被配置成當所述輸入信號具有所述第一邏輯電平時，選擇性地允許 經過所述第一晶體管的所述輸入電流的流流經所述第二晶體管并且進入所述第一節點中；
[0022] 其中所述第一電容器被配置成由流經所述第一節點的所述輸入電流充電；以及
[0023] 比較器，被配置成將所述第一節點處的電壓與所述閾值電壓進行比較并且當所述 第一節點處的電壓超過所述閾值電壓時生成所述輸出控制信號；
[0024] 其中所述第一節點處的電壓是跨所述第一電容器的所述第一電壓。
[0025] 優選地，所述電子設備還包括第一電流吸收電路，被配置成基于具有所述第二邏 輯電平的所述輸入信號而從所述第一節點吸收電流。
[0026] 優選地，所述第一電流吸收電路包括：
[0027]第三晶體管，包括第一匪0S晶體管，所述第一匪0S晶體管具有被耦合至接地的源 極、被耦合至所述第一節點的漏極、以及被耦合以接收所述輸入信號的反相信號的柵極；以 及
[0028]第四晶體管，包括第二匪0S晶體管，所述第二匪0S晶體管具有被耦合至接地的源 極、被耦合至所述第一節點的漏極、以及被耦合至所述信號輸出的柵極。
[0029]優選地，所述第一晶體管包括第一 PM0S晶體管，所述第一 PM0S晶體管具有被親合 至電源的源極、漏極以及被耦合至所述輸出晶體管的柵極的柵極；以及所述第二晶體管包 括第二PM0S晶體管，所述第二PM0S晶體管具有被耦合至所述第一PM0S晶體管的漏極的源 極、被耦合至所述第一電容器的漏極、以及被耦合至所述輸入信號的反相信號的柵極。
[0030] 優選地，所述第二電路包括：
[0031] 第五晶體管，與所述變換電路的輸出晶體管成電流鏡關系，使得所述輸入電流能 夠從其中流過；
[0032] 第二節點；
[0033] 第六晶體管，被配置成當所述輸入信號具有所述第二邏輯電平時，選擇性地允許 經過所述第五晶體管的所述輸入電流的流流經所述第六晶體管并且進入所述第二節點中；
[0034] 比較器，被配置成將所述第二節點處的電壓與所述閾值電壓進行比較并且當所述 第二節點處的電壓超過所述閾值電壓時生成所述輸出復位信號；
[0035] 其中所述第二節點處的電壓是跨所述第二電容器的所述第二電壓。
[0036] 優選地，所述電子設備還包括第二電流吸收電路，被配置成基于具有所述第一邏 輯電平的所述輸入信號而從所述第二節點吸收電流。
[0037] 優選地，所述第二電流吸收電路包括：
[0038]第七晶體管，包括第三匪0S晶體管，所述第三匪0S晶體管具有被耦合至所述第二 節點的漏極、被耦合至接地的源極、以及被耦合至所述輸入信號的柵極。
[0039]優選地，所述第五晶體管包括第三PM0S晶體管，所述第三PM0S晶體管具有被耦合 至所述電源的源極、漏極、以及被耦合至所述輸出晶體管的柵極的柵極;所述第六晶體管包 括第四PM0S晶體管，所述第四PM0S晶體管具有被耦合至所述第五晶體管的漏極的源極、被 耦合至所述第二節點的漏極、以及被耦合至所述時鐘信號的柵極。
[0040] 根據本公開的另一方面，提供了另一種電子設備，包括：
[0041] 參考電流生成器，用于接收時鐘信號并且包括具有控制端子的晶體管；
[0042] 第一電路，包括：
[0043]反相器，被耦合至所述時鐘信號；
[0044]第一PM0S晶體管，具有被耦合至電源電壓的源極、漏極以及被耦合至所述變換晶 體管的所述控制端子的柵極；
[0045]第二PM0S晶體管，具有被耦合至所述第一 PM0S晶體管的漏極的源極、被耦合至第 一節點的漏極、以及被耦合至所述反相器的柵極，
[0046] 第一電容器，被耦合在所述第一節點和接地之間，
[0047] 第一比較器，具有被耦合至所述第一節點的非反相端子、被耦合至參考電壓的反 相端子、以及輸出；
[0048] 觸發器，具有被耦合至邏輯高電壓的輸入、輸出、被耦合至所述第一比較器的輸出 的時鐘輸入、以及復位輸入。
[0049] 優選地，所述電子設備還包括：
[0050] 第一電流吸收電路，包括：
[0051] 第一 NM0S晶體管，具有被耦合至所述第一節點的漏極、被耦合至接地的源極、以及 被耦合至所述參考電流生成器的柵極，以及
[0052] 第二NM0S晶體管，具有被耦合至所述第一節點的漏極、被耦合至接地的源極、以及 被耦合至所述觸發器的輸出的柵極。
[0053]優選地，所述電子設備還包括第二電路，所述第二電路包括：
[0054]第三PM0S晶體管，具有被耦合至所述電源的源極、漏極、以及被耦合至所述晶體管 的所述控制端子的柵極端子；
[0055]第四PM0S晶體管，具有被耦合至所述第三PM0S晶體管的漏極的源極、被耦合至第 二節點的漏極、以及被耦合至所述時鐘信號的柵極；
[0056]第二電容器，被耦合在所述第二節點與接地之間；
[0057]第二比較器，具有被耦合至所述第二節點的非反相端子、被耦合至所述閾值電壓 的反相端子、以及輸出；
[0058]輸出反相器，被耦合在所述第二比較器的輸出與所述觸發器的所述復位輸入之 間。
[0059] 優選地，所述電子設備還包括：
[0060] 第二電流吸收電路，包括第三匪0S晶體管，所述第三匪0S晶體管具有被耦合至所 述第二節點的漏極、被耦合至接地的源極、以及被耦合至所述反相器的柵極。
[0061] 本公開的實施例提供了對時鐘的相位進行移位的新電路，從而避免了相移由在其 觸發輸入處的信號確定的缺點。
【附圖說明】
[0062] 圖1是根據本公開的相移電路的示意框圖。
[0063] 圖2是根據本公開的相移電路的電路示意圖。
[0064] 圖3是圖1的相移電路在操作時的時序圖。
【具體實施方式】
[0065]以下將描述根據本實用新型的原理的通信系統的一個或多個實施例。這些所描述 的實施例僅為用于實施如僅僅由所附權利要求限定的本實用新型的技術的示例。附加地， 為了提供本實用新型和本實用新型的原理的重點描述，在本說明書中可能不描述實際實施 方式的不相關特征。
[0066] 參考圖1，現在描述用于輸入信號(諸如時鐘信號）的相移電路100。現在將總體上 描述相移電路1〇〇的操作，并且隨后將給出具體操作細節。
[0067] 相移電路100包括用于生成信號輸出CLK0UT的觸發器170。觸發器170在其D輸入處 接收表示邏輯高的電壓，并且在其Q輸出處提供信號輸出CLK0UT。觸發器170由第一電路130 進行時鐘控制，并且由第二電路150復位。第一和第二電路130、150接收時鐘信號CLKIN作 為輸入。
[0068]當時鐘信號CLKIN轉換成邏輯高時，第一電路130生成輸出控制信號，輸出控制信 號的上升沿對觸發器170進行時鐘控制。輸出控制信號的上升沿相對于時鐘信號CLKIN的上 升沿被延遲，并且因此用于生成信號輸出CLK0UT的上升沿，信號輸出CLK0UT使其相位相對 于時鐘信號CLKIN移位X°的值。
[0069]當時鐘信號CLKIN轉換成邏輯低時，第二電路150生成輸出復位信號，輸出復位信 號具有用于對觸發器170進行復位的下降沿。輸出復位信號的下降沿相對于時鐘信號CLKIN 的下降沿被延遲，并且因此用于生成信號輸出CLK0UT的下降沿，信號輸出CLK0UT使其相位 相對于輸入信號移位Y°的值。
[0070] 由第一電路130設置的輸出控制信號的延遲因此將信號輸出CLK0UT的相位相對于 時鐘信號CLKIN移位Χ°。類似地，由第二電路150設定的輸出復位信號的延遲相對于時鐘信 號CLKIN改變了信號輸出CLK0UT的占空比。如果Χ° =Υ°，則占空比不被改變。
[0071] 現在將參考圖2給出相移電路100的其它細節。變換電路110包括并聯耦合在節點 111和接地之間的變換電容器Cc和開關S2( Φ 2)。匪0S補償晶體管Τ4具有被耦合至節點111 的柵極、以及均被耦合至接地GND的源極和漏極。NM0S晶體管T4用于對電容器C1和C2進行補 償。開關S1 ( Φ 1)被耦合在節點111和節點112之間。附加的補償電容器Cc2被耦合在節點112 與接地GND之間。運算放大器115具有通過開關S3(<i) 2)被耦合至節點112的反相端子，以及 被耦合至參考電壓Vref的非反相端子。反饋電容器Cc3被耦合在運算放大器115的反相輸入 和輸出之間。
[0072] NM0S晶體管T3具有被耦合至運算放大器115的輸出的柵極、經由電阻器R被耦合至 接地GND的源極、以及被耦合至節點116的漏極。PM0S晶體管T1具有被耦合至電源電壓Vdd的 源極、被耦合至節點116的漏極、以及也被耦合至節點116的柵極。PM0S晶體管T2具有被耦合 至電源電壓Vdd的源極、被耦合至節點111的漏極、以及被耦合至節點116的柵極。
[0073] 在變換電路110的操作期間，開關Sl( Φ 1)、S2( Φ2)和S3( Φ2)根據時鐘CLKIN被觸 發。每個開關上的Φ表示開關何時轉換。Φ1表示時鐘的一個邏輯狀態，并且Φ 2表示時鐘的 另一邏輯狀態。Φ 1和Φ 2是從輸入信號CLKIN導出的非重疊時鐘控制信號。在Φ 2期間，開關 S2( Φ2)和S3( Φ2)在開關Sl( Φ 1)斷開時閉合，并且電容器Cc向接地放電。同時，跨Cc2的電 壓被迫使通過Vref接地。在Φ 1期間，開關Sl( Φ 1)閉合，而開關S2( Φ 2)和S3( Φ 2)被斷開。 因此，運算放大器115向晶體管T3的柵極提供了恒定電壓，其將拉動通過晶體管T1的恒定電 流并且進入節點116中。恒定電流被鏡像至T2,并且流經電容器Cc和Cc2。因此，恒定電流通 過由晶體管T1和T2形成的電流鏡布置被提供至電容器Cc和Cc2,由此對電容器Cc和Cc2充 電。
[0074]當去往Φ2的轉換發生時，開關Sl(<i)l)斷開，而開關S2(<i)2)和S3(<i)2)閉合。電容 器Cc2隨后被放電至反饋電容器Cc3中，而同時Cc被放電至接地。如果跨Cc2的電壓大于 Vref，則由運算放大器115輸出的電壓輸出在Cc被放電至接地時將減小，從而使得恒定電流 減小。如果跨Cc2的電壓小于Vref，則由運算放大器115輸出的電壓輸出將增大，從而使得恒 定電流增大。穩態電流的這一增大或減小影響電容器Cc和Cc2如何快速地充電。最終，一旦 變換電路110達到穩態，則跨Cc2的電壓將等于Vref，并且恒定電流可以在數學上描述為：
[0075] I = 2VrefCcFclkin
[0076] 這一穩態電流與輸入信號的頻率和電容器Cc的電容二者成比例，并且在本文中被 稱作時鐘電流或者輸入電流。
[0077] 第一電路130包括第一 PM0S晶體管P1，第一 PM0S晶體管P1使其源極耦合至電源Vdd 并且使其柵極耦合至節點116。第二PM0S晶體管P2使其源極耦合至第一 PM0S晶體管P1的漏 極、使其柵極耦合至節點127、并且使其漏極耦合至節點161。比較器132使其非反相端子耦 合至節點161，并且使其反相端子耦合至參考電壓Vref。第一比較器C1被耦合在節點161和 接地之間。
[0078]第一電流吸收電路160包括第一匪0S晶體管N1，第一匪0S晶體管N1使其漏極耦合 至節點161、使其源極耦合至接地、并且使其柵極耦合至節點127。第二NM0S晶體管N2使其漏 極耦合至節點161、使其源極耦合至接地GND、并且使其柵極耦合以接收信號輸出CLK0UT。 [0079] 第二電路150包括第三PM0S晶體管P3,第三PM0S晶體管P3使其源極耦合至電源Vdd 并且使其柵極耦合至節點116。第四PM0S晶體管P4使其源極耦合至第三PM0S晶體管P3漏極、 使其柵極耦合至節點153處的反相器135、并且使其漏極耦合至節點151。比較器152使其非 反相端子耦合至節點151，并且使其反相端子耦合至參考電壓Vref。第二比較器C2被耦合在 節點151和接地GND之間。第二電流吸收電路140包括第三NM0S晶體管N3,第三NM0S晶體管N3 使其漏極耦合至節點151、使其源極耦合至接地GND、并且使其柵極耦合至節點153。
[0080]如將闡釋的那樣，輸入電流由第一電路130和第二電路150利用。然而，變換電路 110在電流被如此利用之前應當處于穩態。因此，啟動電路120用于部分地延遲由第一電路 130和第二電路150使用輸入電流。
[0081 ]啟動電路包括AND門124，AND門124在其輸入處接收輸入信號CLKIN以及啟動信號 EN的延遲信號。反相器126經由節點127被耦合至AND門124的輸出。當輸入信號CLK為高并且 啟動信號被確立時，并且在由延遲塊122強加啟動信號的延遲之后，AND門124輸出邏輯高， 其隨后由反相器126反相。反相器126的輸出經由節點153被傳送至另一反相器135。
[0082]在操作中，第一PM0S晶體管P1通過變換電路的晶體管T1將輸入電流鏡像。當輸入 信號為高時，啟動電路120輸出邏輯低至節點127,其用于接通第二PM0S晶體管P2以及關斷 第一匪0S晶體管N1。輸入電流因此通過第二PM0S晶體管P2從第一 PM0S晶體管P1流入在節 點161處的第一電容器C1中，并且對第一電容器C1充電。當跨第一電容器C1的電壓大于參考 電壓Vref時，比較器132在節點133處向觸發器132的時鐘輸入CP輸出邏輯高，其隨后從觸發 器132的輸入D向觸發器132的輸出Q鎖定邏輯高值。這一輸出隨后通過反相器172和174被反 相兩次，并且被輸出作為經相移的時鐘輸出CLK0UT。
[0083] 跨電容器C1的電壓超過參考電壓Vref所持續的時間是輸入電流的值和電容器C1 的函數，并且因此取決于電容器C1的電容與電容器Cc的電容的比率。這一時間可以被計算 為：
[0084]
[0085] 因此，作為時間延遲的結果的相移X°的量通過選擇電容器C1和Cc的值容易地可調 To
[0086] 當輸入信號轉換為低時，在節點127處的邏輯高接通第一匪0S晶體管N1并且關斷 P2。這用于將電容器C2放電至接地。由于比較器132隨后將在其非反相端子處看到接地并且 在其反相端子處看到參考電壓Vref，其將輸出邏輯低至觸發器170的時鐘輸入CP。此外，當 信號輸出CLK0UT為高時，第二NM0S晶體管N2接通，進一步幫助將第一電容器C1放電至接地。
[0087] 此外，當輸入信號變低時，啟動電路120輸出邏輯高至節點127,其隨后通過反相器 135反相，其用于接通第四PM0S晶體管P4并且關斷第三NM0S晶體管N3。這允許從晶體管T1鏡 像至第三PM0S晶體管P3的輸入電流流經第四PM0S晶體管P4。輸入電流因此流經電容器C2、 從而對C2充電。當跨C2的電壓超過參考電壓Vref時，比較器152輸出邏輯高，其隨后通過反 相器154反相，并且在節點156處被饋送至觸發器170的復位輸入CN。這復位了觸發器170,從 而將輸出拉低，并且因此將信號輸出CLK0UT拉低。
[0088] 跨電容器C2的電壓超過參考電壓Vref所持續的時間是輸入電流的值和電容器C2 的函數，并且因此基于電容器C2的電容與電容器Cc的電容的比率。這一時間可以被計算為：
[0089]
[0090]因此，引起占空比中的調節的相移Y°的量通過選擇電容器C2和Cc的值容易地可調 To
[0091]由圖3描繪示出了在操作中的相移電路100的各種信號的時序圖。特別地，圖3示出 了 CLKIN，在節點 127、161、133、153、151和156處的電壓，以及〇^0171'。
[0092]雖然已經相對于有限數目的實施例描述了本公開，但是本領域技術人員受益于本 公開，將理解可以預期不背離如在本文中所公開的公開內容的范圍的其它實施例。因此，本 公開的范圍應當僅由所附權利要求限定。
【主權項】
1. 一種電子設備，其特征在于，包括： 參考電流生成器，用于接收時鐘信號并且包括具有控制端子的晶體管； 第一電路，包括： 反相器，被耦合至所述時鐘信號； 第一 PMOS晶體管，具有被耦合至電源電壓的源極、漏極以及被耦合至所述晶體管的所 述控制端子的柵極； 第二PMOS晶體管，具有被耦合至所述第一 PMOS晶體管的漏極的源極、被耦合至第一節 點的漏極、以及被耦合至所述反相器的柵極， 第一電容器，被耦合在所述第一節點和接地之間， 第一比較器，具有被耦合至所述第一節點的非反相端子、被耦合至參考電壓的反相端 子、以及輸出； 觸發器，具有被耦合至邏輯高電壓的輸入、輸出、被耦合至所述第一比較器的輸出的時 鐘輸入、以及復位輸入。2. 根據權利要求1所述的電子設備，其特征在于，還包括： 第一電流吸收電路，包括： 第一 NMOS晶體管，具有被耦合至所述第一節點的漏極、被耦合至接地的源極、以及被耦 合至所述參考電流生成器的柵極， 以及 第二NMOS晶體管，具有被耦合至所述第一節點的漏極、被耦合至接地的源極、以及被耦 合至所述觸發器的輸出的柵極。3. 根據權利要求1所述的電子設備，其特征在于，還包括第二電路，所述第二電路包括： 第三PMOS晶體管，具有被耦合至所述電源的源極、漏極、以及被耦合至所述晶體管的所 述控制端子的柵極端子； 第四PMOS晶體管，具有被耦合至所述第三PMOS晶體管的漏極的源極、被耦合至第二節 點的漏極、以及被耦合至所述時鐘信號的柵極； 第二電容器，被耦合在所述第二節點與接地之間； 第二比較器，具有被耦合至所述第二節點的非反相端子、被耦合至閾值電壓的反相端 子、以及輸出； 輸出反相器，被耦合在所述第二比較器的輸出與所述觸發器的所述復位輸入之間。4. 根據權利要求3所述的電子設備，其特征在于，還包括： 第二電流吸收電路，包括第三匪OS晶體管，所述第三匪OS晶體管具有被耦合至所述第 二節點的漏極、被耦合至接地的源極、以及被耦合至所述反相器的柵極。
【文檔編號】H03K5/135GK205566250SQ201520877240
【公開日】2016年9月7日
【申請日】2015年6月17日
【發明人】劉永鋒
【申請人】意法半導體研發(深圳)有限公司