一種模數轉換電路及模數轉換器的制造方法
【專利摘要】本實用新型適用于電子領域，提供了一種模數轉換電路及模數轉換器，該電路包括：輸入端接收模擬輸入信號的采樣單元；接收預設數字信號的DAC單元；比較單元，其第一、第二反向輸入端與DAC單元的第一、第二輸出端對應連接，其正向輸入端與采樣單元的輸出端連接；輸出數字輸出信號的邏輯控制單元，其輸入端與比較單元的輸出端連接，其三個轉換反饋端分別與DAC單元的三個控制端對應連接，其采樣反饋端與采樣單元的控制端連接。本實用新型的模數轉換電路僅需要很少的器件通過簡單的邏輯控制既能夠實現中等分辨率的中低速的模數轉換，比SAR結構在功耗上更低，在面積上更小，降低了產品成本，提高了產品競爭力。
【專利說明】
一種模數轉換電路及模數轉換器
技術領域
[0001]本實用新型屬于電子領域，尤其涉及一種模數轉換電路及模數轉換器。
【背景技術】
[0002]自然界的信號是模擬的，而信號的處理一般由數字處理單元完成，因而作為模擬信號與數字處理單元的連接橋梁，模數轉換器(Analog-to-digital converter，ADC)廣泛用在各種設備或者芯片中。
[0003]由于信號處理帶寬的需求不一樣，導致ADC存在各種各樣的需求，主要是在功耗、速度、分辨率、量程等因素進行綜合考慮。在中低速和中等分辨率的應用中，現有的ADC—般由逐次逼近(SAR)ADC實現，該類ADC具有功耗低、芯片面積小等優點。但是，在某些應用中，例如指紋傳感器圖像信號的模擬數字轉換中，SAR ADC在功耗和面積上仍然不能滿足用戶日益增高的需求。
【實用新型內容】
[0004]本實用新型實施例的目的在于提供一種模數轉換電路，旨在解決現有中等分辨率的中低速ADC功耗和面積不夠小，不足以滿足用戶需求的問題。
[0005]本實用新型實施例是這樣實現的，一種模數轉換電路，所述電路包括:
[0006]根據采樣控制信號對模擬輸入信號進行采樣保存，生成模擬采樣信號的采樣單元，所述采樣單元的輸入端接收模擬輸入信號；
[0007]根據三個邏輯控制信號將預設數字信號轉換為兩路模擬轉換信號的DAC單元，包括一設置端、三個控制端和兩個輸出端，所述設置端接收預設數字信號；
[0008]將兩路模擬轉換信號與模擬采樣信號比較的比較單元，所述比較單元的第一、第二反向輸入端與所述DAC單元的第一、第二輸出端對應連接，所述比較單元的正向輸入端與所述采樣單元的輸出端連接；
[0009]根據所述比較單元輸出的比較結果輸出數字輸出信號，并生成三個邏輯控制信號和采樣控制信號反饋控制所述DAC單元和所述采樣單元的邏輯控制單元，所述邏輯控制單元的輸入端與所述比較單元的輸出端連接，所述邏輯控制單元的三個轉換反饋端分別與所述DAC單元的三個控制端對應連接，所述邏輯控制單元的采樣反饋端與所述采樣單元的控制端連接，所述邏輯控制單元的輸出端輸出數字輸出信號。
[0010]進一步地，所述采樣單元包括:
[0011 ]第四可控開關、電容C3和運算放大器；
[0012]所述第四可控開關的一導通端為所述采樣單元的輸入端，所述第四可控開關的控制端為所述采樣單元的控制端，所述第四可控開關的另一導通端通過所述電容C3接地，所述第四可控開關的另一導通端還與所述運算放大器的正向輸入端連接，所述運算放大器的輸出端為所述采樣單元的輸出端與所述運算放大器的反向輸入端連接。
[0013]更進一步地，所述第四可控開關為MOS管。[OOM] 更進一步地，所述DAC單元包括:
[0015]第一可控開關、第二可控開關、第三可控開關、電容Cl和電容C2;
[0016]所述第一、第二、第三可控開關的控制端分別為所述DAC單元的三個控制端，所述第二可控開關的一導通端為所述DAC單元的設置端，所述第二可控開關的另一導通端為所述DAC單元的第一輸出端通過所述電容Cl接地，所述第二可控開關的另一導通端還與所述第三可控開關的一導通端連接，所述第三可控開關的另一導通端為所述DAC單元的第二輸出端通過所述電容C2接地，所述第三可控開關的另一導通端還與所述第一可控開關的一導通端連接，所述第一可控開關的另一導通端接地。
[0017]更進一步地，所述第一、第二、第三可控開關均為MOS管。
[0018]更進一步地，所述比較單元為三輸入比較器，所述比較器的兩反向輸入端為所述比較單元的第一、第二反向輸入端，所述比較器的正向輸入端為所述比較單元的正向輸入端，所述比較器的輸出端為所述比較單元的輸出端。
[0019]更進一步地，所述邏輯控制單元包括:
[0020]生成時鐘控制信號的時鐘控制模塊；
[0021]根據所述比較單元輸出的比較結果和時鐘控制信號輸出數字輸出信號的數字輸出模塊，所述數字輸出模塊的輸入端為所述邏輯控制單元的輸入端，所述數字輸出模塊的控制端與所述時鐘控制模塊的輸出端連接，所述數字輸出模塊的輸出端為所述邏輯控制單元的輸出端；
[0022]根據所述比較單元輸出的比較結果生成三個邏輯控制信號的轉換控制模塊，所述轉換控制模塊的輸入端為所述邏輯控制單元的輸入端，所述轉換控制模塊的三個輸出端為所述邏輯控制單元的三個轉換反饋端；
[0023]根據所述比較單元輸出的比較結果生成采樣控制信號的采樣控制模塊，所述采樣控制模塊的輸入端為所述邏輯控制單元的輸入端，所述采樣控制模塊的輸出端為所述邏輯控制單元的采樣反饋端。
[0024]本實用新型實施例的另一目的在于，提供一種包括上述模數轉換電路的模數轉換器。
[0025]本實用新型實施例提出的模數轉換電路僅需要很少的器件通過簡單的邏輯控制既能夠實現中等分辨率的中低速的模數轉換，比SAR結構在功耗上更低，在面積上更小，降低了產品成本，提高了產品競爭力，解決SAR在某些應用環境不能滿足系統需求的問題。
【附圖說明】
[0026]圖1為本實用新型實施例提供的模數轉換電路的結構圖；
[0027]圖2為本實用新型實施例提供的模數轉換電路的示例電路結構圖；
[0028]圖3為本實用新型實施例提供的4BIT模數轉換示意圖。
【具體實施方式】
[0029]為了使本實用新型的目的、技術方案及優點更加清楚明白，以下結合附圖及實施例，對本實用新型進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本實用新型，并不用于限定本實用新型。此外，下面所描述的本實用新型各個實施方式中所涉及到的技術特征只要彼此之間未構成沖突就可以相互組合。
[0030]本實用新型實施例提出的模數轉換電路僅需要很少的器件通過簡單的邏輯控制既能夠實現中等分辨率的中低速的模數轉換，比SAR結構在功耗上更低，在面積上更小，降低了產品成本，提高了產品競爭力，解決SAR在某些應用環境不能滿足系統需求的問題。
[0031]圖1示出了本實用新型實施例提供的模數轉換電路的結構，為了便于說明，僅示出了與本實用新型相關的部分。
[0032]作為本實用新型一實施例，該模數轉換電路可以應用于模數轉換器、模數轉換芯片以及各種應用芯片中。
[0033]該模數轉換電路包括:
[0034]采樣單元11，用于根據采樣控制信號對模擬輸入信號Vin進行采樣保存，生成模擬采樣信號，采樣單元11的輸入端接收模擬輸入信號；
[0035]DAC(digital-to-Analog converter，數模轉換)單元12，用于根據三個邏輯控制信號將預設數字信號VRH轉換為兩路模擬轉換信號，DAC單元12包括一設置端、三個控制端和兩個輸出端，設置端接收預設數字信號VRH;
[0036]比較單元13，用于將兩路模擬轉換信號與模擬采樣信號比較，比較單元13的第一、第二反向輸入端與DAC單元12的第一、第二輸出端對應連接，比較單元13的正向輸入端與采樣單元11的輸出端連接；
[0037]邏輯控制單元14，用于根據比較單元13輸出的比較結果輸出數字輸出信號Dout〈N: 1>，并生成三個邏輯控制信號和采樣控制信號反饋控制DAC單元12和采樣單元11，邏輯控制單元14的輸入端與比較單元13的輸出端連接，邏輯控制單元14的三個轉換反饋端分別與DAC單元12的三個控制端對應連接，邏輯控制單元14的采樣反饋端與采樣單元11的控制端連接，邏輯控制單元14的輸出端輸出數字輸出信號Dout〈N:1 >。
[0038]在本實用新型實施例中，采樣單元11對模擬輸入信號進行采樣保存，DAC單元12將提前給定的數字信號VRH轉換成模擬信號，此處數字信號VRH可以為滿幅電壓，然后比較單元13將DAC單元12輸出的模擬信號與采樣單元11采樣得到模擬采樣信號比較，并將比較結果輸出給邏輯控制單元14進行邏輯處理，邏輯控制單元14根據比較器的比較結果控制DAC單元12的輸入，以及輸出數字輸出信號的量化結果。
[0039]本實用新型實施例提出的模數轉換電路僅需要很少的器件通過簡單的邏輯控制既能夠實現中等分辨率的中低速的模數轉換，比SAR結構在功耗上更低，在面積上更小，降低了產品成本，提高了產品競爭力，解決SAR在某些應用環境不能滿足系統需求的問題。
[0040]圖2示出了本實用新型實施例提供的模數轉換電路的示例電路結構，為了便于說明，僅示出了與本實用新型相關的部分。
[0041]作為本實用新型一實施例，采樣單元11包括:
[0042 ] 第四可控開關SWl 4、電容C3和運算放大器OP;
[0043]第四可控開關SW14的一導通端為采樣單元11的輸入端，第四可控開關SW14的控制端為采樣單元11的控制端，第四可控開關SW14的另一導通端通過電容C3接地，第四可控開關SW14的另一導通端還與運算放大器OP的正向輸入端連接，運算放大器OP的輸出端為采樣單元11的輸出端與運算放大器OP的反向輸入端連接。
[0044]作為本實用新型一實施例，DAC單元12包括:
[0045]第一可控開關SWl 1、第二可控開關SWl 2、第三可控開關SWl 3、電容Cl和電容C2;
[0046]第一可控開關SWll、第二可控開關SW12、第三可控開關SW13的控制端分別為DAC單元12的三個控制端，第二可控開關SW12的一導通端為DAC單元12的設置端，第二可控開關SW12的另一導通端為DAC單元12的第一輸出端通過電容Cl接地，第二可控開關SW12的另一導通端還與第三可控開關SW13的一導通端連接，第三可控開關SW13的另一導通端為DAC單元12的第二輸出端通過電容C2接地，第三可控開關SW13的另一導通端還與第一可控開關Sffl I的一導通端連接，第一可控開關SWl I的另一導通端接地。
[0047]優選地，第一可控開關SWl 1、第二可控開關SW12、第三可控開關SW13、第四可控開關SW14均為MOS管，MOS管的電流輸入端、輸出端分別為可控開關的兩導通端，MOS管的柵控制端為可控開關的控制端。
[0048]作為本實用新型一實施例，比較單元13為三輸入比較器Comp，比較器Comp的兩反向輸入端為比較單元13的第一、第二反向輸入端，比較器Comp的正向輸入端為比較單元13的正向輸入端，比較器Comp的輸出端為比較單元13的輸出端。
[0049]作為本實用新型一實施例，邏輯控制單元14包括:
[0050]時鐘控制模塊141，用于生成時鐘控制信號；
[0051]數字輸出模塊142，用于根據比較單元13輸出的比較結果和時鐘控制信號輸出數字輸出信號，數字輸出模塊142的輸入端為邏輯控制單元14的輸入端，數字輸出模塊142的控制端與時鐘控制模塊的輸出端連接，數字輸出模塊142的輸出端為邏輯控制單元14的輸出立而;
[0052]轉換控制模塊143，用于根據比較單元13輸出的比較結果生成三個邏輯控制信號，轉換控制模塊143的輸入端為邏輯控制單元14的輸入端，轉換控制模塊143的三個輸出端為邏輯控制單元14的三個轉換反饋端；
[0053]采樣控制模塊144，用于根據比較單元13輸出的比較結果生成采樣控制信號，采樣控制模塊144的輸入端為邏輯控制單元14的輸入端，采樣控制模塊144的輸出端為邏輯控制單元14的采樣反饋端。
[0054]在本實用新型實施例中，C3為采樣電容，C1、C2為為開關電容，VRH為滿幅電壓，Dout<N:1>為N位數字輸出信號。
[0055]對于N位的模數轉換過程如下:
[0056]1、采樣單元11對模擬輸入信號Vin進行采樣，并將模擬輸入信號Vin保存到采樣電容CS上；
[0057]2、確定Dout〈N>(輸出第N位數字信號)；
[0058]邏輯控制單元14控制SWll斷開，SW12與SW13反相，此時DAC單元12的輸出結果為I/2*VRH;
[0059]比較單元13比較DAC單元12的輸出結果與Vin的大小，確定D〈N>，此時，SWlO和SW12閉全，SWll和SW13斷開，如果DAC單元12的輸出結果大于Vin，則D〈N> = 0，反之，D〈N> = 1;
[0060]3、確定0〈^1>;
[0061 ] 首先，邏輯控制單元14控制SWll斷開，SW12與SW13反相，此時DAC單元12的輸出結果為 1/2*VRH;
[0062]其次，根據D〈N>的值，如果D〈N> = I，則邏輯控制單元14控制SWl I斷開，SW12與SW13反相，此時DAC單元12的輸出結果為(1/4*VRH+1/2*VRH)/2，即3/4*VRH；反之，如果D〈N> = O，則邏輯控制單元14控制SWll斷開，SW12與SW13反相，此時DAC單元12的輸出結果為(1/4*VRH+0)/2，即1/4*VRH;
[0063]最后，比較單元13比較DAC單元12的輸出結果與Vin的大小，確定D〈N-1>，如果DAC的輸出結果大于VIN，則D〈N-1> = 0，反之，D〈N-1> = 1。
[0064]依此類推，接下來再確定D〈N_2>，一直到確定D〈l>，得到數字輸出信號Dout〈N:l>。
[0065]通過上述控制邏輯，模數轉換電路的MSB(最高有效位)到LSB(最低有效位)的確定需要的時鐘周期數依次是I，2，3，……，N，共需要(Ν+1)*Ν/2個周期來完成模數轉換過程。
[0066]以N= 4為例，本實用新型的實現過程如圖3所示，假設要確定D〈2>，則先使D〈2> =I，然后依次將D〈2>、D〈3>、D〈4>送給DAC單元12(假設D〈3>和D〈4>已經在之前兩輪中確定)，得到用來確定D〈2>值的DAC電壓。最后，要得到該4BIT模數轉換的結果，需要4*(4+1)/2 = 10個時鐘周期。
[0067]本實用新型實施例的另一目的在于，提供一種包括上述模數轉換電路的模數轉換器。
[0068]本實用新型實施例提出的模數轉換電路僅需要很少的器件通過簡單的邏輯控制既能夠實現中等分辨率的中低速的模數轉換，比SAR結構在功耗上更低，在面積上更小，降低了產品成本，提高了產品競爭力，解決SAR在某些應用環境不能滿足系統需求的問題。
[0069]以上僅為本實用新型的較佳實施例而已，并不用以限制本實用新型，凡在本實用新型的精神和原則之內所作的任何修改、等同替換和改進等，均應包含在本實用新型的保護范圍之內。
【主權項】
1.一種模數轉換電路，其特征在于，所述電路包括: 根據采樣控制信號對模擬輸入信號進行采樣保存，生成模擬采樣信號的采樣單元，所述采樣單元的輸入端接收模擬輸入信號； 根據三個邏輯控制信號將預設數字信號轉換為兩路模擬轉換信號的DAC單元，包括一設置端、三個控制端和兩個輸出端，所述設置端接收預設數字信號； 將兩路模擬轉換信號與模擬采樣信號比較的比較單元，所述比較單元的第一、第二反向輸入端與所述DAC單元的第一、第二輸出端對應連接，所述比較單元的正向輸入端與所述采樣單元的輸出端連接； 根據所述比較單元輸出的比較結果輸出數字輸出信號，并生成三個邏輯控制信號和采樣控制信號反饋控制所述DAC單元和所述采樣單元的邏輯控制單元，所述邏輯控制單元的輸入端與所述比較單元的輸出端連接，所述邏輯控制單元的三個轉換反饋端分別與所述DAC單元的三個控制端對應連接，所述邏輯控制單元的采樣反饋端與所述采樣單元的控制端連接，所述邏輯控制單元的輸出端輸出數字輸出信號。2.如權利要求1所述的電路，其特征在于，所述采樣單元包括: 第四可控開關、電容C3和運算放大器； 所述第四可控開關的一導通端為所述采樣單元的輸入端，所述第四可控開關的控制端為所述采樣單元的控制端，所述第四可控開關的另一導通端通過所述電容C3接地，所述第四可控開關的另一導通端還與所述運算放大器的正向輸入端連接，所述運算放大器的輸出端為所述采樣單元的輸出端與所述運算放大器的反向輸入端連接。3.如權利要求2所述的電路，其特征在于，所述第四可控開關為MOS管。4.如權利要求1所述的電路，其特征在于，所述DAC單元包括: 第一可控開關、第二可控開關、第三可控開關、電容Cl和電容C2; 所述第一、第二、第三可控開關的控制端分別為所述DAC單元的三個控制端，所述第二可控開關的一導通端為所述DAC單元的設置端，所述第二可控開關的另一導通端為所述DAC單元的第一輸出端通過所述電容Cl接地，所述第二可控開關的另一導通端還與所述第三可控開關的一導通端連接，所述第三可控開關的另一導通端為所述DAC單元的第二輸出端通過所述電容C2接地，所述第三可控開關的另一導通端還與所述第一可控開關的一導通端連接，所述第一可控開關的另一導通端接地。5.如權利要求4所述的電路，其特征在于，所述第一、第二、第三可控開關均為MOS管。6.如權利要求1所述的電路，其特征在于，所述比較單元為三輸入比較器，所述比較器的兩反向輸入端為所述比較單元的第一、第二反向輸入端，所述比較器的正向輸入端為所述比較單元的正向輸入端，所述比較器的輸出端為所述比較單元的輸出端。7.如權利要求1所述的電路，其特征在于，所述邏輯控制單元包括: 生成時鐘控制信號的時鐘控制模塊； 根據所述比較單元輸出的比較結果和時鐘控制信號輸出數字輸出信號的數字輸出模塊，所述數字輸出模塊的輸入端為所述邏輯控制單元的輸入端，所述數字輸出模塊的控制端與所述時鐘控制模塊的輸出端連接，所述數字輸出模塊的輸出端為所述邏輯控制單元的輸出端； 根據所述比較單元輸出的比較結果生成三個邏輯控制信號的轉換控制模塊，所述轉換控制模塊的輸入端為所述邏輯控制單元的輸入端，所述轉換控制模塊的三個輸出端為所述邏輯控制單元的三個轉換反饋端； 根據所述比較單元輸出的比較結果生成采樣控制信號的采樣控制模塊，所述采樣控制模塊的輸入端為所述邏輯控制單元的輸入端，所述采樣控制模塊的輸出端為所述邏輯控制單元的采樣反饋端。8.一種模數轉換器，其特征在于，所述模數轉換器包括如權利要求1至7任一項所述的模數轉換電路。
【文檔編號】H03M1/12GK205545208SQ201620216597
【公開日】2016年8月31日
【申請日】2016年3月18日
【發明人】于澤
【申請人】深圳芯啟航科技有限公司