一種軌到軌全差分放大器的制造方法
【專利摘要】本實用新型提供一種軌到軌全差分放大器，屬于低頻集成電路技術領域。該電路包括：差分輸入和差分輸出電路、自偏置電路、尾電流源電路。其特點是：軌到軌差分放大器能夠在低電壓工作，實現軌到軌的差分輸入同時能有效減少工藝、電源電壓、溫度變化給電路帶來的影響，采用自偏置電路消除對偏置電壓的需求，很好的抑制共模信號實現高的電壓增益。
【專利說明】
一種軌到軌全差分放大器
技術領域
[0001]本實用新型涉及模擬集成電路技術領域，具體為一種軌到軌全差分放大器。
【背景技術】
[0002]隨著晶體管尺寸的減少，集成電路的規模和可靠性問題促使電源電壓降低，伴隨尺寸減小不僅電源會產生影響同時工藝以及溫度也會產生很大影響。同時，隨著可移動設備的快速發展及應用，低電壓、低功耗的產品需求日益增大，對應的電路備受關注。低電源電壓對工藝和電路結構的要求更加高。
[0003]集成運算放大器是模擬集成電路設計中的基本單元，廣泛地應用于各種模擬和和混合信號系統中。
【實用新型內容】
[0004]基于上述原因本實用新型的目的在于是提供一種軌到軌差分放大器，使運算放大器能夠在低電壓下工作，實現軌到軌的輸入同時能有效減少工藝、電源電壓、溫度變化給電路帶來的影響，采用自偏置電路消除對偏置電壓的需求，很好的抑制共模信號實現高的電壓增益。技術方案如下:
[0005]—種軌到軌全差分放大器，包括差分輸入和差分輸出電路，所述差分輸入和差分輸出電路包括構成差分輸入對的PMOS管Pl和PMOS管P12，以及構成另一差分輸入對的匪OS管NI和匪OS管N12;PM0S管Pl和NMOS管NI的柵極同時連接正端輸入信號，PMOS管P12和NMOS管N12的柵極同時連接負端輸入信號;還包括電容Cl，以及柵極同時連接到電容Cl下極板的PMOS管P2、PMOS管P4、NMOS管N2和NMOS管N4，PMOS管P2源級接電源，PMOS管P2的漏極和PMOS管P4的源極同時連接到NMOS管NI的漏極，PMOS管P4和NMOS管N2的漏極同時連接到電容Cl的上極板，匪OS管N2的源極和匪OS管N4的漏極同時連接到PMOS管Pl的漏極，NMOS管N4的源極接地;還包括電容C2以及柵極同時連接到電容C2下極板的PMOS管P7、PM0S管P9、NM0S管N7和NMOS管N9，PM0S管P7的源級接電源，PMOS管P7的漏極和PMOS管P9的源極同時連接到NMOS管N12的漏極，PMOS管P9和匪OS管N7的漏極同時連接到電容C2的上極板，匪OS管N7的源極和NMOS管N9的漏極同時連接到PMOS管P12的漏極，NMOS管N9的源極接地；電容CI和電容C2的下極板相連接，NMOS管N2和NMOS管N7的漏極作為差分輸出。
[0006]進一步的，還包括自偏置電路，自偏置電路包括柵極同時連接到電容Cl下極板的PMOS管P3、PMOS管P5、NMOS管N3和NMOS管N5，PMOS管P3源級接電源，PMOS管P3漏極和PMOS管P5源極同時連接到NMOS管NI的漏極，PMOS管P5和NMOS管N2的漏極同時連接到電容Cl的下極板，NMOS管N3的源極和NMOS管N5的漏極同時連接到PMOS管Pl的漏極，NMOS管N5的源極接地；還包括柵極同時連接到電容C2下極板的PMOS管P6、PMOS管P8、NMOS管N6和NMOS管N8，PMOS管P6源級接電源，PMOS管P6漏極和PMOS管P8源極同時連接到匪OS管N12的漏極，PMOS管P8和NMOS管N6的漏極同時連接到電容C2的下極板，NMOS管N6的源極和NMOS管N8的漏極同時連接到PMOS管Pl 2的漏極，NMOS管N8的源極接地。
[0007]更進一步的，還包括尾電流源電路，所述尾電流源電路包括柵極同時連接到電容Cl下極板的PMOS管P10、PM0S管？11、匪05管附0和匪05管附1，？]\?)5管？10和?]\?)5管？11的源極連接電源，PMOS管P1的漏極連接到PMOS管PI的源極，PMOS管P11的漏極連接到PMOS管P12的源極；匪OS管NlO和匪OS管NI I的源極均接地，匪OS管NlO的漏極連接到匪OS管NI的源極，NMOS管NI I的漏極連接到NMOS管NI 2的源極。
[0008]本實用新型有益效果是:
[0009]I)本實用新型分別采用PMOS管和匪OS管作為輸入差分對管，實現在低電壓下的軌到軌的輸入范圍；
[0010]2)本實用新型采用自偏置電路結構，實現電路結構的簡化不需外加偏置電路；
[0011]3)本實用新型采用對稱式的折疊式共源共柵結構，在低電壓下能有有效減少工藝、電源電壓、溫度變化給電路帶來的影響；
[0012]4)本實用新型采用驅動尾電流源和共源共柵結構，在低電壓下實現運算放大器的尚增益；
[0013]5)本實用新型增設兩個電容，能夠進行頻率補償，保證有比較好的相位裕度和良好的穩定性。
【附圖說明】
[0014]圖1為本實用新型軌到軌全差分放大器的電路原理圖。
【具體實施方式】
[0015]下面結合具體實施例和附圖對本實用新型做進一步說明。一種軌到軌全差分放大器，其特征在于，包括差分輸入和差分輸出電路、自偏置電路、尾電流源電路。差分輸入電路接收正端輸入信號Vin+和負端輸入信號Vin-，經過電路放大，實現軌到軌輸入的放大輸出，尾電流源為差分輸入電路提供電流，自偏置電路為差分輸入電路提供偏置電壓。
[0016]如圖1所不，兩側虛線框的中部分為差分輸入和差分輸出電路，其包括構成差分輸入對的PMOS管Pl和PMOS管P12，以及構成另一差分輸入對的NMOS管NI和NMOS管N12;PM0S管Pl和NMOS管NI的柵極同時連接正端輸入信號，PMOS管P12和NMOS管N12的柵極同時連接負端輸入信號；還包括電容Cl，以及柵極同時連接到電容Cl下極板的PMOS管P2、PM0S管P4 JMOS管N2和匪OS管N4，PM0S管P2源級接電源，PMOS管P2的漏極和PMOS管P4的源極同時連接到匪OS管NI的漏極，PMOS管P4和匪OS管N2的漏極同時連接到電容Cl的上極板，匪OS管N2的源極和匪OS管N4的漏極同時連接到PMOS管Pl的漏極，匪OS管N4的源極接地;還包括電容C2以及柵極同時連接到電容C2下極板的PMOS管P7、PM0S管P9、NM0S管N7和NMOS管N9，PM0S管P7的源級接電源，PMOS管P7的漏極和PMOS管P9的源極同時連接到NMOS管NI 2的漏極，PMOS管P9和NMOS管N7的漏極同時連接到電容C2的上極板，NMOS管N7的源極和NMOS管N9的漏極同時連接到PMOS管P12的漏極，匪OS管N9的源極接地；電容CI和電容C2的下極板相連接，匪OS管N2和NMOS管N7的漏極作為差分輸出。
[0017]PMOS管Pl和PMOS管P12，以及NMOS管NI和匪OS管NI 2形成的全差分對能夠輸入全范圍電壓，是因為:當輸入共模電壓較低時，PMOS管Pl、PM0S管P12導通并處于飽和狀態，而NMOS管NI和NMOS管N12截止；當輸入共模電壓較高時，PMOS管Pl和PMOS管P12截止，而NMOS管NI和匪OS管N12導通并處于飽和狀態；當輸入共模電壓在中間區域時，PMOS管PUPMOS管P12、NM0S管NI和NMOS管N12都會導通。這樣就使運算放大器在任何輸入電壓下都可以工作，實現了軌到軌的輸入范圍。
[0018]其中，增設電容Cl和電容C2能夠進行頻率補償，保證有比較好的相位裕度和良好的穩定性。
[0019]圖1中中間虛線框的部分為自偏置電路，其包括柵極同時連接到電容Cl下極板的PMOS管P3、PMOS管P5、NMOS管N3和NMOS管N5，PMOS管P3源級接電源，PMOS管P3漏極和PMOS管P5源極同時連接到NMOS管NI的漏極，PMOS管P5和NMOS管N2的漏極同時連接到電容Cl的下極板，NMOS管N3的源極和NMOS管N5的漏極同時連接到PMOS管Pl的漏極，NMOS管N5的源極接地；還包括柵極同時連接到電容C2下極板的PMOS管P6、PMOS管P8、NMOS管N6和NMOS管N8，PMOS管P6源級接電源，PMOS管P6漏極和PMOS管P8源極同時連接到匪OS管N12的漏極，PMOS管P8和NMOS管N6的漏極同時連接到電容C2的下極板，NMOS管N6的源極和NMOS管N8的漏極同時連接到PMOS管Pl 2的漏極，NMOS管N8的源極接地。
[0020]自偏置電路是MOS管“二極管連接”電阻分壓結構，其目的是為輸入和輸出電路、尾電流源電路提供偏置電壓。采用自偏置電路結構，實現電路結構的簡化不需外加偏置電路。
[0021]圖1中上下兩個虛線框中的部分為尾電流源電路，其包括柵極同時連接到電容Cl下極板的PMOS管P10、PM0S管？11、匪03管附0和匪03管附1，？]\?)3管？10和?]\?)3管？11的源極連接電源，PMOS管P1的漏極連接到PMOS管PI的源極，PMOS管P11的漏極連接到PMOS管P12的源極;NMOS管NlO和NMOS管NI I的源極均接地，匪OS管NlO的漏極連接到NMOS管NI的源極，匪OS管NI I的漏極連接到NMOS管NI 2的源極。
[0022]采用驅動尾電流源和共源共柵結構，在低電壓下實現運算放大器的高增益;尾電流源電路采用的對稱結構，其目的是在不同的共模輸入時提供穩定電流。
[0023]綜上所述，本實用新型所述一種新型軌到軌全差分放大器，能夠在低電壓下工作，實現軌到軌的差分輸入。
【主權項】
1.一種軌到軌全差分放大器，其特征在于，包括差分輸入和差分輸出電路，所述差分輸入和差分輸出電路包括構成差分輸入對的PMOS管Pl和PMOS管P12，以及構成另一差分輸入對的匪OS管NI和匪OS管N12; PMOS管Pl和匪OS管NI的柵極同時連接正端輸入信號，PMOS管P12和NMOS管N12的柵極同時連接負端輸入信號;還包括電容Cl，以及柵極同時連接到電容Cl下極板的PMOS管P2、PMOS管P4、NMOS管N2和NMOS管N4，PMOS管P2源級接電源，PMOS管P2的漏極和PMOS管P4的源極同時連接到NMOS管NI的漏極，PMOS管P4和NMOS管N2的漏極同時連接到電容Cl的上極板，NMOS管N2的源極和NMOS管N4的漏極同時連接到PMOS管Pl的漏極，匪OS管N4的源極接地;還包括電容C2以及柵極同時連接到電容C2下極板的PMOS管P7、PM0S管P9、NMOS管N7和NMOS管N9，PM0S管P7的源級接電源，PMOS管P7的漏極和PMOS管P9的源極同時連接到NMOS管N12的漏極，PMOS管P9和NMOS管N7的漏極同時連接到電容C2的上極板，匪OS管N7的源極和NMOS管N9的漏極同時連接到PMOS管P12的漏極，匪OS管N9的源極接地；電容CI和電容C2的下極板相連接，NMOS管N2和NMOS管N7的漏極作為差分輸出。2.根據權利要求1所述的軌到軌全差分放大器，其特征在于，還包括自偏置電路，所述自偏置電路包括柵極同時連接到電容Cl下極板的PMOS管P3、PM0S管P5、匪OS管N3和匪OS管N5，PMOS管P3源級接電源，PMOS管P3漏極和PMOS管P5源極同時連接到NMOS管NI的漏極，PMOS管P5和NMOS管N2的漏極同時連接到電容Cl的下極板，NMOS管N3的源極和匪OS管N5的漏極同時連接到PMOS管Pl的漏極，NMOS管N5的源極接地;還包括柵極同時連接到電容C2下極板的PMOS管P6、PMOS管P8、NMOS管N6和NMOS管N8，PMOS管P6源級接電源，PMOS管P6漏極和PMOS管P8源極同時連接到匪OS管NI 2的漏極，PMOS管P8和NMOS管N6的漏極同時連接到電容C2的下極板，NMOS管N6的源極和NMOS管N8的漏極同時連接到PMOS管P12的漏極，匪OS管N8的源極接地。3.根據權利要求1所述的軌到軌全差分放大器，其特征在于，還包括尾電流源電路，所述尾電流源電路包括柵極同時連接到電容Cl下極板的PMOS管PlO、PMOS管P11、NMOS管NI O和NMOS管Nil，PM0S管PlO和PMOS管Pll的源極連接電源，PMOS管PlO的漏極連接到PMOS管Pl的源極，PMOS管Pl I的漏極連接到PMOS管P12的源極;匪OS管NlO和匪OS管NI I的源極均接地，NMOS管NlO的漏極連接到NMOS管NI的源極，NMOS管NI I的漏極連接到NMOS管N12的源極。
【文檔編號】H03F1/30GK205545162SQ201620307197
【公開日】2016年8月31日
【申請日】2016年4月13日
【發明人】陳騰, 陳祝, 付云龍
【申請人】成都信息工程大學