多路延遲可調脈沖同步電路的制作方法
【技術領域】
[0001]本實用新型涉及信號同步電路，具體涉及多路延遲可調脈沖同步電路。
【背景技術】
[0002]在多路脈沖行波管功率合成時，只有在每一路輸出包絡波形嚴格同步的情況下才能保證合成信號的包絡波形與脈沖調制波形保持一致。在理想情況下，調制源信號到每一路行波管輸出之間的延遲都應該固定且相等，但由于器件與材料的一致性存在差異，該延遲是不一致的，據統計該差異在幾個ns到幾十個ns不等。在實際應用時，將用到最小200ns的脈沖，此時行波管輸出延遲差異幾十個ns，所占比例過大，合成信號輸出的包絡波形將出現比較明顯的畸變。
【實用新型內容】
[0003]針對現有技術中的上述不足，本實用新型提供的多路延遲可調脈沖同步電路可以對多路調制信號傳輸路徑延遲時間的獨立調節，以補償各路之間信號輸出包絡波形不同步偏差。
[0004]為了達到上述發明目的，本實用新型采用的技術方案為:
[0005]提供一種多路延遲可調脈沖同步電路，其包括FPGA模塊及分別與FPGA模塊連接的晶體振蕩器、RS485接口和若干輸出光電耦合器；FPGA模塊包括若干條并聯在一起的傳輸路徑；傳輸路徑包括至少一個傳輸節點，當傳輸節點至少為兩個時，所有傳輸節點串聯在一起;
[0006]傳輸節點包括兩個單刀雙擲開關和一個D觸發器；兩個單刀雙擲開關連接在一起，其中一個單刀雙擲開關與D觸發器的輸入端連接，另一個單刀雙擲開關與D觸發器輸出端連接。
[0007]本實用新型的有益效果為:對多路調制信號進行同步調制時，只需要單獨調整需要延遲信號的傳輸路徑上的至少一個傳輸節點，即斷開傳輸節點的兩個單刀雙擲開關之間線路，導通與D觸發器輸入端連接的單刀雙擲開關和導通與D觸發器輸出端連接的單刀雙擲開關，使需要延遲的信號延遲至少一個固定時間，以補償各路之間信號輸出包絡波形不同步偏差，從而保證了合成信號的包絡波形與脈沖調制波形保持一致。
【附圖說明】
[0008]圖1為多路延遲可調脈沖同步電路的原理框圖。
[0009]圖2為FPGA模塊的電路圖。
[0010]圖3為傳輸路徑無延時的具體電路圖。
[0011]圖4為傳輸路徑插入一個時鐘延時的具體電路圖。
[0012]圖5為兩個脈沖合成時未加入時鐘延時合成后的波形圖。
[0013]圖6為兩個脈沖合成時加入時鐘延時合成后的波形圖。
【具體實施方式】
[0014]下面對本實用新型的【具體實施方式】進行描述，以便于本技術領域的技術人員理解本實用新型，但應該清楚，本實用新型不限于【具體實施方式】的范圍，對本技術領域的普通技術人員來講，只要各種變化在所附的權利要求限定和確定的本實用新型的精神和范圍內，這些變化是顯而易見的，一切利用本實用新型構思的發明創造均在保護之列。
[0015]如圖1所示，該多路延遲可調脈沖同步電路包括FPGA模塊及分別與FPGA模塊連接的晶體振蕩器、RS485接口和若干輸出光電耦合器。如圖2所示，其中的FPGA模塊包括若干條并聯在一起的傳輸路徑；該傳輸路徑包括至少一個傳輸節點，當傳輸節點至少為兩個時，所有傳輸節點串聯在一起。
[0016]如圖3所示，傳輸節點包括兩個單刀雙擲開關和一個D觸發器；兩個單刀雙擲開關連接在一起，其中一個單刀雙擲開關與D觸發器的輸入端連接，另一個單刀雙擲開關與D觸發器輸出端連接。
[0017]如圖4所示，對多路調制信號進行同步調制時，只需要單獨調整需要延遲信號的傳輸路徑，根據需要加入一個或多個時鐘延時；當加入一個時鐘延時時，則只需要調整傳輸路徑上的一個傳輸節點，傳輸節點的兩個單刀雙擲開關之間斷開，導通與D觸發器輸入端連接的單刀雙擲開關和導通與D觸發器輸出端連接的單刀雙擲開關，使需要延遲的信號延遲一個固定時間；當需要加入多個時鐘延時時，則只需要調整傳輸路徑上的多個傳輸節點。
[0018]在本實用新型的一個實施例中，優選傳輸路徑由至少兩個傳輸節點串聯而成，使用時，前一個傳輸節點中與D觸發器輸出端連接的單刀雙擲開關與后一個傳輸節點中與D觸發器輸入端連接的單刀雙擲開關連接。
[0019]FPGA模塊由8條并聯在一起的傳輸路徑組成，傳輸路徑的條數與輸出光電親合器的個數相等。
[0020]下面以加入延遲時鐘和不加入時鐘對本實用新型的同步電路進行說明:
[0021]對兩個脈沖(1號、2號脈沖行波管功放的輸出脈沖功率包絡波形)進行合成，當其中2號脈沖行波管輸出脈沖功率包絡波形比1號延遲時間Tdelay，若不加入時鐘延時時，兩路脈沖合成的脈沖功率包絡波形如圖5所示，可見在脈沖包絡不重合的區域，合成信號電平減半，包絡波形呈凸起狀。
[0022]為了使1號與2號脈沖行波管功放的輸出脈沖功率包絡波形在時間上同步，在1號脈沖行波管功放的輸出脈沖功率包絡波形加入延遲Tdelay的時間，通過在1號脈沖行波管功放的調制信號傳輸路徑中插入Tdelay/Tclk (Tclk為傳輸節點的固定延時時間)個傳輸節點實現，當Tclk遠小于調制脈寬時，可認為兩路輸出脈沖功率包絡波形完全重合，那么合成信號包絡波形的脈寬與調制信號的脈寬保持一致，合成后的波形如圖6所示。
【主權項】
1.多路延遲可調脈沖同步電路，其特征在于:包括FPGA模塊及分別與所述FPGA模塊連接的晶體振蕩器、RS485接口和若干輸出光電耦合器；所述FPGA模塊包括若干條并聯在一起的傳輸路徑；所述傳輸路徑包括至少一個傳輸節點，當傳輸節點至少為兩個時，所有傳輸節點串聯在一起； 所述傳輸節點包括兩個單刀雙擲開關和一個D觸發器；兩個所述單刀雙擲開關連接在一起，其中一個單刀雙擲開關與D觸發器的輸入端連接，另一個單刀雙擲開關與D觸發器輸出端連接。2.根據權利要求1所述的多路延遲可調脈沖同步電路，其特征在于:所述傳輸路徑由至少兩個傳輸節點串聯而成，前一個傳輸節點中與D觸發器輸出端連接的單刀雙擲開關與后一個傳輸節點中與D觸發器輸入端連接的單刀雙擲開關連接。3.根據權利要求1或2所述的多路延遲可調脈沖同步電路，其特征在于:所述FPGA模塊由8條并聯在一起的傳輸路徑組成，所述傳輸路徑的條數與所述輸出光電耦合器的個數相等。
【專利摘要】本實用新型公開了多路延遲可調脈沖同步電路，其包括FPGA模塊及分別與FPGA模塊連接的晶體振蕩器、RS485接口和若干輸出光電耦合器；FPGA模塊包括若干條并聯在一起的傳輸路徑；傳輸路徑包括至少一個傳輸節點，當傳輸節點至少為兩個時，所有傳輸節點串聯在一起；傳輸節點包括兩個單刀雙擲開關和一個D觸發器；兩個單刀雙擲開關連接在一起，其中一個單刀雙擲開關與D觸發器的輸入端連接，另一個單刀雙擲開關與D觸發器輸出端連接。該多路延遲可調脈沖同步電路可以對多路調制信號傳輸路徑延遲時間的獨立調節，以補償各路之間信號輸出包絡波形不同步偏差。
【IPC分類】H03L7/08, H03K19/14, G06F13/40
【公開號】CN205081769
【申請號】CN201520823678
【發明人】黃亮, 楊陽, 侯均, 李金蘭, 張榮東
【申請人】成都四威功率電子科技有限公司
【公開日】2016年3月9日
【申請日】2015年10月23日