一種抗干擾能力強的定時器電路的制作方法
【技術領域】
[0001]本實用新型涉及一種定時器電路，具體是一種抗干擾能力強的定時器電路。
【背景技術】
[0002]在工業控制中，高頻火花干擾、電磁干擾及繼電器的吸合釋放等，往往會給電路帶來有害影響。
【發明內容】
[0003]本實用新型的目的在于提供一種電路結構簡單的抗干擾能力強的定時器電路，以解決上述【背景技術】中提出的問題。
[0004]為實現上述目的，本實用新型提供如下技術方案:
[0005]—種抗干擾能力強的定時器電路，包括芯片U1、電阻R1、電容Cl、二極管D1、三極管VTl和繼電器J，所述電阻Rl —端分別連接電源VCC、電阻R3、三極管VT3集電極、電阻R9、二極管D5負極和繼電器J線圈，電阻Rl另一端分別連接電阻R2、電容Cl和三極管VTl集電極，電容Cl另一端分別連接信號輸入端Vi和二極管Dl負極，二極管Dl正極分別連接電阻R3另一端和二極管D2負極，二極管D2正極分別連接三極管VTl基極和電阻R4，電阻R4另一端分別連接三極管VTl發射極、三極管VT2發射極、電容C2、芯片Ul引腳1、電容C4、二極管D4正極、電容C6、二極管D6正極和三極管VT4發射極并接地，三極管VT2基極連接電阻R2另一端，三極管VT2集電極分別連接電阻R5和電阻R6，電阻R6另一端分別連接電容C4另一端和芯片Ul引腳2，芯片Ul引腳4分別連接電阻R5另一端、接地電容C3、芯片Ul引腳8、電阻R7、三極管VT3發射極和電容C6另一端，芯片Ul引腳5連接電容C4另一端，芯片Ul引腳3連接二極管D3正極，二極管D3負極分別連接二極管D4負極和電阻R8，電阻R8另一端連接三極管VT4基極，所述芯片Ul引腳6分別連接芯片Ul引腳7、電容C4另一端、電位器RPl —端和電位器RPl滑片，電位器RPl另一端連接電阻R7另一端，所述三極管VT3基極分別連接電阻R9另一端和二極管D6負極，所述三極管VT4集電極分別連接二極管D5正極和繼電器J線圈另一端，所述芯片Ul型號為NE555。
[0006]作為本實用新型再進一步的方案:所述電源VCC電壓為24V。
[0007]與現有技術相比，本實用新型的有益效果是:本實用新型抗干擾能力強的定時器電路通過使用三極管VTl以及二極管Dl和二極管D2，提高了定時器的抗干擾能力，電路結構簡單，成本低，非常適合推廣使用。
【附圖說明】
[0008]圖1為抗干擾能力強的定時器電路的電路圖。
【具體實施方式】
[0009]下面將結合本實用新型實施例中的附圖，對本實用新型實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本實用新型一部分實施例，而不是全部的實施例。基于本實用新型中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都屬于本實用新型保護的范圍。
[0010]請參閱圖1，本實用新型實施例中，一種抗干擾能力強的定時器電路，包括芯片U1、電阻R1、電容Cl、二極管Dl、三極管VTl和繼電器J，電阻Rl —端分別連接電源VCC、電阻R3、三極管VT3集電極、電阻R9、二極管D5負極和繼電器J線圈，電阻Rl另一端分別連接電阻R2、電容Cl和三極管VTl集電極，電容Cl另一端分別連接信號輸入端Vi和二極管Dl負極，二極管Dl正極分別連接電阻R3另一端和二極管D2負極，二極管D2正極分別連接三極管VTl基極和電阻R4，電阻R4另一端分別連接三極管VTl發射極、三極管VT2發射極、電容C2、芯片Ul引腳1、電容C4、二極管D4正極、電容C6、二極管D6正極和三極管VT4發射極并接地，三極管VT2基極連接電阻R2另一端，三極管VT2集電極分別連接電阻R5和電阻R6，電阻R6另一端分別連接電容C4另一端和芯片Ul引腳2，芯片Ul引腳4分別連接電阻R5另一端、接地電容C3、芯片Ul引腳8、電阻R7、三極管VT3發射極和電容C6另一端，芯片Ul引腳5連接電容C4另一端，芯片Ul引腳3連接二極管D3正極，二極管D3負極分別連接二極管D4負極和電阻R8，電阻R8另一端連接三極管VT4基極，芯片Ul引腳6分別連接芯片Ul引腳7、電容C4另一端、電位器RPl —端和電位器RPl滑片，電位器RPl另一端連接電阻R7另一端，三極管VT3基極分別連接電阻R9另一端和二極管D6負極，三極管VT4集電極分別連接二極管D5正極和繼電器J線圈另一端，芯片Ul型號為NE555。
[0011]電源VCC電壓為24V。
[0012]本實用新型的工作原理是:請參閱圖1，三極管VT1、二極管Dl和二極管D2等組成降壓穩壓電路，對電源VCC及從信號輸入端Vi的輸入信號進行抗干擾濾波，提高輸入信號脈沖幅值，三極管VT3和二極管D6等組成高閥值反相器，可抑制幅度較小的干擾脈沖，三極管VT2和電容C2等元件可濾除較窄的脈沖從而觸發芯片Ul，如此通過兩重抗干擾處理，提高了電路的抗干擾能力。
【主權項】
1.一種抗干擾能力強的定時器電路，包括芯片U1、電阻R1、電容Cl、二極管Dl、三極管VTl和繼電器J，其特征在于，所述電阻Rl —端分別連接電源VCC、電阻R3、三極管VT3集電極、電阻R9、二極管D5負極和繼電器J線圈，電阻Rl另一端分別連接電阻R2、電容Cl和三極管VTl集電極，電容Cl另一端分別連接信號輸入端Vi和二極管Dl負極，二極管Dl正極分別連接電阻R3另一端和二極管D2負極，二極管D2正極分別連接三極管VTl基極和電阻R4，電阻R4另一端分別連接三極管VTl發射極、三極管VT2發射極、電容C2、芯片Ul引腳1、電容C4、二極管D4正極、電容C6、二極管D6正極和三極管VT4發射極并接地，三極管VT2基極連接電阻R2另一端，三極管VT2集電極分別連接電阻R5和電阻R6，電阻R6另一端分別連接電容C4另一端和芯片Ul引腳2，芯片Ul引腳4分別連接電阻R5另一端、接地電容C3、芯片Ul引腳8、電阻R7、三極管VT3發射極和電容C6另一端，芯片Ul引腳5連接電容C4另一端，芯片Ul引腳3連接二極管D3正極，二極管D3負極分別連接二極管D4負極和電阻R8，電阻R8另一端連接三極管VT4基極，所述芯片Ul引腳6分別連接芯片Ul引腳7、電容C4另一端、電位器RPl —端和電位器RPl滑片，電位器RPl另一端連接電阻R7另一端，所述三極管VT3基極分別連接電阻R9另一端和二極管D6負極，所述三極管VT4集電極分別連接二極管D5正極和繼電器J線圈另一端，所述芯片Ul型號為NE555。2.根據權利要求1所述的抗干擾能力強的定時器電路，其特征在于，所述電源VCC電壓為 24Vo
【專利摘要】本實用新型公開了一種抗干擾能力強的定時器電路，包括芯片U1、電阻R1、電容C1、二極管D1、三極管VT1和繼電器J，電阻R1一端分別連接電源VCC、電阻R3、三極管VT3集電極、電阻R9、二極管D5負極和繼電器J線圈，電阻R1另一端分別連接電阻R2、電容C1和三極管VT1集電極。本實用新型抗干擾能力強的定時器電路通過使用三極管VT1以及二極管D1和二極管D2，提高了定時器的抗干擾能力，電路結構簡單，成本低，非常適合推廣使用。
【IPC分類】H03K17/56
【公開號】CN204794940
【申請號】CN201520315142
【發明人】林丹紅
【申請人】林丹紅
【公開日】2015年11月18日
【申請日】2015年5月17日