一種時鐘電路的制作方法
【技術領域】
[0001]本實用新型屬于電子技術領域，涉及一種時鐘電路。
【背景技術】
[0002]時鐘電路通常用于產生準確的時鐘來驅動設備運行，時鐘電路控制著設備的運行節奏，所以時鐘電路的準確度和重要。
[0003]但是現今使用的準確的時鐘電路普遍存在結構復雜，制造成本昂貴的缺點。所以現在需要一種結構簡單、準確度高、制造成本低的時鐘電路。
【發明內容】
[0004]本實用新型的目的是針對現有的技術存在上述問題，提出了一種結構簡單、準確度高、制造成本低的時鐘電路。
[0005]本實用新型的目的可通過下列技術方案來實現:一種時鐘電路，包括電阻R1、電容Cl、電容C2、磁珠L1、反相器Ul以及晶振；所述晶振上設有電源輸入端、輸出端、NC端以及接地端；晶振的電源輸入端經磁珠LI連接電壓輸入端，晶振的電源輸入端經電容Cl接地，且晶振的電源輸入端還經電容Cl連接反相器Ul的輸入端；晶振的電源輸入端與晶振的NC端相連并連接到反相器Ul的輸入端；晶振的輸出端經電阻R5連反相器Ul的輸入端，所述晶振的輸出端還與電容C2相連，電容C2接地；所述晶振的接地端接地；反相器的輸出端連接總電路的輸出端。
[0006]進一步地，所述電容Cl的取值為0.01微法，電容C2的取值為22皮法，晶振的規格為30MHZ，電阻Rl的取值為100歐姆。
[0007]與現有技術相比，本實用新型具有結構簡單、準確度高、制造成本低的優點。
【附圖說明】
[0008]圖1是時鐘電路的的電路圖。
【具體實施方式】
[0009]以下是本實用新型的具體實施例并結合附圖，對本實用新型的技術方案作進一步的描述，但本實用新型并不限于這些實施例。
[0010]如圖1所示，本時鐘電路包括電阻R1、電容Cl、電容C2、磁珠L1、反相器Ul以及晶振；所述晶振上設有電源輸入端、輸出端、NC端以及接地端；晶振的電源輸入端經磁珠LI連接電壓輸入端，晶振的電源輸入端經電容Cl接地，且晶振的電源輸入端還經電容Cl連接反相器Ul的輸入端；晶振的電源輸入端與晶振的NC端相連并連接到反相器Ul的輸入端；晶振的輸出端經電阻R5連反相器Ul的輸入端，所述晶振的輸出端還與電容C2相連，電容C2接地；所述晶振的接地端接地；反相器的輸出端連接總電路的輸出端。
[0011]優選地，所述電容Cl的取值為0.01微法，電容C2的取值為22皮法，晶振的規格為30MHZ，電阻Rl的取值為100歐姆。
[0012]電壓通過輸入端進入時鐘電路，經過磁珠的降噪后輸出給晶振的電源輸入端。晶振接收到電壓輸出后產生準確的時鐘信號經過電阻Rl后通過反相器調整過后從反相器的輸出端輸出。
[0013]本文中所描述的具體實施例僅僅是對本實用新型精神作舉例說明。本實用新型所屬技術領域的技術人員可以對所描述的具體實施例做各種各樣的修改或補充或采用類似的方式替代，但并不會偏離本實用新型的精神或者超越所附權利要求書所定義的范圍。
【主權項】
1.一種時鐘電路，其特征在于，所述時鐘電路包括電阻R1、電容Cl、電容C2、磁珠L1、反相器Ul以及晶振；所述晶振上設有電源輸入端、輸出端、NC端以及接地端；晶振的電源輸入端經磁珠LI連接電壓輸入端，晶振的電源輸入端經電容Cl接地，且晶振的電源輸入端還經電容Cl連接反相器Ul的輸入端；晶振的電源輸入端與晶振的NC端相連并連接到反相器Ul的輸入端；晶振的輸出端經電阻R5連反相器Ul的輸入端，所述晶振的輸出端還與電容C2相連，電容C2接地；所述晶振的接地端接地；反相器的輸出端連接總電路的輸出端。2.根據權利要求1所述的一種時鐘電路，其特征在于，所述電容Cl的取值為0.0l微法，電容C2的取值為22皮法，晶振的規格為30MHZ，電阻Rl的取值為100歐姆。
【專利摘要】本實用新型提供了一種時鐘電路，屬于電子技術領域。它解決了現有的時鐘電路結構復雜，制造成本高的問題。本模擬輸入電路包括電阻R1、電容C1、電容C2、磁珠L1、反相器U1以及晶振。本模擬輸入電路具有結構簡單、準確度高、制造成本低的優點。
【IPC分類】H03K3/02
【公開號】CN204681328
【申請號】CN201520401509
【發明人】陳建波
【申請人】寧波興泰機械有限公司
【公開日】2015年9月30日
【申請日】2015年6月12日