基于超短波電臺的低雜散高速轉換的頻合電路的制作方法
【技術領域】
[0001]本實用新型屬于電學技術領域，涉及一種基于超短波電臺的低雜散高速轉換的頻合電路。
【背景技術】
[0002]目前市場上使用的頻合電路一種是基于直接數字頻率合成技術設計的，其缺點是所產生的頻率雜散較大，需要額外使用低通濾波器進行濾波降噪。一種是基于鎖相環技術設計的，其缺點是當要求產生高分辨率的頻率時，頻率間的轉換速度降低，一般只能用于大步進頻率合成中。
【實用新型內容】
[0003]為了克服現有技術中的缺陷，解決上述技術問題，本實用新型提供一種基于超短波電臺的低雜散高速轉換的頻合電路，該電路板由直接數字頻率合成(DDS)技術、鎖相環技術和壓控振蕩相結合，能夠在30?90MHz頻段內產生雜散小、高分辨率、快速轉換的頻率。其技術方案如下:
[0004]一種基于超短波電臺的低雜散高速轉換的頻合電路，包含以下組成部分:直接數字頻率合成器(DDS)、低通濾波電路、鑒相器、環路濾波電路、壓控振蕩電路(VCO)、溫補晶振電路、FPGA、電平轉換電路、緩沖放大電路。溫補晶振電路一路輸出連接至鑒相器作為基準時鐘信號，另一路輸出連接至FPGA作為時鐘信號輸入；頻率碼輸入至FPGA，FPGA的一路輸出連接至直接數字頻率合成器(DDS)作為分頻比控制信號輸入，一路輸出連接至鑒相器作為鑒相系數輸入，一路輸出連接至電平轉換電路作為VCO分段控制信號輸入；直接數字頻率合成器(DDS)輸出連接至低通濾波電路，經低通濾波電路輸出至鑒相器作為參考時鐘輸入；鑒相器輸出連接至環路濾波電路；環路濾波電路輸出連接至壓控振蕩電路(VCO)控制壓控振蕩電路(VCO)的變容二極管微調頻率；電平轉換電路輸出連接至壓控振蕩電路(VCO)作為VCO分段控制信號輸入；壓控振蕩電路(VCO)輸出連接至功率分配電路作為射頻信號輸入；功率分配電路一路輸出至直接數字頻率合成器(DDS)作為反饋信號輸入，直接數字頻率合成器(DDS)根據FPGA輸入的分頻比對反饋信號分頻，構成鎖相環路。一路輸出至緩沖放大電路，經緩沖放大電路緩沖放大后輸出作為功放收發本振信號。
[0005]優選地，VCO電路包括結型場效應管及其貼片變容二極管和電感。
[0006]優選地，緩沖放大電路采用UPC2710及附屬電路組成的放大器，放大到12?15dBm0
[0007]本實用新型的有益效果體現在以下三個方面:一是DDS技術能夠保證該頻合電路提供高速轉換的頻率，滿足快速跳頻通信對頻率步進的要求。二是鎖相環技術能夠保證該頻合電路輸出頻率穩定且分辨率高，滿足快速跳頻通信對頻率質量的要求。三是環路濾波器電路采用3階無源環路濾波器，能夠有效消除產生的寄生調制和鑒相泄漏，保證頻合產生的頻率質量。
【附圖說明】
[0008]圖1為本實用新型基于超短波電臺的低雜散高速轉換的頻合電路的原理框圖；
[0009]圖2為本實用新型基于超短波電臺的低雜散高速轉換的直接數字頻率合成器(DDS)的電路圖；
[0010]圖3為本實用新型基于超短波電臺的低雜散高速轉換的低通濾波電路的電路圖；
[0011]圖4為本實用新型基于超短波電臺的低雜散高速轉換的鑒相器的電路圖；
[0012]圖5為環路濾波器形式。
【具體實施方式】
[0013]下面結合附圖和【具體實施方式】對本實用新型的技術方案作進一步詳細地說明。
[0014]本實用新型的任務是提出基于超短波電臺的低雜散高速轉換的頻合電路。本實用新型的任務是這樣完成的:如附圖1，溫補晶振電路一路輸出連接至鑒相器，為鑒相器提供基準時鐘信號，另一路輸出連接至FPGA，為FPGA提供時鐘信號；FPGA在接收頻率碼獲得需要生成的頻率的信息后，FPGA電路的一路輸出串行的分頻比控制信號至直接數字頻率合成器(DDS)，一路輸出鑒相系數信號至鑒相器，一路輸出VCO控制信號至電平轉換電路；直接數字頻率合成(DDS)電路，根據FPGA送入的分頻比控制信號將溫補晶振電路輸入的時鐘信號進行分頻輸出參考時鐘信號至低通濾波電路；參考時鐘信號經過低通濾波后進入鑒相器；鑒相器根據FPGA送入的鑒相系數和溫補晶振電路輸入的基準時鐘信號對參考時鐘信號進行鑒頻、鑒相，輸出微調電壓至環路濾波電路；微調電壓經過環路濾波電路抑制噪聲及鑒相泄露后輸出至壓控振蕩電路(VCO);電平轉換電路將FPGA送入的VCO控制信號轉換為對壓控振蕩電路(VCO)進行分段控制的分段控制信號；分段控制信號決定壓控振蕩電路(VCO)的振蕩頻率所屬頻段，經過環路濾波后的微調電壓微調電壓共同控制壓控振蕩電路(VCO)的變容二極管微調頻率產生需要的射頻信號；射頻信號經功率分配電路一路輸出至直接數字頻率合成器(DDS)作為反饋信號輸入，直接數字頻率合成器(DDS)根據FPGA輸入的分頻比對反饋信號分頻，構成鎖相環路。一路輸出至緩沖放大電路，經緩沖放大電路緩沖放大后輸出作為功放收發本振信號。一路經緩沖放大電路，作為功放收發本振信號。
[0015]圖2中的直接數字頻率合成(DDS)芯片Dl在FPGA的控制下，根據反饋的射頻信號對溫補晶振電路輸入的時鐘信號進行分頻輸出參考時鐘信號至低通濾波電路。
[0016]圖3中的低通濾波電路將輸入的參考時鐘信號濾波后輸入給鑒相器。
[0017]圖4中的鑒相器芯片N7根據FPGA送入的鑒相系數和溫補晶振電路輸入的基準時鐘信號對經低通濾波電路輸入的參考時鐘信號進行鑒頻、鑒相，輸出微調電壓。
[0018]圖5中的環路濾波電路將鑒相器輸出的微調電壓抑制噪聲及鑒相泄露后控制壓控振蕩電路(VCO)的變容二極管微調頻率。
[0019]以上所述，僅為本實用新型較佳的【具體實施方式】，本實用新型的保護范圍不限于此，任何熟悉本技術領域的技術人員在本實用新型披露的技術范圍內，可顯而易見地得到的技術方案的簡單變化或等效替換均落入本實用新型的保護范圍內。
【主權項】
1.一種基于超短波電臺的低雜散高速轉換的頻合電路，其特征在于，包含以下組成部分:直接數字頻率合成器、低通濾波電路、鑒相器、環路濾波電路、壓控振蕩電路、溫補晶振電路、FPGA、電平轉換電路、緩沖放大電路，溫補晶振電路一路輸出連接至鑒相器作為基準時鐘信號，另一路輸出連接至FPGA作為時鐘信號輸入；頻率碼輸入至FPGA，FPGA的一路輸出連接至直接數字頻率合成器作為分頻比控制信號輸入，一路輸出連接至鑒相器作為鑒相系數輸入，一路輸出連接至電平轉換電路作為VCO控制信號輸入；直接數字頻率合成器輸出連接至低通濾波電路，經低通濾波電路輸出至鑒相器作為參考時鐘輸入；鑒相器輸出連接至環路濾波電路；環路濾波電路輸出連接至壓控振蕩電路控制壓控振蕩電路的變容二極管微調頻率；電平轉換電路輸出連接至壓控振蕩電路作為VCO分段控制信號輸入；壓控振蕩電路輸出連接至功率分配電路作為射頻信號輸入；功率分配電路一路輸出至直接數字頻率合成器作為反饋信號輸入，直接數字頻率合成器根據FPGA輸入的分頻比對反饋信號分頻，構成鎖相環路，一路輸出至緩沖放大電路，經緩沖放大電路緩沖放大后輸出作為功放收發本振信號，一路輸出至緩沖放大電路，經緩沖放大電路緩沖放大后輸出作為功放收發本振信號。
2.根據權利要求1所述的基于超短波電臺的低雜散高速轉換的頻合電路，其特征在于:VC0電路包括結型場效應管及其貼片變容二極管和電感。
3.根據權利要求1所述的基于超短波電臺的低雜散高速轉換的頻合電路，其特征在于:緩沖放大電路采用UPC2710及附屬電路組成的放大器。
【專利摘要】本實用新型公開了一種基于超短波電臺的低雜散高速轉換的頻合電路，包含以下組成部分：直接數字頻率合成器、低通濾波電路、鑒相器、環路濾波電路、壓控振蕩電路、溫補晶振電路、FPGA、電平轉換電路、緩沖放大電路。本實用新型是基于直接數字頻率合成技術和基于鎖相環技術的一種低雜散高速轉換的頻合電路。本實用新型設計合理，集成度高，能夠在30～90MHz頻段內產生雜散小、高分辨率、快速轉換的射頻信號。非常適合30～90MHz頻段內超短波電臺使用。
【IPC分類】H03L7-18
【公開號】CN204481796
【申請號】CN201520072663
【發明人】王淵, 賈新成, 張俊安, 程小琰, 李哲
【申請人】中兵宇豐通信科技（北京）有限公司, 中國北方工業公司
【公開日】2015年7月15日
【申請日】2015年2月2日