一種低噪聲高精度的寬帶多相時鐘產生器的制造方法

一種低噪聲高精度的寬帶多相時鐘產生器的制造方法
【專利摘要】本發明公開了一種低噪聲高精度的寬帶多相時鐘產生器，其特征在于，包括：寬帶正交壓控振蕩器、壓控振蕩器輸出緩沖器和可調數字相位插值器。本發明采用正交壓控振蕩器和數字相位插值器級聯的緊湊開環架構產生多相時鐘信號，避免了閉環反饋結構和復雜控制邏輯所帶來的鎖定延遲和穩定性以及相位精度等問題，同時消除了額外參考時鐘。
【專利說明】
一種低噪聲高精度的寬帶多相時鐘產生器
技術領域
[0001 ]本發明涉及高速通信和模擬射頻集成電路技術領域，尤其涉及一種低噪聲高精度的寬帶多相時鐘產生器。
【背景技術】
[0002]多相時鐘產生器(MPCG)應用廣泛，比如在諧波抑制混頻器(mixer)和多路徑多相電路中用來抑制多余的諧波和邊帶信號，在時間交織型模數轉換器(ADC)中用來采樣更高頻率的模擬信號，在子速率時鐘數據恢復電路(CDR)中用來處理更高比特率的接收數據。考慮到現代高速應用環境和對應用電路的性能影響，比如在無線收發機中本振信號的正交失配將會引入額外的鏡像干擾信號，從而降低無線接收機的信噪比;在超高速時間交織ADC中多相采樣時鐘的采樣時刻偏差和相位失配將會嚴重制約時間交織型ADC的采樣精度;在高速串行通信中，用來重定時輸入數據的多相時鐘需要低功耗實現，同時具有寬頻率范圍和精確的相位關系。因此，如何設計一個低噪聲高精度的寬帶多相時鐘產生器是高速無線/有線通信等應用中都需要解決的重大問題。
[0003]傳統基于鎖相環(PLL)的多相時鐘產生器結構，如圖1所示。該結構屬于高階系統，設計較難，且PLL環路帶寬對工藝、電壓和溫度(PVT)變化敏感，造成系統的不穩定性;PLL環路里的正交壓控振蕩器(QVCO)會進行抖動積累，進而惡化多相時鐘信號的噪聲性能;使用QVCO只能輸出正交時鐘信號，如果想產生更多相位的時鐘信號，可以在QVCO后面級聯多級正交分頻器，但這樣做需要根據級聯的分頻器分頻比相應增大QVCO的振蕩頻率，這無疑嚴重增加了功耗和噪聲來源，而且經過多級正交分頻器后的多相時鐘信號相位關系偏差無法保
[0004]證，造成多路相位精度惡化。
[0005]傳統基于延遲鎖相環(DLL)的多相時鐘產生器結構，如圖2所示。該結構是一階系統，設計容易，且易保證系統穩定性;基于DLL結構用壓控延遲鏈(V⑶L)代替基于PLL結構里的QVC0，避免了抖動積累問題;使用多個延遲單元(Delay Unit)可以產生多相時鐘信號，但隨著所需多相時鐘個數的增加，輸出頻率會相應降低，且多個Delay Unit之間不可避免存在失配問題，無法滿足數據率不斷升高的高速應用(已達到1Gbps甚至更高)和高精度的相位要求。
[0006]上述相關技術中的多相位時鐘產生器結構通常都需要利用反饋環路和大面積的環路濾波器(LF)以及外部參考時鐘(Ref_Clk)，總是存在環路穩定性、復雜設計和片上集成以及多路相位精度等問題。

【發明內容】

[0007]基于【背景技術】存在的技術問題，本發明提出了一種低噪聲高精度的寬帶多相時鐘
產生器。
[0008]本發明提出的一種低噪聲高精度的寬帶多相時鐘產生器，其特征在于，包括:寬帶正交壓控振蕩器、壓控振蕩器輸出緩沖器和可調數字相位插值器；
[0009]寬帶正交壓控振蕩器在N位子頻帶選擇信號和控制電壓的調整下，根據預設的噪聲和相位誤差要求產生正交時鐘信號；
[0010]壓控振蕩器輸出緩沖器與寬帶正交壓控振蕩器連接，其獲取正交時鐘信號，并對其緩沖放大后進行輸出；
[0011]可調數字相位插值器與壓控振蕩器輸出緩沖器連接，其獲取緩沖放大后的正交時鐘信號，且在第二偏置電流(Itune)調節下，將緩沖放大后的正交時鐘信號合成多相時鐘信號。
[0012]優選地，寬帶正交壓控振蕩器包括兩個壓控振蕩器核心部分、四個耦合支路和偏置電路，壓控振蕩器核心部分、四個耦合支路和偏置電路均由供電端供電；
[0013]每個壓控振蕩器核心部分設有第一輸出端和第二輸出端，第一輸出端和第二輸出端用于輸出反向電壓信號;兩個壓控振蕩器核心部分共四個輸出端作為為該寬帶正交壓控振蕩器的四個輸出端Ip、Qp、In和Qn;
[0014]四個耦合支路與兩個壓控振蕩器核心部分的輸出端一一對應，且各耦合支路連接在供電端和對應的壓控振蕩器核心部分的輸出端之間，其獲取另一個壓控振蕩器核心部分輸出的兩個電壓信號并產生峰值電流親合到對應的壓控振蕩器核心部分的輸出端；
[0015]偏置電路分別連接兩個壓控振蕩器核心部分，并向兩個壓控振蕩器核心部分提供尾電流；
[0016]壓控振蕩器核心部分通過供電端和尾電流獲得電信號，并在N位子頻帶選擇信號和控制電壓的調整下產生兩路電壓信號分別通過第一輸出端和第二輸出端輸出，在耦合支路作用下，兩個壓控振蕩器核心部分輸出的電壓信號相互耦合，輸出端Ip、In、Qp和Qn獲得四路正交時鐘信號。
[0017]優選地，壓控振蕩器核心部分由尾電流管、負阻網絡、片上電感電容諧振腔、可變電容和數控電容陣列構成；
[0018]負阻網絡、片上電感電容諧振腔、可變電容和數控電容陣列構成并聯在壓控振蕩器核心部分的第一輸出端和第二輸出端之間；片上電感電容諧振腔諧振于預設的工作頻率，負阻網絡通過尾電流管連接偏置電路獲得尾電流并為壓控振蕩器核心部分的第一輸出端和第二輸出端提供電壓，可變電容和數控電容陣列分別接入控制電壓和N位子頻帶選擇信號對壓控振蕩器核心部分的第一輸出端和第二輸出端輸出的電壓信號進行調整；
[0019]優選地，片上電感電容諧振腔由一個電感和一個并聯在電感兩端的電容組成，電感兩端分別連接壓控振蕩器核心部分的第一輸出端和第二輸出端，電感的中間抽頭接地；
[0020]優選地，負阻網絡由第一負阻管和第二負阻管組成，第一負阻管和第二負阻管均為PMOS管，且第一負阻管和第二負阻管交叉耦合連接，第一負阻管的源極和第二負阻管的源極通過尾電流管共接到偏置電路獲得第一偏置電流；
[0021]優選地，可變電容包括第一電容管和第二電容管，第一電容管的源極、漏極和第二電容管的源極、漏極共連并接入控制電壓，第一電容管的柵極和第二電容管的柵極分別連接到壓控振蕩器核心部分的第一輸出端和第二輸出端；
[0022]優選地，數控電容陣列由多個結構相同的固定電容陣列組成，多個固定電容陣列并聯在壓控振蕩器核心部分的第一輸出端和第二輸出端之間，固定電容陣列的數量與子頻帶選擇信號的位數N對應，N位子頻帶選擇信號分別接入多個固定電容陣列對壓控振蕩器核心部分的第一輸出端和第二輸出端的電壓信號進行調整。
[0023]優選地，固定電容陣列由第一電容、第二電容、開關管、第一偏置管、第二偏置管、第三偏置管和第四偏置管;其中，開關管、第一偏置管和第二偏置管均米用NMOS管，第三偏置管和第四偏置管均采用PMOS管;第一電容的第一端連接第三偏置管的源極并與壓控振蕩器核心部分的第一輸出端連接，第一電容的第二端分別連接開關管的漏極、第一偏置管的漏極和第三偏置管的漏極;第二電容的第一端分別連接開關管的源極、第二偏置管的漏極和第四偏置管的漏極，第二電容的第二端連接第四偏置管的源極并與壓控振蕩器核心部分的第二輸出端連接;第一偏置管的源極和第二偏置管的源極均接地；
[0024]開關管、第一偏置管、第二偏置管、第三偏置管和第四偏置管的柵極共連作為頻選信號輸入端用于接入I路子頻帶選擇信號;開關管在子頻帶選擇信號的控制下導通或斷開，第一偏置管、第二偏置管、第三偏置管和第四偏置管分別在開關管導通和斷開兩種狀態下為第一電容和第二電容提供偏置電壓。
[0025]優選地，偏置電路包括第一偏置電流源、鏡像管、電阻和電容；其中，鏡像管采用PMOS管，其源極連接供電端，其漏極連接第一偏置電流源，第一偏置電流源另一端接地;鏡像管柵極連接電阻第一端并連接鏡像管漏極，電容兩端分別連接電阻第二端和供電端，電阻和電容配合形成一階RC濾波電路，電阻第二端還連接尾電流管，第一偏置電流源通過鏡像管和一階RC濾波電路為壓控振蕩器核心部分提供尾電流;優選地，尾電流管采用PMOS管，其源極連接供電端，其柵極連接電阻第二端，其漏極連接負阻網絡。
[0026]優選地，每一個耦合支路包括三個動態級聯在供電端和對應的壓控振蕩器核心部分的輸出端之間的三個耦合管，耦合管均采用PMOS管;耦合支路中，兩個耦合管的柵極分別連接另一個壓控振蕩器核心部分的第一輸出端和第二輸出端，剩余一個耦合管的柵極接地作為源極負反饋電阻。
[0027]優選地，壓控振蕩器輸出緩沖器包括多個與寬帶正交壓控振蕩器輸出的正交時鐘信號一一對應的輸出緩沖單元;每一個輸出緩沖單元包括一個交流耦合電容和至少兩級不同尺寸比例的CMOS反相器，其中第一級CMOS反相器的輸入輸出端之間跨接一個反饋電阻。
[0028]優選地，可調數字相位插值器包括四個相位插值單元，相位插值單元包括四條支路，每一條支路由一個饑餓型反相器和一個限流電阻組成，饑餓型反相器的輸入端作為支路的第一端，限流電阻串聯在饑餓型反相器的輸出端，限流電阻遠離饑餓型反相器的一端作為支路第二端；
[0029]兩條支路的第一端共連作為相位插值單元的一個輸入端，剩余兩條支路的第一端共連作為相位插值單元的另一個輸入端;其中兩條支路的第二端分別作為相位插值單元的兩個時鐘信號輸出端或者空懸，剩余兩個支路的第二端共連作為相位插值單元的時鐘信號輸出端。
[0030]相位插值單元的兩個輸入端用于接入兩路正交時鐘信號，相位插值單元在獲得的第二偏置電流(Itune)調節下將兩路正交時鐘信號合成一相或多相時鐘信號；
[0031]優選地，饑餓型反相器采用可調電流饑餓型反相器，每一個饑餓型反相器均可直接引入第二偏置電流(Itune)進行調整;饑餓型反相器包括第二偏置電流源、鏡像單元和反向單元;反向單元包括由第一 PMOS管和第一匪OS管組成的第三反相器，第三反相器的輸出端靠近第一 PMOS管的一端和靠近第一匪OS管的一端分別串聯了第二 PMOS管和第二匪OS管作為控制管;第三反相器的輸入端和輸出端分別作為饑餓型反相器的輸入端和輸出端，第二偏置電流源的第二偏置電流(Itune)通過鏡像單元為第二 PMOS管的柵極和第二 NMOS管的柵極提供鏡像電流，第二 PMOS管和第二 NMOS管根據鏡像電流調整自身工作狀態控制第三反相器工作以根據饑餓型反相器輸入端獲得信號進行輸出；
[0032]優選地，鏡像單元設有第一輸出端和第二輸出端，且鏡像單元的第一輸出端和第二輸出端分別連接第二 PMOS管的柵極和第二匪OS管的柵極;鏡像單元包括第三PMOS管、第四PMOS管、第一級聯管、第二級聯管、第三級聯管和偏置電流管;第三PMOS管和第一級聯管級聯在第二偏置電流源和供電端之間，第四PMOS管和第二級聯管級聯在鏡像單元的第二輸出端和供電端之間，偏置電流管和第三級聯管級聯在鏡像單元第二輸出端和接地之間，鏡像單元第一輸出端分別連接第三PMOS管的柵極和漏極以及第四PMOS管的柵極，第一級聯管的柵極和第二級聯管的柵極均接地，第三級聯管的柵極接入工作電壓，偏置電流管的柵極連接鏡像單元第二輸出端。
[0033]本發明采用正交壓控振蕩器和數字相位插值器級聯的緊湊開環架構產生多相時鐘信號，避免了閉環反饋結構和復雜控制邏輯所帶來的鎖定延遲和穩定性以及相位精度等問題，同時消除了額外參考時鐘。
[0034]本發明通過耦合支路和壓控振蕩器核心部分相配合，采用了一種峰值注入耦合方式的正交壓控振蕩器結構，降低了來自器件閃爍噪聲的影響。壓控振蕩器核心部分采用N位固定電容陣列進行子頻帶選擇，實現了正交壓控振蕩器的寬頻率范圍輸出。
[0035]本發明中，耦合支路采用動態級聯的PMOS管注入峰值電流到壓控振蕩器核心部分的輸出端，不僅提高了耦合電流的注入效率，更有效減弱了耦合網絡對壓控振蕩器核心部分電路噪聲的惡化，從而保證了所述正交壓控振蕩器在良好相位噪聲的情況下，可通過高效峰值注入最小化輸出正交時鐘之間的相位誤差。
[0036]本發明提出的可調數字相位插值器，在各饑餓型反相器的輸出端串聯一個限流電阻，限制饑餓型反相器的充放電電流，減小了數字相位插值器對電流饑餓型反相器導通電阻變化的敏感度，從而提高了數字相位插值器的線性度，確保了饑餓型反相器工作的安全。此外，通過對饑餓型反相器偏置電流的調節，使得該多相時鐘產生器的輸出多路相位具有高精度的優點。該可調數字相位插值器可調數字相位插值器，避免了傳統模擬相位插值器帶來的高功耗和失配等問題。
【附圖說明】
[0037]圖1為基于鎖相環PLL的多相時鐘產生器的結構示意圖；
[0038]圖2為基于延遲鎖相環DLL的多相時鐘產生器的結構示意圖；
[0039]圖3為本發明提供的一種低噪聲高精度的寬帶多相時鐘產生器的結構示意圖；
[0040]圖4為寬帶正交壓控振蕩器QVCO的電路結構示意圖；
[0041 ]圖5為電壓控制的可變電容Varactor的結構示意圖；
[0042]圖6為數控電容陣列CapBank的結構示意圖；
[0043]圖7為壓控振蕩器輸出緩沖器VCO-BUF的結構示意圖；
[0044]圖8為可調數字相位插值器DPI的結構示意圖；
[0045]圖9為可調數字相位插值單元DPIUnit的結構示意圖；
[0046]圖10為可調電流饑餓型反相器CSI的電路結構示意圖；
[0047]圖11為寬帶正交壓控振蕩器QVCO的16個子頻帶壓控曲線圖；
[0048]圖12為低噪聲高精度的寬帶多相時鐘產生器輸出時鐘的相位噪聲曲線圖；
[0049]圖13為低噪聲高精度的寬帶多相時鐘產生器輸出的8路多相時鐘波形圖。
【具體實施方式】
[0050]參照圖2，本發明提出的一種低噪聲高精度的寬帶多相時鐘產生器，包括:寬帶正交壓控振蕩器、壓控振蕩器輸出緩沖器和可調數字相位插值器。
[0051]寬帶正交壓控振蕩器在N位子頻帶選擇信號和控制電壓Vctrl的調整下，根據預設的噪聲和相位誤差要求產生正交時鐘信號。
[0052]壓控振蕩器輸出緩沖器與寬帶正交壓控振蕩器連接，其獲取正交時鐘信號，并對其緩沖放大后進行輸出。
[0053]可調數字相位插值器與壓控振蕩器輸出緩沖器連接，其獲取緩沖放大后的正交時鐘信號，且在第二偏置電流Itune調節下，將緩沖放大后的正交時鐘信號合成多相時鐘信號。
[0054]本實施方式中，子頻帶選擇信號選用4位信號B3?Bo，即寬帶正交壓控振蕩器QVCO在4位子頻帶選擇信號B3?Bo和控制電壓Vctrl的調整下，產生所需振蕩頻率的低噪聲低相位誤差的正交時鐘信號。壓控振蕩器輸出緩沖器VCO-BUF分別對正交時鐘信號進行緩沖放大后輸出正交時鐘信號I +、Q+、1-和Q-。可調數字相位插值器DPI經過第二偏置電流ItuneItune調節把壓控振蕩器輸出緩沖器VCO-BUF緩沖放大的正交時鐘信號I+、Q+、1-和Q-合成8路高精度的多相時鐘信號(:110、(:1145、(:1190、(:11135、(:11180、(:11225、(:11270和Clk_315。
[0055]本實施方式中，寬帶正交壓控振蕩器包括兩個壓控振蕩器核心部分、四個耦合支路和偏置電路。壓控振蕩器核心部分、四個耦合支路和偏置電路均由供電端VDD供電。
[0056]壓控振蕩器核心部分由尾電流管、負阻網絡、片上電感電容諧振腔、電壓控制的可變電容和數控電容陣列構成，尾電流管Msrl采用PMOS管。
[0057]片上電感電容諧振腔由一個電感和一個并聯在電感兩端的電容組成，其諧振于所需要的工作頻率。電感兩端分別作為壓控振蕩器核心部分的第一輸出端和第二輸出端，電感的中間抽頭接地，以保證第一輸出端的電壓和第二輸出端的電壓相位相反。
[0058]負阻網絡由第一負阻管Mgmll和第二負阻管Mgml2組成，第一負阻管Mgmll和第二負阻管Mgml2均為PMOS管。第一負阻管Mgml I的漏極和第二負阻管Mgml 2的漏極分別連接到壓控振蕩器核心部分的第一輸出端和第二輸出端，第一負阻管Mgmll的柵極和第二負阻管Mgml2的柵極分別連接第二負阻管Mgml2的漏極和第一負阻管Mgmll的漏極。如此，第一負阻管Mgml I和第二負阻管Mgml 2交叉親合連接，且第一負阻管Mgml I的源極和第二負阻管Mgml 2的源極通過尾電流管Msrl共接到偏置電路獲得第一偏置電流。
[0059]可變電容設有控制電壓輸入端和兩個信號輸出端，電容陣列設有頻選信號輸入端和兩個信號輸出端。可變電容的兩個信號輸出端和電容陣列的兩個信號輸出端均分別連接壓控振蕩器核心部分的第一輸出端和第二輸出端。可變電容的控制電壓輸入端接入控制電壓Vctrl，4位子頻帶選擇信號B3?Bo接入電容陣列的頻選信號輸入端。
[0060]壓控振蕩器核心部分具有第一輸出端和第二輸出端，則兩個壓控振蕩器核心部分的輸出端構成寬帶正交壓控振蕩器的四個輸出端Ip、Qp、In和Qn并分別用于輸出時鐘信號。
[0061]四個耦合支路與寬帶正交壓控振蕩器的四個輸出端Ip、Qp、In和Qn—一對應，每一個耦合支路包括三個動態級聯在供電端VDD和對應的寬帶正交壓控振蕩器輸出端之間的三個耦合管，耦合管均采用PMOS管。耦合支路中，兩個耦合管的柵極分別連接另一個壓控振蕩器核心部分的第一輸出端和第二輸出端，剩余一個耦合管的柵極接地作為源極負反饋電阻使用。
[0062]參照圖4，結合第一個壓控振蕩器核心部分對耦合支路進行說明。第一壓控振蕩器的第一輸出端和第二輸出端即為寬帶正交壓控振蕩器的輸出端Ip、In，第二個壓控振蕩器的第一輸出端和第二輸出端即為寬帶正交壓控振蕩器的輸出端Qp、Qn。對應輸出端Ip、In的耦合支路為第一耦合支路和第二耦合支路。第一耦合支路包括耦合管Mcpl 1、Mcp21和Mcp31，其中，耦合管Mcp31源極連接供電端VDD，其漏極連接耦合管Mcp21源極，耦合管Mcp21漏極連接親合管Mcp11源極，親合管Mcp11漏極連接輸出端Ip，故而，親合管Mcp11、Mcp21和Mcp31動態級聯在供電端VDD和輸出端Ip之間。耦合管Mcp21的柵極和耦合管Mcpl I的柵極分別連接從第二個壓控振蕩器引出的輸出端Qp、Qn，耦合管Mcp31的柵極接地。第二耦合支路包括耦合管Mcpl 2、Mcp22和Mcp32，其中，耦合管Mcp32源極連接供電端VDD，其漏極連接耦合管此?22源極，耦合管1叩22漏極連接耦合管1印12源極，耦合管Mcpl 2漏極連接輸出端In，故而，耦合管Mcpl2、Mcp22和Mcp32動態級聯在供電端VDD和輸出端In之間。耦合管Mcp22的柵極和耦合管Mcpl2的柵極分別連接從第二個壓控振蕩器引出的輸出端Qp、Qn，耦合管Mcp32的柵極接地。
[0063]各耦合支路向對應的寬帶正交壓控振蕩器的輸出端注入峰值電流。本實施方式中，四個親合支路分別向輸出端Ip、In、Qp和Qn注入峰值電流Icppl、Icpnl、Icpp2和Icpn2。
[0064]本實施方式中，耦合支路采用動態級聯的PMOS管注入峰值電流到壓控振蕩器核心部分的輸出端，不僅提高了耦合電流的注入效率，更有效減弱了耦合網絡對壓控振蕩器核心部分電路噪聲的惡化，從而保證了所述正交壓控振蕩器在良好相位噪聲的情況下，可通過高效峰值注入最小化輸出正交時鐘之間的相位誤差。
[0065]本實施方式中，壓控振蕩器核心部分在4位子頻帶選擇信號B3?Bq和控制電壓Vctrl的調整下通過片上電感電容諧振腔諧振后由第一輸出端和第二輸出端輸出相位相反的電壓信號。在親合支路作用下，兩個壓控振蕩器核心部分輸出的電壓信號相互親合，從而輸出端Ip、In、Qp和Qn最終輸出四路低噪聲低相位誤差的正交時鐘信號。
[0066]偏置電路包括第一偏置電流源Ibias、鏡像管MsrO、電阻RO和電容CO。其中，鏡像管MsrO采用PMOS管，其源極連接供電端VDD，其漏極連接第一偏置電流源Ibias，第一偏置電流源Ibias另一端接地。鏡像管MsrO柵極連接電阻RO第一端并連接鏡像管MsrO漏極，電容CO兩端分別連接電阻RO第二端和供電端VDD，電阻RO和電容CO配合形成一階RC濾波電路。
[0067]壓控振蕩器核心部分的尾電流管MsrI采用PMOS管，其源極連接供電端VDD，其柵極連接偏置電路中電阻RO的第二端，其漏極連接負阻網絡中兩個負阻管的源極。第一偏置電流源Ibias通過鏡像管MsrO和一階RC濾波電路向尾電流管Msrl提供微電流，從而負阻網絡工作。
[0068]參照圖，5，本實施方式中，可變電容包括第一電容管Mval和第二電容管Mva2，第一電容管Mval的源極、漏極和第二電容管Mva2的源極、漏極共連并接入控制電壓Vctrl，第一電容管Mval的柵極和第二電容管Mva2的柵極分別連接到壓控振蕩器核心部分的第一輸出端和第二輸出端。可變電容在控制電壓Vctrl控制下對壓控振蕩器核心部分的第一輸出端的電壓信號和第二輸出端的電壓信號進行調整。
[0069]參照圖6，數控電容陣列由多個固定電容陣列組成，且固定電容陣列的數量與子頻帶選擇信號的位數N對應。例如，本實施方式中，子頻帶選擇信號選用4位信號B3?Bo，則，數控電容陣列由四個固定電容陣列組成。
[0070]每一個固定電容陣列由第一電容CblO、第二電容Cb20、開關管MslO、第一偏置管Ms20、第二偏置管Ms30、第三偏置管Ms40和第四偏置管Ms50。其中，開關管Ms 10、第一偏置管Ms20和第二偏置管Ms30均采用匪OS管，第三偏置管Ms40和第四偏置管Ms50均采用PMOS管。第一電容CblO的第一端連接第三偏置管Ms40的源極并與壓控振蕩器核心部分的第一輸出端連接，第一電容CblO的第二端分別連接開關管MslO的漏極、第一偏置管Ms20的漏極和第三偏置管Ms40的漏極。第二電容Cb20的第一端分別連接開關管MslO的源極、第二偏置管Ms30的漏極和第四偏置管Ms50的漏極，第二電容Cb20的第二端連接第四偏置管Ms50的源極并與壓控振蕩器核心部分的第二輸出端連接。第一偏置管Ms20的源極和第二偏置管Ms30的源極均接地。第一偏置管Ms20、第二偏置管Ms30、第三偏置管Ms40和第四偏置管Ms50分別在開關管Ms 10導通和斷開兩種狀態下為第一電容CblO和第二電容Cb20提供偏置電壓。
[0071]固定電容陣列中，開關管MslO、第一偏置管Ms20、第二偏置管Ms30、第三偏置管Ms40和第四偏置管Ms50的柵極共連作為頻選信號輸入端用于接入I路子頻帶選擇信號。本實施方式中，四個固定電容陣列與4位子頻帶選擇信號—一對應，各固定電容陣列的頻選信號輸入端分別引入對應的子頻帶選擇信號。
[0072]本實施方式中，數控電容陣列包含的四個固定電容陣列并聯在壓控振蕩器核心部分的第一輸出端和第二輸出端之間，從而在4位子頻帶選擇信號B3?Bo的的作用下，對壓控振蕩器核心部分的第一輸出端和第二輸出端的電壓信號進行調整。壓控振蕩器核心部分米用N位固定電容陣列進行子頻帶選擇，實現了正交壓控振蕩器的寬頻率范圍輸出。
[0073]本實施方式中，采用一種峰值注入耦合方式的正交壓控振蕩器結構，且壓控振蕩器的核心部分、耦合支路和偏置電路全部采用PMOS管實現，降低了來自器件閃爍噪聲的影響。
[0074]參照圖7，壓控振蕩器輸出緩沖器包括多個與寬帶正交壓控振蕩器輸出的正交時鐘信號一一對應的輸出緩沖單元。每一個輸出緩沖單元包括交流耦合電容Co 11、第一反向管Moll、第二反向管Mo21、第三反向管Mo31和第四反向管Mo41。第一反向管Moll和第二反向管Mo21構成第一反相器，兩者漏極與漏極共連作為第一反相器輸出端，柵極與柵極共連作為第一反相器輸入端并通過交流耦合電容Coll連接寬帶正交壓控振蕩器對應的輸出端以接入對應的正交時鐘信號。第一反相器的輸入端和輸出端之間跨接反饋電阻Rf I。第三反向管Mo31和第四反向管Mo41構成第二反相器，兩者漏極與漏極共連作為第二反相器輸出端即該輸出緩沖單元的輸出端，柵極與柵極共連作為第二反相器輸入端并與第一反相器輸出端連接。第一反向管Moll和第三反向管Mo31的源極均連接供電端VDD獲取工作電壓，第二反向管Mo21和第四反向管Mo41的源極均接地。
[0075]本實施方式中，寬帶正交壓控振蕩器的四個輸出端Ip、Qp、In和Qn各輸出一路時鐘信號，則壓控振蕩器輸出緩沖器包括四個輸出緩沖單元，且四個輸出緩沖單元與四個輸出端Ip、Qp、In和Qn--對應。四個輸出緩沖單元中交流親合電容Col I遠離第一反相器的一側作為輸出緩沖單元的輸入端用于連接對應的寬帶正交壓控振蕩器輸出端Ip、Qp、In或Qn，輸出緩沖單元輸入端獲取時鐘信號后經過第一反相器和第二反相器緩沖后輸出緩沖放大后的時鐘信號I+、Q+、I_或Q-。
[0076]參照圖8，本實施方中，可調數字相位插值器DPI包括四個相位插值單元，分別為相位插值單元1、相位插值單元2、相位插值單元3和相位插值單元4 ο相位插值單元設有信號輸入端、信號輸出端和偏置電流輸入端，其中，信號輸入端連接壓控振蕩器輸出緩沖器獲取兩路正交時鐘信號，并在偏置電流輸入端輸入的第二偏置電流Itune調節下將兩路正交時鐘信號合成一相或多相時鐘信號。
[0077]本實施方式中相位插值單元I在第二偏置電流Itune調節下將正交信號I+/Q+合成三路相位角分別為0、45和90的多相時鐘信號Clk_0、Clk_45和Clk_90，相位插值單元2在第二偏置電流Itune調節下將正交信號Q+/1-合成為相位角為135的時鐘信號Clk_135，相位插值單元3在第二偏置電流Itune調節下將正交信號1-/Q-合成三路相位角分別為180、225和270的多相時鐘信號Clk_180、Clk_225、Clk_270，相位插值單元4在第二偏置電流Itune調節下將正交信號Q-/I+合成為相位角為315的時鐘信號Clk_315。
[0078]參照圖9，相位插值單元包括四條支路，每一條支路由一個饑餓型反相器和一個限流電阻組成，饑餓型反相器的輸入端作為支路的第一端，限流電阻串聯在饑餓型反相器的輸出端，限流電阻遠離饑餓型反相器的一端作為支路第二端;兩條支路的第一端共連作為相位插值單元的一個輸入端，剩余兩條支路的第一端共連作為相位插值單元的另一個輸入端;其中兩條支路的第二端分別作為相位插值單元的兩個時鐘信號輸出端或者空懸，剩余兩個支路的第二端共連作為相位插值單元的時鐘信號輸出端。
[0079]參照圖10，本實施方式中相位插值單元包括第一饑餓型反相器CSIl、第二饑餓型反相器CSI2、第三饑餓型反相器CSI3、第四饑餓型反相器CSI4、第一限流電阻Ral、第二限流電阻Rbl、第三限流電阻Rb2和第四限流電阻Ra2。第一限流電阻Ral、第二限流電阻Rbl、第三限流電阻Rb2和第四限流電阻Ra2分別與第一饑餓型反相器CSI1、第二饑餓型反相器CSI2、第三饑餓型反相器CSI3、第四饑餓型反相器CSI4—一對應并串聯在對應的饑餓型反相器的輸出端。
[0080]第一饑餓型反相器CSIl的輸入端和第二饑餓型反相器CSI2的輸入端共連作為相位插值單元的一個輸入端，第三饑餓型反相器CSI3的輸入端和第四饑餓型反相器CSI4的輸入端共連作為相位插值單元的另一個輸入端。相位插值單元的兩個輸入端分別輸入兩路正交的時鐘信號例如I+/Q+或Q+/1-或1-/Q-或Q-/I+。
[0081]第二限流電阻Rbl遠離第二饑餓型反相器CSI2的一端和第三限流電阻Rb2遠離第三饑餓型反相器CSI3的一端共連作為相位插值單元的一個輸出端。
[0082]本實施方式中，當相位插值單元輸出三路多相時鐘信號如相位插值單元I和相位插值單元3時，第一限流電阻Ral遠離第一饑餓型反相器CSIl的一端和第四限流電阻Ra2遠離第四饑餓型反相器CSI4的一端均作為相位插值單元的輸出端。從而，相位插值單元具有三個輸出端，相位插值單元兩個輸入端輸入的正交時鐘信號經過第一饑餓型反相器CSI1、第二饑餓型反相器CSI2、第三饑餓型反相器CSI3和第四饑餓型反相器CSI4作用后從相位插值單元三個輸出端輸出多相時鐘信號。
[0083]本實施方式中，當相位插值單元輸出一路多相時鐘信號如相位插值單元2和相位插值單元4時，第一限流電阻Ral遠離第一饑餓型反相器CSIl的一端和第四限流電阻Ra2遠離第四饑餓型反相器CSI4的一端均空懸無輸出。從而，相位插值單元僅具有一個輸出端，相位插值單元兩個輸入端輸入的正交時鐘信號經過第二饑餓型反相器CSI2和第三饑餓型反相器CSI3作用后從相位插值單元輸出端輸出一路多相時鐘信號。
[0084]本實施方式中，饑餓型反相器采用可調電流饑餓型反相器，每一個饑餓型反相器均可直接引入第二偏置電流I tune進行調整。
[0085]本實施方式中，饑餓型反相器包括第二偏置電流源、鏡像單元和反向單元。反向單元包括由第一 PMOS管Mcl I和第一 NMOS管Mc41組成的第三反相器，第一 PMOS管Mcl I的源極連接供電端VDD，第一NMOS管Mc41的源極接地。第三反相器的輸出端靠近第一PMOS管Mc 11的一端和靠近第一匪OS管Mc41的一端分別串聯了第二 PMOS管Mc21和第二 NMOS管Mc31作為控制管。具體地，第三反相器的輸出端分別連接第二 PMOS管Mc21的漏極和第二 NMOS管Mc31的漏極，第二 PMOS管Mc21的源極和第二匪OS管Mc31的源極分別連接第一 PMOS管Mcl I的漏極和第一NMOS管Mc41的漏極。第二偏置電流源通過鏡像單元分別連接第二 PMOS管Mc21的柵極和第二NMOS管Mc31的柵極。
[0086]第三反相器的輸入端和輸出端分別作為饑餓型反相器的輸入端和輸出端。第二偏置電流源的第二偏置電流Itune通過鏡像單元為第二 PMOS管Mc21的柵極和第二 NMOS管Mc31的柵極提供鏡像電流，第二 PMOS管Mc21和第二 NMOS管Mc31根據鏡像電流調整自身工作狀態從而控制第三反相器工作，以使得第三反相器在第二偏置電流Itune調整下根據饑餓型反相器輸入端獲得信號進行輸出。
[0087]本實施方式中，在各饑餓型反相器的輸出端串聯一個限流電阻，限制可調電流饑餓型反相器的充放電電流，減小了數字相位插值器對電流饑餓型反相器導通電阻變化的敏感度，從而提高了數字相位插值器的線性度，確保了饑餓型反相器工作的安全。此外，通過對可調電流饑餓型反相器第二偏置電流Itune的調節，使得該多相時鐘產生器的輸出多路相位具有高精度的優點。該可調數字相位插值器，避免了傳統模擬相位插值器帶來的高功耗和失配等問題。
[0088]本實施方式中，鏡像單元設有第一輸出端和第二輸出端，且鏡像單元的第一輸出端和第二輸出端分別連接第二 PMOS管Mc21的柵極和第二 NMOS管Mc31的柵極。鏡像單元包括第三PMOS管Mc22、第四PMOS管Mc23、第一級聯管Mcl2、第二級聯管Mcl3、第三級聯管Mc43和偏置電流管Mc33。
[0089]第三PMOS管Mc22和第一級聯管Mcl2級聯在第二偏置電流源和供電端VDD之間，第三PMOS管Mc22的漏極通過第二偏置電流源接地，其源極連接第一級聯管Mcl2的漏極，第一級聯管Mcl2的源極連接供電端。
[0090]第四PMOS管Mc23和第二級聯管Mcl3級聯在鏡像單元的第二輸出端和供電端VDD之間，第四PMOS管Mc23的漏極連接鏡像單元第二輸出端，其源極連接第二級聯管Mcl3的漏極，第二級聯管Mc 13的源極連接供電端。
[0091 ]偏置電流管Mc33和第三級聯管Mc43級聯在鏡像單元第二輸出端和接地之間，偏置電流管Mc33的漏極連接在鏡像單元第二輸出端，其源極連接第三級聯管Mc43漏極，第三級聯管Mc43源極接地。
[0092]鏡像單元第一輸出端分別連接第三PMOS管Mc22的柵極和漏極以及第四PMOS管Mc23的柵極，第一級聯管Mcl2的柵極和第二級聯管Mcl3的柵極均接地，第三級聯管Mc43的柵極接入工作電壓，偏置電流管Mc33的柵極連接鏡像單元第二輸出端。
[0093]如此，第三PMOS管Mc22、第四PMOS管Mc23和偏置電流管Mc33在第二偏置電流源輸出的第二偏置電流Itune調整下，在鏡像單元第一輸出端和第二輸出端產生電壓信號以控制第二 PMOS管Mc21和第二 NMOS管Mc31工作，間接的對反向單元的輸出信號進行調整。
[0094]本發明實施方式利用40nm CMOS工藝實現，電源電壓VDD= 1.1V，整個多相時鐘產生器功耗為3.44mW，輸出的8路多相時鐘信號Clk_0、Clk_45、Clk_90、Clkj35、Clkj80、Clk_225、Clk_270和Clk_315的中心頻率為3GHz，基于上述電路進行了實驗。
[0095]參見圖11，圖中所示為本實施方式提供的一種寬帶正交壓控振蕩器QVCO的16個子頻帶壓控曲線圖，正交壓控振蕩器在4位數字控制端B3、B2、B1和BO的粗調節和控制電壓VCTRL的細調節下，可覆蓋頻率范圍2.3GHz到3.8GHz調諧范圍約為53%，說明該多相時鐘產生器可實現寬頻率范圍輸出。
[0096]參見圖12，圖中所示為本實施方式提供的一種低噪聲高精度的寬帶多相時鐘產生器輸出時鐘的相位噪聲曲線圖，多相時鐘產生器輸出的時鐘信號在IMHz頻率處的相位噪聲為-118dBC/Hz，說明該多相時鐘產生器輸出的多相時鐘信號具有良好的噪聲性能。
[0097]參見圖13，圖中所示為本實施方式提供的一種低噪聲高精度的寬帶多相時鐘產生器輸出的8路多相時鐘波形圖，多相時鐘產生器輸出的8路多相時鐘信號Clk_0、Clk_45、Clk_90、Clk_135、Clk_180、Clk_225、Clk_270 和 Clk_315 在輸出頻率 3GHz 附近處的平均相位誤差為0.015°，說明該多相時鐘產生器輸出的多相時鐘信號之間具有精確的相位關系。
[0098]以上所述，僅為本發明較佳的【具體實施方式】，但本發明的保護范圍并不局限于此，任何熟悉本技術領域的技術人員在本發明揭露的技術范圍內，根據本發明的技術方案及其發明構思加以等同替換或改變，都應涵蓋在本發明的保護范圍之內。
【主權項】
1.一種低噪聲高精度的寬帶多相時鐘產生器，其特征在于，包括:寬帶正交壓控振蕩器、壓控振蕩器輸出緩沖器和可調數字相位插值器； 寬帶正交壓控振蕩器在N位子頻帶選擇信號和控制電壓(Vcm)的調整下，根據預設的噪聲和相位誤差要求產生正交時鐘信號； 壓控振蕩器輸出緩沖器與寬帶正交壓控振蕩器連接，其獲取正交時鐘信號，并對其緩沖放大后進行輸出； 可調數字相位插值器與壓控振蕩器輸出緩沖器連接，其獲取緩沖放大后的正交時鐘信號，且在第二偏置電流(Itune)調節下，將緩沖放大后的正交時鐘信號合成多相時鐘信號。2.如權利要求1所述的低噪聲高精度的寬帶多相時鐘產生器，其特征在于，寬帶正交壓控振蕩器包括兩個壓控振蕩器核心部分、四個耦合支路和偏置電路，壓控振蕩器核心部分、四個耦合支路和偏置電路均由供電端(VDD)供電； 每個壓控振蕩器核心部分設有第一輸出端和第二輸出端，第一輸出端和第二輸出端用于輸出反向電壓信號;兩個壓控振蕩器核心部分共四個輸出端作為為該寬帶正交壓控振蕩器的四個輸出端Ip、Qp、In和Qn ； 四個親合支路與兩個壓控振蕩器核心部分的輸出端 對應，且各親合支路連接在供電端(VDD)和對應的壓控振蕩器核心部分的輸出端之間，其獲取另一個壓控振蕩器核心部分輸出的兩個電壓信號并產生峰值電流親合到對應的壓控振蕩器核心部分的輸出端； 偏置電路分別連接兩個壓控振蕩器核心部分，并向兩個壓控振蕩器核心部分提供尾電流； 壓控振蕩器核心部分通過供電端(VDD)和尾電流獲得電信號，并在N位子頻帶選擇信號和控制電壓(Vctrl)的調整下產生兩路電壓信號分別通過第一輸出端和第二輸出端輸出，在親合支路作用下，兩個壓控振蕩器核心部分輸出的電壓信號相互親合，輸出端Ip、In、Qp和Qn獲得四路正交時鐘信號。3.如權利要求1所述的低噪聲高精度的寬帶多相時鐘產生器，其特征在于，壓控振蕩器核心部分由尾電流管、負阻網絡、片上電感電容諧振腔、可變電容和數控電容陣列構成； 負阻網絡、片上電感電容諧振腔、可變電容和數控電容陣列構成并聯在壓控振蕩器核心部分的第一輸出端和第二輸出端之間；片上電感電容諧振腔諧振于預設的工作頻率，負阻網絡通過尾電流管連接偏置電路獲得尾電流并為壓控振蕩器核心部分的第一輸出端和第二輸出端提供電壓，可變電容和數控電容陣列分別接入控制電壓(Vcm)和N位子頻帶選擇信號對壓控振蕩器核心部分的第一輸出端和第二輸出端輸出的電壓信號進行調整； 優選地，片上電感電容諧振腔由一個電感和一個并聯在電感兩端的電容組成，電感兩端分別連接壓控振蕩器核心部分的第一輸出端和第二輸出端，電感的中間抽頭接地； 優選地，負阻網絡由第一負阻管(Mgml I)和第二負阻管(Mgml2)組成，第一負阻管(Mgmll)和第二負阻管(Mgml2)均為PMOS管，且第一負阻管(Mgmll)和第二負阻管(Mgml2)交叉耦合連接，第一負阻管(Mgmll)的源極和第二負阻管(Mgml2)的源極通過尾電流管(Msrl)共接到偏置電路獲得第一偏置電流； 優選地，可變電容包括第一電容管(Mval)和第二電容管(Mva2)，第一電容管(Mval)的源極、漏極和第二電容管(Mva2)的源極、漏極共連并接入控制電壓(Vctrl)，第一電容管(Mval)的柵極和第二電容管(Mva2)的柵極分別連接到壓控振蕩器核心部分的第一輸出端和第二輸出端； 優選地，數控電容陣列由多個結構相同的固定電容陣列組成，多個固定電容陣列并聯在壓控振蕩器核心部分的第一輸出端和第二輸出端之間，固定電容陣列的數量與子頻帶選擇信號的位數N對應，N位子頻帶選擇信號分別接入多個固定電容陣列對壓控振蕩器核心部分的第一輸出端和第二輸出端的電壓信號進行調整。4.如權利要求6所述的低噪聲高精度的寬帶多相時鐘產生器，其特征在于，固定電容陣列由第一電容(CblO)、第二電容(Cb20)、開關管(MslO)、第一偏置管(Ms20)、第二偏置管(Ms30)、第三偏置管(Ms40)和第四偏置管(Ms50);其中，開關管(MslO)、第一偏置管(Ms20)和第二偏置管(Ms30)均采用匪OS管，第三偏置管(Ms40)和第四偏置管(Ms50)均采用PMOS管;第一電容(CblO)的第一端連接第三偏置管(Ms40)的源極并與壓控振蕩器核心部分的第一輸出端連接，第一電容(CblO)的第二端分別連接開關管(Ms 10)的漏極、第一偏置管(Ms20)的漏極和第三偏置管(Ms40)的漏極；第二電容(Cb20)的第一端分別連接開關管(MslO)的源極、第二偏置管(Ms30)的漏極和第四偏置管(Ms50)的漏極，第二電容(Cb20)的第二端連接第四偏置管(Ms50)的源極并與壓控振蕩器核心部分的第二輸出端連接;第一偏置管(Ms20)的源極和第二偏置管(Ms30)的源極均接地； 開關管(MslO)、第一偏置管(Ms20)、第二偏置管(Ms30)、第三偏置管(Ms40)和第四偏置管(Ms50)的柵極共連作為頻選信號輸入端用于接入I路子頻帶選擇信號;開關管(MslO)在子頻帶選擇信號的控制下導通或斷開，第一偏置管(Ms20)、第二偏置管(Ms30)、第三偏置管(Ms40)和第四偏置管(Ms50)分別在開關管(MslO)導通和斷開兩種狀態下為第一電容(CblO)和第二電容(Cb20)提供偏置電壓。5.如權利要求2所述的低噪聲高精度的寬帶多相時鐘產生器，其特征在于，偏置電路包括第一偏置電流源(Ibias)、鏡像管(MsrO)、電阻(RO)和電容(CO);其中，鏡像管(MsrO)采用PMOS管，其源極連接供電端(VDD)，其漏極連接第一偏置電流源(Ibias)，第一偏置電流源(Ibias)另一端接地;鏡像管(MsrO)柵極連接電阻(RO)第一端并連接鏡像管(MsrO)漏極，電容(CO)兩端分別連接電阻(RO)第二端和供電端(VDD)，電阻(RO)和電容(CO)配合形成一階RC濾波電路，電阻(RO)第二端還連接尾電流管(MsrI)，第一偏置電流源(Ibias)通過鏡像管(MsrO)和一階RC濾波電路為壓控振蕩器核心部分提供尾電流;優選地，尾電流管(Msrl)采用PMOS管，其源極連接供電端(VDD)，其柵極連接電阻(RO)第二端，其漏極連接負阻網絡。6.如權利要求1所述的低噪聲高精度的寬帶多相時鐘產生器，其特征在于，每一個耦合支路包括三個動態級聯在供電端(VDD)和對應的壓控振蕩器核心部分的輸出端之間的三個耦合管，耦合管均采用PMOS管;耦合支路中，兩個耦合管的柵極分別連接另一個壓控振蕩器核心部分的第一輸出端和第二輸出端，剩余一個耦合管的柵極接地作為源極負反饋電阻。7.如權利要求1所述的低噪聲高精度的寬帶多相時鐘產生器，其特征在于，壓控振蕩器輸出緩沖器包括多個與寬帶正交壓控振蕩器輸出的正交時鐘信號一一對應的輸出緩沖單元;每一個輸出緩沖單元包括一個交流耦合電容(Coll)和至少兩級不同尺寸比例的CMOS反相器，其中第一級CMOS反相器的輸入輸出端之間跨接一個反饋電阻。8.如權利要求1所述的低噪聲高精度的寬帶多相時鐘產生器，其特征在于，可調數字相位插值器包括四個相位插值單元，相位插值單元包括四條支路，每一條支路由一個饑餓型反相器和一個限流電阻組成，饑餓型反相器的輸入端作為支路的第一端，限流電阻串聯在饑餓型反相器的輸出端，限流電阻遠離饑餓型反相器的一端作為支路第二端； 兩條支路的第一端共連作為相位插值單元的一個輸入端，剩余兩條支路的第一端共連作為相位插值單元的另一個輸入端;其中兩條支路的第二端分別作為相位插值單元的兩個時鐘信號輸出端或者空懸，剩余兩個支路的第二端共連作為相位插值單元的時鐘信號輸出端。 相位插值單元的兩個輸入端用于接入兩路正交時鐘信號，相位插值單元在獲得的第二偏置電流(Itune)調節下將兩路正交時鐘信號合成一相或多相時鐘信號。9.如權利要求1所述的低噪聲高精度的寬帶多相時鐘產生器，其特征在于，饑餓型反相器采用可調電流饑餓型反相器，每一個饑餓型反相器均可直接引入第二偏置電流(Itune)進行調整;饑餓型反相器包括第二偏置電流源、鏡像單元和反向單元;反向單元包括由第一PMOS管(Mc 11)和第一NMOS管(Mc41)組成的第三反相器，第三反相器的輸出端靠近第一PMOS管(Mcl I)的一端和靠近第一匪OS管(Mc41)的一端分別串聯了第二 PMOS管(Mc21)和第二NMOS管(Mc31)作為控制管;第三反相器的輸入端和輸出端分別作為饑餓型反相器的輸入端和輸出端，第二偏置電流源的第二偏置電流(Itune)通過鏡像單元為第二 PMOS管(Mc21)的柵極和第二 NMOS管(Mc31)的柵極提供鏡像電流，第二 PMOS管(Mc21)和第二 NMOS管(Mc31)根據鏡像電流調整自身工作狀態控制第三反相器工作以根據饑餓型反相器輸入端獲得信號進行輸出； 優選地，鏡像單元設有第一輸出端和第二輸出端，且鏡像單元的第一輸出端和第二輸出端分別連接第二 PMOS管(Mc21)的柵極和第二匪OS管(Mc31)的柵極;鏡像單元包括第三PMOS管(Mc22)、第四PMOS管(Mc23)、第一級聯管(Mcl2)、第二級聯管(Mcl3)、第三級聯管(Mc43)和偏置電流管(Mc33);第三PMOS管(Mc22)和第一級聯管(Mcl2)級聯在第二偏置電流源和供電端(VDD)之間，第四PMOS管(Mc23)和第二級聯管(Mcl3)級聯在鏡像單元的第二輸出端和供電端(VDD)之間，偏置電流管(Mc33)和第三級聯管(Mc43)級聯在鏡像單元第二輸出端和接地之間，鏡像單元第一輸出端分別連接第三PMOS管(Mc22)的柵極和漏極以及第四PMOS管(Mc23)的柵極，第一級聯管(Mcl2)的柵極和第二級聯管(Mcl3)的柵極均接地，第三級聯管(Mc43)的柵極接入工作電壓，偏置電流管(Mc33)的柵極連接鏡像單元第二輸出端。
【文檔編號】H03L7/099GK106067814SQ201610403638
【公開日】2016年11月2日
【申請日】2016年6月2日 公開號201610403638.9, CN 106067814 A, CN 106067814A, CN 201610403638, CN-A-106067814, CN106067814 A, CN106067814A, CN201610403638, CN201610403638.9
【發明人】黃森, 林福江, 周煜凱
【申請人】中國科學技術大學先進技術研究院