一種具有高占空比特性的振蕩器的制造方法
【專利摘要】本發明屬于電源管理技術領域，涉及一種具有高占空比特性的振蕩器。本發明的振蕩器，包括充放電模塊、高限比較器、低限比較器和RS鎖存器；所述充放電模塊由充放電電阻RT、電容CT和放電恒流源構成，充放電電阻RT和電容CT串聯，充放電電阻RT接基準電壓，電容CT接地，充放電電阻RT和電容CT的連接點接放電恒流源；高限比較器的負向輸入端接高限比較電壓，正向輸入端接充放電電阻RT和電容CT的連接點，高限比較器的輸出端接RS鎖存器的R輸入端；低限比較器的正向輸入端接低限比較電壓，負向輸入端接充放電電阻RT和電容CT的連接點，低限比較器的輸出端接RS鎖存器的S輸入端。本發明的有益效果為，可以精確地設定頻率及大占空比。
【專利說明】
一種具有高占空比特性的振蕩器
技術領域
[0001] 本發明屬于電源管理技術領域，涉及一種具有高占空比特性的振蕩器。
【背景技術】
[0002] 振蕩器是開關電源控制系統的基本模塊，其輸出時鐘信號的頻率決定了開關頻 率，它所能提供的頻率、占空比是開關電源系統的重要參數。一般來說，大占空比有助于開 關電源調整范圍的拓寬、瞬態響應速度的提升，及效率的提高等多個性能的改善。現有振蕩 器為了實現大的占空比要求，通常采用開關管實現快速的放電。但是此種方法不能夠精確 的控制放電時間，且容易讓電容上電壓產生下沖，導致過放電情況。
【發明內容】
[0003] 本發明所要解決的，就是針對上述問題，提出一種可以準確設定放電時間并且避 免發生電容上電壓下沖的具有高占空比特性的振蕩器。
[0004] 本發明的技術方案是：如圖1所示，一種具有高占空比特性的振蕩器，包括充放電 模塊、高限比較器、低限比較器和RS鎖存器;所述充放電模塊由充放電電阻RT、電容CT和放 電恒流源構成，充放電電阻RT和電容CT串聯，充放電電阻RT接基準電壓，電容CT接地，充放 電電阻RT和電容CT的連接點接放電恒流源;高限比較器的負向輸入端接高限比較電壓，正 向輸入端接充放電電阻RT和電容CT的連接點，高限比較器的輸出端接RS鎖存器的R輸入端； 低限比較器的正向輸入端接低限比較電壓，負向輸入端接充放電電阻RT和電容CT的連接 點，低限比較器的輸出端接RS鎖存器的S輸入端;RS鎖存器輸出控制信號，其中，高限比較器 產生的信號作為充放電模塊的控制信號，低限比較器產生的信號作為充放電模塊控制信號 的同時也作為振蕩器的輸出。
[0005] 進一步的，如圖2所示，所述充放電模塊還包括第一三極管Ql、第二三極管Q2、第三 三極管Q3、第四三極管Q4、第一電流源II、第二電流源12、第三電流源13、第一穩壓管Dl、第 二穩壓管D2、第一匪OS管MNl、第二NMOS管MN2;第一三極管Ql的基極接電源，其集電極接基 準電壓，其發射極接第一電流源11的輸入，第一電流源11的輸出接地;第二二極管Q2的發射 極接第二電流源12的輸出，第二二極管的基極接電源，其集電極接地;第二電流源12的輸入 接基準電壓;第三三極管Q3的集電極接基準電壓，其基極接第二電流源12的輸出，第三三極 管Q3的發射極接第四三極管Q4的發射極，第四三極管Q4的基極接第一三極管Ql的發射極， 第四三極管Q4的集電極接地;第一匪OS管MNl的柵極接第三三極管Q3發射極與第四三極管 Q4發射極的連接點，第一NMOS管MNl的漏接接第三電流源13的輸出，其源極接充放電電阻RT 和電容CT的連接點；第三電流源13的輸入接基準電壓;第二匪OS管MN2的漏接接第三電流源 13的輸出，第二NMOS管MN2的柵極接控制信號，其源極接地;第一NMOS管MNl的柵極接第一穩 壓管Dl的負極，第一穩壓管Dl的正極接地;第二匪OS管MN2的柵極接第二穩壓管D2的負極， 第二穩壓管D2的正極接地。
[0006] 本方案中，三極管Ql、Q2、Q3、Q4組成推挽輸出驅動匪OS管麗1。麗1和麗2組成放電 時的恒流源，在振蕩器放電的階段，MNl源漏互換，其中MNl的漏作為虛擬地，電流經MNl通過 麗2向地放電。在振蕩器充電階段，控制信號為高，麗2管關閉，麗1管的柵源電壓小于該管的 閾值電壓，該管也關閉，電容CT由外部充電，此時電流源13將MNl和MN2的漏端迅速抬升至高 電平防止麗1管產生倒灌電流;穩壓管Dl和D2可以起到鉗位的作用，使匪OS管麗1、麗2的柵 極電壓不會太大。
[0007] 進一步的，如圖3所示，所述高限比較器包括第四電流源14、第五電流源15、第五三 極管Q5、第六三極管Q6、第七三極管Q7、第八三級管Q8、第九三極管Q9、第一 PMOS管MP1、第二 PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第三NMOS管MN3、第四NMOS管MM、第一電阻Rl、 第二電阻R2和第三電阻R3;第五三極管Q5的基極接充放電電阻RT和電容CT的連接點，第五 三極管Q5的發射極接第五電流源15的輸出，第五三極管Q5的集電極通過第三電阻R3后接 地;第六三極管Q6的基極接高限比較電壓，其發射極接第五電流源15的輸出，第六三極管Q6 的集電極通過第二電阻R2后接地;第五電流源15的輸入接基準電壓;第八三極管Q8的集電 極和基極接第四電流源14的輸出，第八三極管Q8的發射極通過第一電阻Rl后接地;第四電 流源14的輸入接基準電壓；第一 PMOS管MPl的源極接基準電壓，其柵極和漏極互連;第七三 極管Q7的集電極接第一PMOS管MPl的漏極，第七三極管Q7的基極接第四電流源14的輸出，第 七三極管Q7的發射極通過第二電阻R2后接地;第二PMOS管MP2的源極接基準電壓，其柵極和 漏極互連;第九三極管Q9的集電極接第二PMOS管MP2的漏極，第九三極管Q9的基極接第四電 流源14的輸出，第九三極管Q9的發射極通過第三電阻R3后接地;第三PMOS管MP3的源極接基 準電壓，其柵極接第二PMOS管MP2的漏極;第四PMOS管MP4的源極接基準電壓，其柵極接第一 PMOS管MPl的漏極；第三NMOS管MN3的漏極接第三PMOS管MP3的漏極，第三NMOS管MN3的柵極 和漏極互連，其源極接地;第四NMOS管MN4的柵極接第三PMOS管MP3的漏極，第四NMOS管MN4 的源極接地;第四NMOS管MM漏極與第四PMOS管MP4漏極的連接點為高限比較器的輸出端。
[0008] 本方案中，三極管Q5、Q6作為高限比較器的輸入對管，Q5的基極接外部充電電容CT 上的電壓即RTCT，Q6的基極接Vmax (振蕩器的高限比較電壓）。Q5和Q6的發射極接偏置電流 I5，Q5和Q6的集電極分別接Q9和Q7的發射極共同組成cascode結構，Q8主要是為Q9和Q7的基 極提供偏置電壓使其工作于放大區，PMOS管1〇 31、]\〇32、]\〇33、]\〇34和麗03管1^3、]\^4是將 cascode結構的雙端輸出轉為單端輸出形成高低電平邏輯信號以供后面數字模塊處理。
[0009] 如圖4所示，所述低限比較器包括第十三極管Q10、第十一三極管Q11、第十二三極 管Q12、第十三三極管Q13、第十四三極管Q14、第六電流源16、第七電流源17、第八電流源18、 第五PMOS管MP5、第六PMOS管MP6、第五NMOS管MN5、第六NMOS管MN6、第四電阻R4和第五電阻 R5;第十三極管QlO的發射極接第六電流源16的輸出，第十三極管QlO的基極接低限比較電 壓，其集電極接地;第六電流源16的輸入接基準電壓;第十一三極管Qll的集電極接基準電 壓，其基極接第六電流源16的輸出，第十一三極管Qll的發射極通過第四電阻R4后接地;第 十二三極管Q12的集電極接第七電流源17的輸出，第十二三極管Q12的基極接第十三三極管 Ql 3的發射極，第十二三極管Ql 2的發射極通過第四電阻R4后接地;第七電流源17的輸入接 基準電壓；第十三三極管Q13的集電極接基準電壓，其基極接第七電流源17的輸出，第十三 三極管Q13的發射極通過第五電阻R5后接地;第五PMOS管MP5的源極接基準電壓，其柵極與 漏極互連;第十四三極管Q14的集電極接第五PMOS管MP5的漏極，第十四三極管Q14的基極接 第十三三極管Q13的發射極，第十四三極管Q14的發射極接充放電電阻RT和電容CT的連接 點;第五NMOS管MN5的漏極接第八電流源18的輸出，第五NMOS管MN5的柵極與漏極互連，其源 極接地;第八電流源18的輸入接基準電壓;第六PMOS管MP6的源極接基準電壓，其柵極接第 五PMOS管MP5的漏極;第六匪OS管MN6的柵極接第八電流源18的輸出，第六匪OS管MN6的源極 接地;第六NMOS管MN6漏極與第六PMOS管MP6漏極的連接點為低限比較器的輸出端。
[0010] 本方案中，91〇、911、912、〇13以及電阻1?4、1?5共同組成電壓跟隨器，將1?1'(：1'端電壓 與振蕩器低限電壓相比較，振蕩器低限電壓抬升Vbe后作為Q14的基極電壓，Q14的源基接 RTCT端;MP5的漏端接Q14的集電極，將Ql4的電流鏡像到輸出管MP6 ;麗6的漏端接MP6的漏 端，將輸出電流轉化為電壓形成高低電平的邏輯信號作為比較器的輸出供后面數字模塊處 理。
[0011] 本發明的有益效果為，可以精確控制放電電流大小從而可以精確地確定放電時 間，不再使用電流源進行放電，并且低限比較器使用電流模比較器，防止電壓被過放的問 題，可以精確地設定頻率及大占空比。
【附圖說明】
[0012] 圖1本發明提出的振蕩器的控制結構圖。
[0013] 圖2本發明提出的集成有充放電電路(RTCT_Char ge_D i s char ge)的拓撲結構圖。
[0014] 圖3本發明提出的集成有高限比較器電路(Vmax_C0MP)的拓撲結構圖。
[0015] 圖4本發明提出的集成有低限比較器電路(Vmin_C0MP)的拓撲結構圖。
[0016] 圖5本發明提出的振蕩器相關信號的時序圖。
【具體實施方式】
[0017] 下面結合附圖，詳細描述本發明的技術方案：
[0018] 本發明提出的基于恒流源技術精確控制占空比振蕩器的系統拓撲結構圖如圖1所 示由4部分組成，充放電模塊(RTCT_Charge_D i s char ge)、高限比較器(Vmax_C0MP)、低限比 較器(Vmin_C0MP)、產生控制信號的數字模塊(SR Latch)。具體實現過程為：電源VREF通過 充電電阻RT給電容CT充電，當電容CT(即RTCT)上電壓達到振蕩器高限電壓Vmax時，高限比 較器翻轉，經過數字模塊，充放電的控制信號Ctr 1翻轉變為低電平;RTCT充放電模塊的放電 電路打開，開始放電，當電容CT上電壓降低至低限電壓Vmin時，低限比較器翻轉，經過數字 模塊，Ctrl信號翻轉變為高電平，RTCT充放電模塊的放電電路關閉，開始充電，完成一個周 期的充放電。
[0019]由圖1可以列出其充電的節點電流微分方程式開始充電時RTCT上電壓為Vmin，所 以可以得到方程式為：
[0023] 當充電完成時，RTCT端電壓為VmaxJP[0024] U(Ton)=Vmax
[0020]
[0021]
[0022]
[0026]
[0025] 所以就可以計算出充電時間的表達式為：
[0027]
[0028]
[0029] 開始放電時，RTCT端電壓為Vmax，由此初始條件可得放電時RTCT端上電壓隨時間 變化的方程式為：
[0030]
[0031]
[0032]
[0033]
[0034]
[0035]
[0036]
[0037] 由放電電流表達式可以看出通過確定MNl寬長比及其晶體管的并聯數可以精確地 確定振蕩器的放電電流。充放電時間與電阻RT電容CT放電電流I有關，所以通過改變以上參 數可以確定振蕩頻率及其占空比。
[0038] 充放電電路和低限比較器是本發明振蕩器系統的關鍵所在，下面結合具體電路詳 細分析該過程。
[0039]圖2為RTCT充放電電路，Vl是由VREF產生的分壓，經過推挽輸出鉗位到MNl的柵極， 當控制信號Ctrl為低電平時，MN2管的柵極電壓為高電平，該管打開，兩晶體管MNl、MN2漏極 相當于虛擬地;此時與晶體管MNl連接的電容CT上電壓值比較高，晶體管MNl源漏互換，工作 于飽和區產生恒定的放電電流，電容CT開始放電；當Ctrl為高電平，MN2關斷，電流源13會將 麗1的漏極被拉至高電平，麗1的源端（即CT上的電壓）此時也變為低電平，麗1的柵源電壓 (Vl和CT上電壓差值)小于晶體管的閾值電壓，該管也被關斷，從而電容CT充電只由外部充 電電阻RT和電容CT決定與內部放電電路無關。圖3為振蕩器的高限比較器，該比較器是由一 個折疊式的cascode組成，當電容CT上電壓大于Vmax端電壓時，流過Q5的電流會減小，Q6的 電流增大，所以流過Q9的電流增大，Q7的電流減小，結果使得流過MP4管的電流小于MM管電 流，因此MN2進入線性區，輸出端為低電平，經過反向器最終的輸出端Vmax_C0MP變為高電 平。圖4為振蕩器的低限比較器由電流模比較器結構組成，Vmin經PNP三極管抬升VBE后再經 過電壓跟隨器到Q14的基極，當電容CT上電壓（RTCT)等于Vmin時，Q14導通，輸出端Vmin_ COMP輸出為高電平；該模塊另一個作用是當RTCT電壓低于放電最低值Vmin時，由于Q14導 通，RTCT會迅速的抬升到Vmin防止電容上的電壓被放過。數字模塊主要由鎖存器構成，當 Vmax_C0MP變為高電平時，經鎖存器控制信號Ctrl變為低電平，控制放電恒流源的開關打開 電容CT開始放電；當Vmin_COMP為高電平時，鎖存器使得控制信號Ctrl變為高電平，控制放 電恒流源的開關關閉電容CT開始充電。
[0040] 圖5所示為本發明振蕩器的時序圖，當充電電容上電壓VCT大于Vmax時，Vmax_C0MP 為高電平，Ctrl變為低電平，RTCT_Charge_DiSCharge中的放電支路打開，電容CT通過恒流 源向地開始放電；充電電容上電壓VCT小于Vmin時，，Vmin_C0MP為高電平，Ctrl變為高電平， RTCT_Charge_D i scharge中的放電支路關閉，VREF通過電阻RT給電容CT充電；在電容CT放電 過程中VREF仍然會給CT充電，但是由于放電電流比較大CT處于放電狀態并且放電時間很 短。表明該振蕩器可以通過設定充放電電阻電容及放電電流確定充放電時間，從而可以精 確地設置震蕩頻率和大占空比。
【主權項】
1. 一種具有高占空比特性的振蕩器，包括充放電模塊、高限比較器、低限比較器和RS鎖 存器;所述充放電模塊由充放電電阻RT、電容CT和放電恒流源構成，充放電電阻RT和電容CT 串聯，充放電電阻RT接基準電壓，電容CT接地，充放電電阻RT和電容CT的連接點接放電恒流 源;高限比較器的負向輸入端接高限比較電壓，正向輸入端接充放電電阻RT和電容CT的連 接點，高限比較器的輸出端接RS鎖存器的R輸入端;低限比較器的正向輸入端接低限比較電 壓，負向輸入端接充放電電阻RT和電容CT的連接點，低限比較器的輸出端接RS鎖存器的S輸 入端;RS鎖存器輸出控制信號，其中，高限比較器產生的信號作為充放電模塊的控制信號， 低限比較器產生的信號作為充放電模塊控制信號的同時也作為振蕩器的輸出。2. 根據權利要求1所述的一種具有高占空比特性的振蕩器，其特征在于，所述充放電模 塊還包括第一三極管Q1、第二三極管Q2、第三三極管Q3、第四三極管Q4、第一電流源11、第二 電流源12、第三電流源13、第一穩壓管D1、第二穩壓管D2、第一 NMOS管MN1和第二NMOS管MN2; 第一三極管Q1的基極接電源，其集電極接基準電壓，其發射極接第一電流源II的輸入，第一 電流源11的輸出接地;第二二極管Q2的發射極接第二電流源12的輸出，第二二極管的基極 接電源，其集電極接地;第二電流源12的輸入接基準電壓;第三三極管Q3的集電極接基準電 壓，其基極接第二電流源12的輸出，第三三極管Q3的發射極接第四三極管Q4的發射極，第四 三極管Q4的基極接第一三極管Q1的發射極，第四三極管Q4的集電極接地;第一 NMOS管MN1的 柵極接第三三極管Q3發射極與第四三極管Q4發射極的連接點，第一NMOS管MN1的漏接接第 三電流源13的輸出，其源極接充放電電阻RT和電容CT的連接點；第三電流源13的輸入接基 準電壓;第二匪0S管MN2的漏接接第三電流源13的輸出，第二NMOS管MN2的柵極接控制信號， 其源極接地;第一 NMOS管MN1的柵極接第一穩壓管D1的負極，第一穩壓管D1的正極接地;第 二NMOS管MN2的柵極接第二穩壓管D2的負極，第二穩壓管D2的正極接地。3. 根據權利要求2所述的一種具有高占空比特性的振蕩器，其特征在于，所述高限比較 器包括第四電流源14、第五電流源15、第五三極管Q5、第六三極管Q6、第七三極管Q7、第八三 級管Q8、第九三極管Q9、第一 PM0S管MP1、第二PM0S管MP2、第三PM0S管MP3、第四PM0S管MP4、 第三NMOS管麗3、第四匪0S管MN4、第一電阻R1、第二電阻R2和第三電阻R3;第五三極管Q5的 基極接充放電電阻RT和電容CT的連接點，第五三極管Q5的發射極接第五電流源15的輸出， 第五三極管Q5的集電極通過第三電阻R3后接地;第六三極管Q6的基極接高限比較電壓，其 發射極接第五電流源15的輸出，第六三極管Q6的集電極通過第二電阻R2后接地;第五電流 源15的輸入接基準電壓;第八三極管Q8的集電極和基極接第四電流源14的輸出，第八三極 管Q8的發射極通過第一電阻R1后接地;第四電流源14的輸入接基準電壓;第一 PM0S管MP1的 源極接基準電壓，其柵極和漏極互連;第七三極管Q7的集電極接第一 PM0S管MP1的漏極，第 七三極管Q7的基極接第四電流源14的輸出，第七三極管Q7的發射極通過第二電阻R2后接 地;第二PM0S管MP2的源極接基準電壓，其柵極和漏極互連;第九三極管Q9的集電極接第二 PM0S管MP2的漏極，第九三極管Q9的基極接第四電流源14的輸出，第九三極管Q9的發射極通 過第三電阻R3后接地;第三PM0S管MP3的源極接基準電壓，其柵極接第二PM0S管MP2的漏極； 第四PM0S管MP4的源極接基準電壓，其柵極接第一 PM0S管MP1的漏極;第三匪0S管MN3的漏極 接第三PM0S管MP3的漏極，第三匪0S管麗3的柵極和漏極互連，其源極接地；第四匪0S管麗4 的柵極接第三PM0S管MP3的漏極，第四匪0S管麗4的源極接地;第四匪0S管麗4漏極與第四 PM0S管MP4漏極的連接點為高限比較器的輸出端。4.根據權利要求3所述的一種具有高占空比特性的振蕩器，其特征在于，所述低限比較 器包括第十三極管Q10、第十一三極管Q11、第十二三極管Q12、第十三三極管Q13、第十四三 極管Q14、第六電流源16、第七電流源17、第八電流源18、第五PMOS管MP5、第六PMOS管MP6、第 五NMOS管MN5、第六匪0S管MN6、第四電阻R4和第五電阻R5;第十三極管Q10的發射極接第六 電流源16的輸出，第十三極管Q10的基極接低限比較電壓，其集電極接地;第六電流源16的 輸入接基準電壓;第十一三極管Q11的集電極接基準電壓，其基極接第六電流源16的輸出， 第十一三極管Q11的發射極通過第四電阻R4后接地;第十二三極管Q12的集電極接第七電流 源17的輸出，第十二三極管Q12的基極接第十三三極管Q13的發射極，第十二三極管Q12的發 射極通過第四電阻R4后接地;第七電流源17的輸入接基準電壓;第十三三極管Q13的集電極 接基準電壓，其基極接第七電流源17的輸出，第十三三極管Q13的發射極通過第五電阻R5后 接地;第五PMOS管MP5的源極接基準電壓，其柵極與漏極互連;第十四三極管Q14的集電極接 第五PMOS管MP5的漏極，第十四三極管Q14的基極接第十三三極管Q13的發射極，第十四三極 管Q14的發射極接充放電電阻RT和電容CT的連接點;第五NM0S管MN5的漏極接第八電流源18 的輸出，第五匪0S管MN5的柵極與漏極互連，其源極接地;第八電流源18的輸入接基準電壓； 第六PMOS管MP6的源極接基準電壓，其柵極接第五PMOS管MP5的漏極;第六NM0S管MN6的柵極 接第八電流源18的輸出，第六NM0S管MN6的源極接地;第六NM0S管MN6漏極與第六PMOS管MP6 漏極的連接點為低限比較器的輸出端。
【文檔編號】H03K3/017GK106067784SQ201610431531
【公開日】2016年11月2日
【申請日】2016年6月16日 公開號201610431531.5, CN 106067784 A, CN 106067784A, CN 201610431531, CN-A-106067784, CN106067784 A, CN106067784A, CN201610431531, CN201610431531.5
【發明人】周澤坤, 曹建文, 李天生, 石躍, 丁立文, 張波
【申請人】電子科技大學