一種系統復位電路及電子設備的制造方法
【專利摘要】本發明公開一種系統復位電路。其中，該系統復位電路包括第一直流斬波電路、第二直流斬波電路以及復位電路，第一直流斬波電路將第一直流電壓轉換成第二直流電壓。第二直流斬波電路將第一直流電壓轉換成第三直流電壓。當第一直流電壓等于第二直流斬波電路的第一門限電壓時，第二直流斬波電路進入關斷狀態，在處理器處于正常工作狀態和系統電路處于正常工作狀態時，第三直流電壓跌落至復位電路的第二門限電壓，將復位電路調整至待觸發狀態。本發明還公開一種電子設備。通過本發明，能夠實現系統復位電路設計簡單科學，能夠節約生產成本，減輕系統負載。
【專利說明】
_種系統復位電路及電子設備
技術領域
[0001]本發明涉及電子技術領域，尤其涉及一種系統復位電路及電子設備。
【背景技術】
[0002]在一些微機系統中，為了確保微機系統電路能夠穩定可靠工作，系統復位電路對微機系統來說，是必不可少的一部分。
[0003]現有多媒體音視頻產品中，系統復位電路包括兩種復位類型，一種是上電復位，另一種是掉電復位。請參考圖1，圖1是現有多媒體產品中的系統復位電路的結構示意圖。如圖1所示，該系統復位電路的3V3SB端上電時，Cl充電，Ql導通，從而使得MCU_RESET端保持高電平，其中，MCU_RESET端連接控制芯片。當Cl充電完成后，Ql截止，MCU_RESET端的電平為低電平，從而滿足系統上電復位的需要。
[0004]當系統瞬間掉電時，第一電壓輸入端的12V電壓開始下降，3V3SB端的電壓不變，Q2導通。第一電壓輸入端的12V電壓恢復供電時，3V3SB端的電壓依然不變，Q2截止。因此，在Q2的導通時間內形成一個高電平復位脈沖，以實現系統復位。
[0005]當系統接收遙控器或者本機按鍵指令進入待機狀態時，第一電壓輸入端的12V電壓開始下降，Q2導通，但此時通過軟件處理，系統控制RESET_C0N端拉到低電平，以維持MCU_RESET端低電平不變，因此避免系統在待機命令下復位。其中，RESET_C0N端連接控制芯片。
[0006]發明人在實現本發明的過程中，發現現有技術至少存在以下問題:上述系統復位電路需要增加一個掉電復位電路，因此該系統復位電路設計比較復雜。并且需要通過系統的軟件設計來確保在待機狀態時能關閉復位信號，才能保證系統正常工作，因此增加系統的負荷。
【發明內容】
[0007]為了克服上述技術問題，本發明實施例目的旨在提供一種系統復位電路及電子設備，以解決現有系統復位電路設計復雜的技術問題。
[0008]為解決上述技術問題，本發明實施例提供以下技術方案:
[0009]在第一方面，本發明實施例提供一種系統復位電路。所述系統復位電路包括:
[0010]第一直流斬波電路，用于將第一直流電壓轉換成第二直流電壓，所述第二直流電壓加載于系統電路，為所述系統電路提供電源;其中，所述第一直流電壓為外部輸入電壓；
[0011]第二直流斬波電路，用于將所述第一直流電壓轉換成第三直流電壓，所述第三直流電壓加載于處理器，為所述處理器提供電源；
[0012]復位電路，用于分別與所述第二直流斬波電路和所述處理器連接，根據所述第三直流電壓，產生復位信號，所述復位信號觸發所述處理器進行復位，復位后的處理器觸發所述系統電路進行復位；
[0013]當所述第一直流電壓等于所述第二直流斬波電路的第一門限電壓時，所述第二直流斬波電路進入關斷狀態，在所述處理器處于正常工作狀態和所述系統電路處于正常工作狀態時，所述第三直流電壓跌落至所述復位電路的第二門限電壓，將所述復位電路調整至待觸發狀態。
[0014]可選地，所述第二直流斬波電路包括:
[0015]第二直流斬波模塊，包括第一電源輸入引腳以及使能端引腳，所述第二直流斬波模塊將所述第一直流電壓轉換成第三直流電壓;所述第一直流電壓加載于所述第一電源輸入引腳；
[0016]門限電路，用于根據所述第一直流電壓，產生加載于所述使能端引腳的使能電壓， 并且通過所述使能電壓控制所述第二直流斬波模塊的工作狀態。
[0017]可選地，所述門限電路包括:
[0018]穩壓二極管，所述穩壓二極管的負極和所述第一電源輸入引腳連接；
[0019]第一電阻，所述第一電阻的一端和所述穩壓二極管的正極連接；
[0020]第二電阻，所述第二電阻的一端分別與所述第一電阻的另一端和所述使能端引腳連接，所述第二電阻的另一端接地。
[0021]可選地，所述復位電路包括:[0〇22]第一電容，所述第一電容的一端接地；
[0023]復位芯片，包括第二電源輸入引腳和復位信號輸出引腳，所述第二電源輸入引腳和所述第一電容的另一端連接，并且所述第三直流電壓加載于所述第二電源輸入引腳；
[0024]抗干擾電路，用于濾除干擾所述復位芯片輸出的復位脈沖信號的雜波信號，所述抗干擾電路的一端和所述復位信號輸出引腳連接，所述抗干擾電路的另一端和所述處理器連接。[〇〇25]可選地，所述抗干擾電路包括:[〇〇26]第三電阻，所述第三電阻的一端接地；
[0027]第四電阻，所述第四電阻的一端分別與所述復位信號輸出引腳和所述第三電阻的另一端連接；[〇〇28]第二電容，所述第二電容的一端接地，并且所述第二電容的另一端分別與所述第四電阻的另一端和所述處理器連接。
[0029]在第二方面，本發明實施例提供一種電子設備。所述電子設備包括系統復位電路、 電源、系統電路以及處理器；
[0030]所述電源和所述系統復位電路連接，并且對所述系統復位電路加載第一直流電壓；[〇〇31]所述系統復位電路包括:
[0032]第一直流斬波電路，用于將所述第一直流電壓轉換成第二直流電壓，所述第二直流電壓加載于所述系統電路，為所述系統電路提供電源；[〇〇33]第二直流斬波電路，用于將所述第一直流電壓轉換成第三直流電壓，所述第三直流電壓加載于所述處理器，為所述處理器提供電源；[〇〇34]復位電路，用于分別與所述第二直流斬波電路和所述處理器連接，根據所述第三直流電壓，產生復位信號，所述復位信號觸發所述處理器進行復位，復位后的處理器觸發所述系統電路進行復位；
[0035]當所述第一直流電壓等于所述第二直流斬波電路的第一門限電壓時，所述第二直流斬波電路進入關斷狀態，在所述處理器處于正常工作狀態和所述系統電路處于正常工作狀態時，所述第三直流電壓跌落至所述復位電路的第二門限電壓，將所述復位電路調整至待觸發狀態。
[0036]可選地，所述第二直流斬波電路包括:
[0037]第二直流斬波模塊，包括第一電源輸入引腳以及使能端引腳，所述第二直流斬波模塊將所述第一直流電壓轉換成第三直流電壓;所述第一直流電壓加載于所述第一電源輸入引腳；
[0038]門限電路，用于根據所述第一直流電壓，產生加載于所述使能端引腳的使能電壓，并且通過所述使能電壓控制所述第二直流斬波模塊的工作狀態。
[0039]可選地，所述門限電路包括:
[0040]穩壓二極管，所述穩壓二極管的負極和所述第一電源輸入引腳連接；
[0041]第一電阻，所述第一電阻的一端和所述穩壓二極管的正極連接；
[0042]第二電阻，所述第二電阻的一端分別與所述第一電阻的另一端和所述使能端引腳連接，所述第二電阻的另一端接地。
[0043]可選地，所述復位電路包括:
[0044]第一電容，所述第一電容的一端接地；
[0045]復位芯片，包括第二電源輸入引腳和復位信號輸出引腳，所述第二電源輸入引腳和所述第一電容的另一端連接，并且所述第三直流電壓加載于所述第二電源輸入引腳；
[0046]抗干擾電路，用于濾除干擾所述復位芯片輸出的復位脈沖信號的雜波信號，所述抗干擾電路的一端和所述復位信號輸出引腳連接，所述抗干擾電路的另一端和所述處理器連接。
[0047]可選地，所述抗干擾電路包括:
[0048]第三電阻，所述第三電阻的一端接地；
[0049]第四電阻，所述第四電阻的一端分別與所述復位信號輸出引腳和所述第三電阻的另一端連接；
[0050]第二電容，所述第二電容的一端接地，并且所述第二電容的另一端分別與所述第四電阻的另一端和所述處理器連接。
[0051]在本發明實施例中，當第一直流電壓等于第二直流斬波電路的第一門限電壓時，第二直流斬波電路進入關斷狀態。在處理器處于正常工作狀態和系統電路處于正常工作狀態時，第三直流電壓跌落至復位電路的第二門限電壓，將復位電路調整至待觸發狀態。一方面，本發明實施例的系統復位電路無需增加掉電復位電路，便可實現將復位電路調整至待觸發狀態，待下次系統上電時，便可以觸發復位電路產生復位信號，從而將處理器和系統電路進行復位。另一方面，在系統待機狀態下，即第一直流電壓下降時，無需處理器的配合，便可以將復位電路調整至待觸發狀態，從而大大降低處理器的負荷。
【附圖說明】
[0052]圖1是現有多媒體產品中的系統復位電路的結構示意圖；
[0053]圖2是本發明實施例一提供的一種系統復位電路的電路原理框圖；
[0054]圖2a是本發明實施例一提供的一種系統復位電路的時序圖；
[0055]圖3是本發明實施例二提供的系統復位電路的電路原理框圖；
[0056]圖3a是本發明實施例二提供的系統復位電路中的第二直流斬波電路的電路結構連接示意圖；
[0057]圖3b是本發明實施例二提供的系統復位電路中的復位電路的電路結構連接示意圖；[〇〇58]圖4是本發明實施例三提供的一種電子設備的結構示意圖。【具體實施方式】
[0059]為了使本發明的目的、技術方案及優點更加清楚明白，以下結合附圖及實施例，對本發明進行進一步詳細說明。應當理解，此處所描述的具體實施例僅用以解釋本發明，并不用于限定本發明。
[0060]實施例一[〇〇61]請參考圖2,圖2是本發明實施例一提供的一種系統復位電路的電路原理框圖。如圖2所示，該系統復位電路包括第一直流斬波電路11、第二直流斬波電路12以及復位電路 13。
[0062]外部電源10產生第一直流電壓VI，并且將第一直流電壓VI加載于第一直流斬波電路11的輸入端。[〇〇63]在一些實施例中，該外部電源10可以是電子設備內部的電源管理系統通過將市電電源轉換而成的，可以是電子設備內部的電池提供的，可以是先由電源管理系統將市電電源轉換成第一電壓，再由其它電壓轉換電路或者電壓轉換芯片模塊處理而得來的。在本實施例中，外部電源10對系統復位電路輸入的第一直流電壓在電壓處理方式上，無論采用何種方式而得來，只要該第一直流電壓符合該電子設備內部的系統復位電路的需要，本領域技術人員結合實施例所訓導的實施方式，均可以實現本發明目的。比如，在一些電子設備中，系統復位電路的第一直流電壓可以是12V，可以是9V，可以是6V以及等等，本技術領域的人員可以根據系統復位電路的需要，設計電源電路或者采用集成芯片模塊來產生12V或9V 或6V。
[0064]在本實施例中，第一直流斬波電路11將第一直流電壓VI轉換成第二直流電壓V2。 在一些實施例中，第一直流斬波電路11可以是由各個分立器件組成的具有直流轉直流功能的電路，也可以是采用直流轉直流的轉換芯片模塊。設計者可以根據系統電路以及控制的需要，來設計第一直流斬波電路11，使第一直流斬波電路11輸出對應的電壓信號。比如，在本實施例中，第一直流斬波電路11是直流轉直流的轉換芯片模塊，其將12伏的第一直流電壓VI轉換成5伏的第二直流電壓V2。[〇〇65]在本實施例中，第二直流電壓V2加載于系統電路14，為系統電路14提供電源。在一些電子設備中，系統電路14可以包括用于將輸入模擬視頻信號轉換成數字信號的解碼器， 可以包括將數字信號轉換成模擬信號的數模轉換器，可以包括解調芯片，可以包括內存，可以包括視頻濾波電路，可以包括驅動液晶顯示屏工作的驅動芯片以及等等。此處的系統電路是在電子設備中，具有配合其它外圍電路的工作，從而實現特定功能的電路。在對系統電路提供電源時，由于不同電子設備中的系統電路類型的不同，系統電路所需的電源也不相同，因此，在一些實施例中，需要多個不同的第一直流斬波電路11為不同的系統電路提供不同的電壓。比如說，一個第一直流斬波電路11將12V轉換成5V，輸送給解碼器;另一個個第一直流斬波電路11還可以將12V轉換成1.5V或者1.1V，輸送給其它系統電路。
[0066]在本實施例中，外部電源10出現掉電情況時，即第一直流電壓Vl出現跌落，當第一直流電壓Vl跌落至一定范圍電壓時，第一直流斬波電路11輸出的第二直流電壓V2也會出現跌落。
[0067]在本實施例中，第二直流斬波電路12將第一直流電壓Vl轉換成第三直流電壓V3，第三直流電壓V3加載于處理器15，為處理器15提供電源。第二直流斬波電路12可以是由各個分立器件組成的具有直流轉直流功能的電路，也可以是采用直流轉直流的轉換芯片模塊。設計者可以根據處理器15輸入電壓的需要，來設計第二直流斬波電路12，使第二直流斬波電路12輸出對應的電壓信號。比如，在本實施例中，處理器所需供電電壓是3.3V，第二直流斬波電路12是直流轉直流的轉換芯片模塊，其將12伏的第一直流電壓Vl轉換成3.3V的第三直流電壓V3。
[0068]在本實施例中，外部電源10出現掉電情況時，即第一直流電壓Vl出現跌落，當第一直流電壓Vl跌落至一定范圍電壓時，第二直流斬波電路12輸出的第三直流電壓V3也會出現跌落。
[0069]復位電路13分別與第二直流斬波電路12和處理器15連接，根據第三直流電壓V3，產生復位信號，該復位信號觸發處理器15進行復位，復位后的處理器15觸發系統電路14進行復位。
[0070]在一些實施例中，復位電路13可以是有各個分立器件組成的具有復位功能的電路，也可以是具有復位功能的復位芯片。設計者可以根據設計的需要來選擇復位電路。在本實施例中，復位電路是具有復位功能的復位芯片該復位芯片的電源輸入端加載著第三直流電壓V3。當第三直流電壓V3超過該復位芯片的門限電壓時，該復位芯片受到觸發，從復位信號輸出引腳輸出一定的高電平，從而使處理器15得以復位，進而使復位后的處理器15觸發系統電路14進行復位，從而完成對電子設備的復位。在本實施例中，該復位脈沖的高電平會持續200ms。當第三直流電壓V3跌至該復位芯片的門限電壓時，此時的復位芯片處于待觸發狀態。待下一次外部電源上電時，可以觸發復位芯片產生復位信號。
[0071 ]請參考圖2a，圖2a是本發明實施例一提供的一種系統復位電路的時序圖。如圖2a所示，在tl時，系統復位電路上電，即第一直流電壓Vl開始上升。值得提醒的是，此處的系統復位電路上電可以是瞬間掉電后的瞬間上電，也可以是持續一段時間掉電后的上電。在t2時間，第一直流電壓Vl上升到足以使第二直流斬波電路12輸出的第三直流電壓V3超過復位芯片的門限電壓時，復位芯片產生高電平的復位信號，該高電平復位信號持續的時間是從t2到t3。當第一直流電壓Vl持續上升時，第二直流電壓V2也開始上升，逐漸穩定，此時第一直流斬波電路11能夠輸出穩定的第二直流電壓V2為系統電路14提供電源。同理，當第一直流電壓Vl持續上升時，第三直流電壓V3也開始上升，逐漸穩定，此時第二直流斬波電路12能夠輸出穩定的第三直流電壓V3為處理器15提供電源。
[0072]在t4時，即第一直流電壓Vl在A點開始下跌。此處造成下跌的原因有多種原因，可能是外部電源的插頭和插座接觸不良，可能是市電電網的電壓波動造成外部電源出現下跌，可能是遙控器控制電子設備使電子設備處于待機狀態，以及等等原因。此時第二直流電壓V2和第三直流電壓V3能夠維持穩定的輸出，從而使處理器15和系統電路14仍然處于正常工作的狀態。
[0073]在t5時，當第一直流電壓VI跌落至第二直流斬波電路12的第一門限電壓時，即第一直流電壓VI等于第二直流斬波電路12的第一門限電壓時，第二直流斬波電路12進入關斷狀態，即第二直流斬波電路12在B點開始關斷，并且第三直流電壓V3開始下跌，此時，第二直流電壓V2還處于正常并且穩定的電壓狀態，即第二直流電壓V2能夠正常地為系統電路14提供電源。值得注意的是，此時的處理器15還處于正常的工作狀態。[〇〇74] 在t6時，在處理器15處于正常工作狀態和系統電路14處于正常工作狀態時，第三直流電壓V3下跌至C點，即第三直流電壓V3跌落至復位電路13的第二門限電壓，將復位電路 13調整至待觸發狀態，以便下次系統上電時，便可以觸發復位電路13產生復位信號，從而將處理器15和系統電路14進行復位。處理器15處于正常工作狀態時，即處理器15的輸入電壓在C點時，至少意味著處理器15的門限電壓小于復位電路13的第二門限電壓，并且，系統電路14處于正常工作狀態時，即系統電路的輸入電壓在D點時，至少意味著在D點前，第一直流斬波電路11能夠在第一直流電壓VI從t4至t6之間還可以持續輸出穩定的電源，使系統電路 14仍然處于正常工作狀態。此處還需強調地是，無論系統電路采用何種類型電路以及該系統電路所需的輸入電源為何種電壓值，只要滿足在處理器15處于正常工作狀態和系統電路 14處于正常工作狀態時，第三直流電壓V3跌落至復位電路13的第二門限電壓，將復位電路 13調整至待觸發狀態的需求，均應當視為本發明的一種實施例。[〇〇75]在t7時，即在E點，第二直流電壓V2開始下跌，即系統電路14進入由于供電電源不穩定而導致數據處理紊亂的狀態。此時，第三直流電壓V3的電壓值可能大于處理器15的門限電壓，也可能小于處理器15的門限電壓。此處并不關心將復位電路13調整至待觸發狀態之后的處理器的工作狀態，因為在C點時，已經將復位電路13調整至待觸發狀態，無論處理器的工作狀態如何紊亂，下次系統上電時，便可以觸發復位電路13產生復位信號，從而將處理器15和系統電路14進行復位，也將處理器15和系統電路14恢復至原狀。
[0076]如上所述，系統電路14處于E點是，系統電路14開始進入數據處理紊亂狀態。假如系統電路14的數據處理紊亂時間提前了，比如說系統電路14的輸入電源，即第二直流電壓 V2在F點開始下降。其中F點所對應的時間相對于D點對應的時間提前了。在該假設下，在第一直流電壓VI的實際掉電過程中，有可能出現以下情形:如圖2所示，第一直流電壓VI的電壓時序圖上的G點和第三直流電壓V3的電壓時序圖上的C點是同一時刻t6上的對應點。第一直流電壓VI掉電時，在G點之前就開始上電，此時的第三直流電壓V3還沒下跌到C點就開始往回上升。即在該情形下，由于此時的第三直流電壓V3大于復位電路13的第二門限電壓，無法將復位電路13調整至待觸發狀態。因此，在該假設下，并且具有上述的情形時，由于系統電路14處于數據處理紊亂的狀態，并且復位電路13還沒處于觸發狀態，即使下次系統上電時，也無法實現復位處理器15,進一步，也無法使處理器15對系統電路14進行復位。因此，在處理器15處于正常工作狀態和系統電路14處于正常工作狀態時，第三直流電壓V3跌落至復位電路13的第二門限電壓，將復位電路13調整至待觸發狀態，待下次系統上電時，便可以觸發復位電路13產生復位信號，從而將處理器15和系統電路14進行復位。[〇〇77]在一些實施例中，處理器15可以對系統電路14采用軟件方式進行復位，也可以對系統電路14采用硬件方式進行復位。[〇〇78] 在t8時，第一直流電壓VI上升至第二直流斬波電路12的第一門限電壓時，即第一直流電壓Vl上升至H點的電壓時，第三直流電壓V3開始上升。
[0079]在t9時，第三直流電壓V3上升至復位電路13的第二門限電壓時，即第三直流電壓V3上升至J點的電壓時，復位電路13產生高電平的復位信號，從而使處理器15和系統電路14進行復位。
[0080]在一些實施例中，系統電路14和處理器15可以分立的電路模塊，也可以是集成于芯片中。
[0081]在一些實施例中，處理器15還可以是通用處理器、數字信號處理器(DSP)、專用集成電路(ASIC)、現場可編程門陣列(FPGA)或其它可編程邏輯器件、分立門或晶體管邏輯、分立的硬件組件或者這些部件的任何組合。還有，此處的處理器可以是任何傳統處理器、控制器、微控制器或狀態機。處理器也可以被實現為計算設備的組合，例如，DSP和微處理器的組合、多個微處理器、一個或多個微處理器結合DSP核、或任何其它這種配置。
[0082 ]在本實施例中，一方面，本發明實施例的系統復位電路無需增加掉電復位電路，便可實現將復位電路13調整至待觸發狀態，待下次系統上電時，便可以觸發復位電路13產生復位信號，從而將處理器15和系統電路14進行復位。另一方面，在系統待機狀態下，即第一直流電壓Vl下降時，無需處理器15的配合，便可以將復位電路13調整至待觸發狀態，從而大大降低處理器15的負荷。
[0083]實施例二
[0084]請參考圖3，圖3是本發明實施例二提供的系統復位電路的電路原理框圖。如圖3所示，該系統復位電路包括:
[0085]第一直流斬波電路301，用于將第一直流電壓301A轉換成第二直流電壓301B，第二直流電壓301B加載于系統電路，為系統電路提供電源。其中，第一直流電壓301A為外部電源300輸入的電壓。在本實施例中，系統正常工作情況下，第一直流電壓301A的電壓為12V，第二直流電壓為5V，系統電路為解碼器302。
[0086]第二直流斬波電路303，用于將第一直流電壓301A轉換成第三直流電壓301C，第三直流電壓301C加載于處理器304，為處理器304提供電源。在本實施例中，系統正常工作情況下，第三直流電壓301C為3.3V，處理器的門限電壓是2.17V，第二直流斬波電路303的第一門限電壓是7V。
[0087]復位電路305，用于分別與第二直流斬波電路303和處理器304連接，根據第三直流電壓301C，產生復位信號，復位信號觸發處理器304進行復位，復位后的處理器304觸發解碼器302進行復位。復位電路305的第二門限電壓是2.6V。
[0088]當系統掉電時，第一直流電壓301A跌落至第二直流斬波電路303的第一門限電壓7V時，即第一直流電壓301A等于第二直流斬波電路303的第一門限電壓7V，第二直流斬波電路303進入關斷狀態，在處理器304處于正常工作狀態和解碼器302處于正常工作狀態時，第三直流電壓301C跌落至復位電路305的第二門限電壓，將復位電路305調整至待觸發狀態。
[0089]請參考圖3a，圖3a是本發明實施例二提供的系統復位電路中的第二直流斬波電路的電路結構連接示意圖。如圖3a所示，該第二直流斬波電路303包括第二直流斬波模塊3031和門限電路3032。其中，第二直流斬波模塊3031包括第一電源輸入引腳IN、使能端引腳EN、接地端引腳GNDl以及電壓輸出引腳0UT，接地端引腳GNDl接地，電壓輸出引腳OUT分別與復位電路305和處理器304連接。此處，本實施例使能端引腳EN的觸發電壓是1.5V。
[0090] 第二直流斬波模塊3031將第一直流電壓301A轉換成第三直流電壓301C，第一直流電壓301A加載于第一電源輸入引腳IN。[〇〇91]門限電路302根據第一直流電壓301A，產生加載于使能端引腳EN的使能電壓，并且通過使能電壓控制第二直流斬波模塊301的工作狀態。當該使能電壓大于或等于1.5V時，第二直流斬波模塊3031在工作。當該使能電壓小于1.5V時，第二直流斬波模塊3031被關斷，停止工作，即此時的第三直流電壓301C開始下跌。[〇〇92] 進一步的，如圖3a所示，該門限電路3032包括穩壓二極管ZD、第一電阻R1以及第二電阻R2,穩壓二極管ZD的負極和第一電源輸入引腳IN連接，第一電阻R1的一端和穩壓二極管ZD的正極連接，第二電阻R2的一端分別與第一電阻R1的另一端和使能端引腳EN連接，第二電阻R2的另一端接地。此處的穩壓二極管ZD的穩壓值為5.6V，第一電阻R1的阻值為1000 歐姆，第二電阻R2的阻值為12000歐姆。當第一直流電壓VI下降到7V之后，第二電阻R2的兩端電壓開始小于1.5V，即使能電壓開始小于1.5V，從而開始關斷第二直流斬波模塊3031。 [〇〇93]請參考圖3b，圖3b是本發明實施例二提供的系統復位電路中的復位電路的電路結構連接示意圖。如圖3b所示，該復位電路305包括第一電容C1、復位芯片3051以及抗干擾電路3052。該第一電容C1的一端接地。該復位芯片3051包括第二電源輸入引腳VCC、復位信號輸出引腳RSTN以及接地端引腳GND2，第二電源輸入引腳VCC和第一電容C1的另一端連接，并且第三直流電壓301C加載于第二電源輸入引腳VCC。抗干擾電路3052濾除干擾復位芯片 3051輸出的復位脈沖信號的雜波信號，抗干擾電路3052的一端和復位信號輸出引腳RSTN連接，抗干擾電路3052的另一端和處理器304連接。此處的第一電容C1是0.lyF，復位芯片3051 的第二門限電壓是2.6V。[〇〇94] 進一步，如圖3b所示，該抗干擾電路3052包括第三電阻R3、第四電阻R4以及第二電容C2,第三電阻R3的一端接地，第四電阻R4的一端分別與復位信號輸出引腳RSTN和第三電阻R3的另一端連接，第二電容C2的一端接地，并且第二電容C2的另一端分別與第四電阻R4 的另一端和處理器304連接。此處的二電容C2是1000pF，第三電阻R3是47000歐姆，第四電阻 R4是1000歐姆。第四電阻R4和第二電容C2能夠濾除來自電磁場的干擾脈沖，第三電阻R3能夠降低干擾脈沖的幅度。
[0095]在本實施例中，一方面，本發明實施例的系統復位電路無需增加掉電復位電路，便可實現將復位電路305調整至待觸發狀態，待下次系統上電時，便可以觸發復位電路305產生復位信號，從而將處理器304和解碼器302進行復位。另一方面，在系統待機狀態下，即第一直流電壓301A下降時，無需處理器304的配合，便可以將復位電路305調整至待觸發狀態， 從而大大降低處理器304的負荷。[〇〇96] 實施例三
[0097]請參考圖4,圖4是本發明實施例三提供的一種電子設備的結構示意圖。如圖4所示，該電子設備包括系統復位電路41、電源42、系統電路43以及處理器44。電源42和系統復位電路41連接，并且對系統復位電路41加載第一直流電壓。系統復位電路41分別與系統電路43和處理器44連接。[〇〇98]進一步的，如圖4所示，系統復位電路41包括第一直流斬波電路411、第二直流斬波電路412以及復位電路413。第一直流斬波電路411用于將第一直流電壓轉換成第二直流電壓，第二直流電壓加載于系統電路，為系統電路提供電源。第二直流斬波電路412,用于將第一直流電壓轉換成第三直流電壓，第三直流電壓加載于處理器，為處理器提供電源。復位電路413用于分別與第二直流斬波電路412和處理器44連接，根據第三直流電壓，產生復位信號，復位信號觸發處理器44進行復位，復位后的處理器44觸發系統電路43進行復位。
[0099]當第一直流電壓等于第二直流斬波電路412的第一門限電壓時，第二直流斬波電路412進入關斷狀態，在處理器44處于正常工作狀態和系統電路43處于正常工作狀態時，第三直流電壓跌落至復位電路413的第二門限電壓，將復位電路413調整至待觸發狀態。
[0100]進一步的，第二直流斬波電路412包括第二直流斬波模塊、門限電路
[0101]第二直流斬波模塊包括第一電源輸入引腳以及使能端引腳，第二直流斬波模塊將第一直流電壓轉換成第三直流電壓。第一直流電壓加載于第一電源輸入引腳。
[0102]門限電路用于根據第一直流電壓，產生加載于使能端引腳的使能電壓，并且通過使能電壓控制第二直流斬波模塊的工作狀態。
[0103]進一步的，門限電路包括穩壓二極管、第一電阻以及第二電阻，穩壓管的負極和第一電源輸入引腳連接，第一電阻的一端和穩壓二極管的正極連接，第二電阻的一端分別與第一電阻的另一端和使能端引腳連接，第二電阻的另一端接地。
[0104]進一步的，復位電路413包括第一電容、復位芯片以及抗干擾電路，第一電容的一端接地，復位芯片包括第二電源輸入引腳和復位信號輸出引腳，第二電源輸入引腳和第一電容的另一端連接，并且第三直流電壓加載于第二電源輸入引腳。抗干擾電路用于濾除干擾復位芯片輸出的復位脈沖信號的雜波信號，抗干擾電路的一端和復位信號輸出引腳連接，抗干擾電路的另一端和處理器連接。
[0105]進一步的，抗干擾電路包括第三電阻、第四電阻以及第二電容，第三電阻的一端接地，第四電阻的一端分別與復位信號輸出引腳和第三電阻的另一端連接，第二電容的一端接地，并且第二電容的另一端分別與第四電阻的另一端和處理器連接。
[0106]本實施例的電子設備可以是液晶顯示屏、機頂盒、投影電視、便攜式激光電視、網絡播放盒以及電視機頂盒等等。
[0107]在本實施例中，一方面，本發明實施例電子設備中的系統復位電路無需增加掉電復位電路，便可實現將復位電路413調整至待觸發狀態，待下次系統上電時，便可以觸發復位電路413產生復位信號，從而將處理器44和系統電路43進行復位。另一方面，在系統待機狀態下，即第一直流電壓下降時，無需處理器44的配合，便可以將復位電路413調整至待觸發狀態，從而大大降低處理器44的負荷。
[0108]在上述各個實施例中，所描述的本發明各個實施方式中所涉及到的技術特征只要彼此之間未構成沖突就可以相互組合。
[0109]以上所述僅為本發明的較佳實施例而已，并不用以限制本發明，凡在本發明的精神和原則之內所作的任何修改、等同替換和改進等，均應包含在本發明的保護范圍之內。
【主權項】
1.一種系統復位電路，其特征在于，包括: 第一直流斬波電路，用于將第一直流電壓轉換成第二直流電壓，所述第二直流電壓加載于系統電路，為所述系統電路提供電源;其中，所述第一直流電壓為外部輸入電壓； 第二直流斬波電路，用于將所述第一直流電壓轉換成第三直流電壓，所述第三直流電壓加載于處理器，為所述處理器提供電源； 復位電路，用于分別與所述第二直流斬波電路和所述處理器連接，根據所述第三直流電壓，產生復位信號，所述復位信號觸發所述處理器進行復位，復位后的處理器觸發所述系統電路進行復位； 當所述第一直流電壓等于所述第二直流斬波電路的第一門限電壓時，所述第二直流斬波電路進入關斷狀態，在所述處理器處于正常工作狀態和所述系統電路處于正常工作狀態時，所述第三直流電壓跌落至所述復位電路的第二門限電壓，將所述復位電路調整至待觸發狀態。2.根據權利要求1所述的系統復位電路，其特征在于，所述第二直流斬波電路包括: 第二直流斬波模塊，包括第一電源輸入引腳以及使能端引腳，所述第二直流斬波模塊將所述第一直流電壓轉換成第三直流電壓;所述第一直流電壓加載于所述第一電源輸入引腳； 門限電路，用于根據所述第一直流電壓，產生加載于所述使能端引腳的使能電壓，并且通過所述使能電壓控制所述第二直流斬波模塊的工作狀態。3.根據權利要求2所述的系統復位電路，其特征在于，所述門限電路包括: 穩壓二極管，所述穩壓二極管的負極和所述第一電源輸入弓I腳連接； 第一電阻，所述第一電阻的一端和所述穩壓二極管的正極連接； 第二電阻，所述第二電阻的一端分別與所述第一電阻的另一端和所述使能端引腳連接，所述第二電阻的另一端接地。4.根據權利要求1至3任一所述的系統復位電路，其特征在于，所述復位電路包括: 第一電容，所述第一電容的一端接地； 復位芯片，包括第二電源輸入引腳和復位信號輸出引腳，所述第二電源輸入引腳和所述第一電容的另一端連接，并且所述第三直流電壓加載于所述第二電源輸入引腳； 抗干擾電路，用于濾除干擾所述復位芯片輸出的復位脈沖信號的雜波信號，所述抗干擾電路的一端和所述復位信號輸出引腳連接，所述抗干擾電路的另一端和所述處理器連接。5.根據權利要求4所述的系統復位電路，其特征在于，所述抗干擾電路包括: 第三電阻，所述第三電阻的一端接地； 第四電阻，所述第四電阻的一端分別與所述復位信號輸出引腳和所述第三電阻的另一端連接； 第二電容，所述第二電容的一端接地，并且所述第二電容的另一端分別與所述第四電阻的另一端和所述處理器連接。6.—種電子設備，其特征在于，包括系統復位電路、電源、系統電路以及處理器； 所述電源和所述系統復位電路連接，并且對所述系統復位電路加載第一直流電壓； 所述系統復位電路包括:第一直流斬波電路，用于將所述第一直流電壓轉換成第二直流電壓，所述第二直流電 壓加載于所述系統電路，為所述系統電路提供電源；第二直流斬波電路，用于將所述第一直流電壓轉換成第三直流電壓，所述第三直流電 壓加載于所述處理器，為所述處理器提供電源；復位電路，用于分別與所述第二直流斬波電路和所述處理器連接，根據所述第三直流 電壓，產生復位信號，所述復位信號觸發所述處理器進行復位，復位后的處理器觸發所述系 統電路進行復位；當所述第一直流電壓等于所述第二直流斬波電路的第一門限電壓時，所述第二直流斬 波電路進入關斷狀態，在所述處理器處于正常工作狀態和所述系統電路處于正常工作狀態 時，所述第三直流電壓跌落至所述復位電路的第二門限電壓，將所述復位電路調整至待觸 發狀態。7.根據權利要求6所述的電子設備，其特征在于，所述第二直流斬波電路包括:第二直流斬波模塊，包括第一電源輸入引腳以及使能端引腳，所述第二直流斬波模塊 將所述第一直流電壓轉換成第三直流電壓;所述第一直流電壓加載于所述第一電源輸入引 腳；門限電路，用于根據所述第一直流電壓，產生加載于所述使能端引腳的使能電壓，并且 通過所述使能電壓控制所述第二直流斬波模塊的工作狀態。8.根據權利要求7所述的電子設備，其特征在于，所述門限電路包括:穩壓二極管，所述穩壓二極管的負極和所述第一電源輸入引腳連接；第一電阻，所述第一電阻的一端和所述穩壓二極管的正極連接；第二電阻，所述第二電阻的一端分別與所述第一電阻的另一端和所述使能端引腳連 接，所述第二電阻的另一端接地。9.根據權利要求6至8任一所述的電子設備，其特征在于，所述復位電路包括:第一電容，所述第一電容的一端接地；復位芯片，包括第二電源輸入引腳和復位信號輸出引腳，所述第二電源輸入引腳和所 述第一電容的另一端連接，并且所述第三直流電壓加載于所述第二電源輸入引腳；抗干擾電路，用于濾除干擾所述復位芯片輸出的復位脈沖信號的雜波信號，所述抗干 擾電路的一端和所述復位信號輸出引腳連接，所述抗干擾電路的另一端和所述處理器連接。10.根據權利要求9所述的電子設備，其特征在于，所述抗干擾電路包括:第三電阻，所述第三電阻的一端接地；第四電阻，所述第四電阻的一端分別與所述復位信號輸出引腳和所述第三電阻的另一 端連接；第二電容，所述第二電容的一端接地，并且所述第二電容的另一端分別與所述第四電 阻的另一端和所述處理器連接。
【文檔編號】H03K17/22GK106059550SQ201610390063
【公開日】2016年10月26日
【申請日】2016年6月3日
【發明人】羅志剛
【申請人】樂視控股（北京）有限公司, 樂視致新電子科技（天津）有限公司