一種射頻功率放大器及射頻芯片的制作方法
【專利摘要】本發明提供一種射頻功率放大器及射頻芯片，增加設置了靜電釋放電路，靜電釋放電路包括一個二極管或串聯的多個二極管。靜電釋放電路在射頻功率放大器和射頻芯片正常工作以及電源負向放電過程中不起作用，不影響射頻功率放大器的正常使用和電源的負向放電；而當電源正向放電時，靜電釋放電路導通，在靜電釋放電路的脈沖電壓激勵下，將第一偏置電路與偏置電壓連接點處的節點的電壓抬升，得到瞬時高壓，從而將共源共柵射頻放大電路中的第一晶體管和第二晶體管的控制端電壓抬升，使得共源共柵射頻放大電路中的第一晶體管和第二晶體管導通，實現射頻功率放大器的電源正向放電，使得射頻功率放大器不僅具有電源負向放電功能還能兼顧電源正向放電。
【專利說明】
_種射頻功率放大器及射頻芯片
技術領域
[0001]本發明涉及射頻集成電路技術領域，尤其涉及一種射頻功率放大器及射頻芯片。
【背景技術】
[0002]射頻功率放大器是各種無線通信應用中必不可少的關鍵部件，用于將收發信機輸出的已調制射頻信號進行功率放大，以滿足無線通信所需的射頻信號的功率要求。
[0003]圖1為現有技術中提供的射頻功率放大器。其中，晶體管116的柵極與輸入端RFin、電阻114的一端及晶體管115的漏極相連，晶體管116的源極與地連接，晶體管116的漏極與晶體管119的源極相連；晶體管119的柵極與電阻117的一端、電容118的一端相連，晶體管119的漏極與電感120的一端及輸出端RFout相連;晶體管116和晶體管119組成了射頻功率放大器的共源共柵放大電路。
[0004]電阻117和電容118組成共柵晶體管119的偏置電路，該偏置電路的一端連接偏置電壓VBias，另一端與共柵晶體管119的柵極相連；電阻106、電阻108、電阻109、電阻113、電阻114、晶體管107、晶體管110、晶體管112共同組成共源晶體管116的偏置電路，該偏置電路的一端連接偏置電壓VBias，另外一端連接共源晶體管116的柵極。偏置電壓VBias通過偏置電路分別給晶體管116及晶體管119柵極供電。電容101、電容111、電容118、電容121起到濾波作用。電感120起隔交流通直流的作用。
[0005]由于射頻功率放大器中晶體管116和晶體管119的柵寬很大，通過電流能力極強，以25mm管子為例，能過的電流約為10A。因此，現有技術中采用晶體管116與晶體管119組成的共源共柵放大電路進行放電，可以極大地提高電源Vcc的靜電的放電能力。
[0006]但現有技術中提供的射頻功率放大電路，只能實現電源Vcc的負向放電而無法兼顧電源Vcc的正向放電。
【發明內容】
[0007]有鑒于此，本發明提供一種射頻功率放大器及射頻芯片，以解決現有技術中射頻功率放大器的電源Vcc只能負向放電，無法兼顧正向放電的問題。
[0008]為實現上述目的，本發明提供如下技術方案:
[0009]—種射頻功率放大器，包括:共源共柵射頻放大電路、偏置電壓、第一偏置電路、第二偏置電路和靜電釋放電路；
[0010]所述共源共柵射頻放大電路包括第一晶體管、第二晶體管和電源；
[0011]所述電源通過所述靜電釋放電路連接所述第二偏置電路的一端，所述靜電釋放電路包括一個二極管或串聯的多個二極管；
[0012]所述電源通過所述靜電釋放電路中的至少一個二極管連接所述第一偏置電路的一端和所述偏置電壓；
[0013]所述第一偏置電路的另一端與所述第一晶體管的控制端相連；
[0014]所述第二偏置電路的另一端與所述第二晶體管的控制端相連。
[0015]優選地，所述第一偏置電路包括:第一電阻、第二電阻、第三電阻、第四電阻、第五電阻、第三晶體管、第四晶體管、第五晶體管、第六晶體管；
[0016]所述第一電阻的一端與所述第三晶體管的第一端、所述第五晶體管的第一端相連，并與所述偏置電壓相連；
[0017]所述第一電阻的另一端連接所述第三晶體管的控制端、所述第五晶體管的控制端以及所述第四晶體管的第一端；
[0018]所述第三晶體管的第二端連接所述第三電阻的一端，所述第三電阻的另一端接地；
[0019]所述第四晶體管的控制端連接所述第二電阻的一端，所述第二電阻的另一端連接所述第三晶體管的第二端，所述第四晶體管的第二端接地；
[0020]第五晶體管的第二端通過第四電阻接地，且與第五電阻的一端相連；
[0021]所述第五電阻的另一端與所述第一晶體管的控制端相連，并與所述第六晶體管的第一端相連；
[0022]所述第六晶體管的控制端和第二端相連并接地。
[0023]優選地，所述第一電阻為可變電阻，所述可變電阻包括:第六電阻、第七電阻、第八電阻以及第七晶體管和第八晶體管；
[0024]所述第六電阻的一端與所述第七晶體管的第一端相連，并與所述偏置電壓相連；
[0025]所述第六電阻的另一端與所述第七電阻的一端相連，并與所述第七晶體管的控制端相連；
[0026]所述第七電阻的另一端與所述第八電阻的一端相連，并與所述第八晶體管的控制端相連；
[0027]所述第七晶體管的第二端與所述第八晶體管的第一端相連；
[0028]所述第八電阻的另一端與所述第八晶體管的第二端相連，并連接所述第三晶體管的控制端、所述第五晶體管的控制端以及所述第四晶體管的第一端。
[0029]優選地，所述第一晶體管至所述第八晶體管為類型相同的晶體管，均為場效應晶體管或雙極型晶體管。
[0030]優選地，所述靜電釋放電路為采用CMOS工藝、SOI工藝或GaAs pHEMT工藝制作而成的靜電釋放電路。
[0031]優選地，所述第二偏置電路包括:第九電阻和第一電容，所述第九電阻的一端與所述靜電釋放電路相連，另一端與所述第二晶體管的控制端相連，并通過所述第一電容接地。
[0032]優選地，所述靜電釋放電路連接所述電源的一端為二極管的正極，連接所述第一偏置電路或第二偏置電路的一端為二極管的負極。
[0033]優選地，還包括第二電容、第三電容和第四電容；
[0034]所述第二電容的一端連接所述偏置電壓，另一端接地；
[0035]所述第三電容的一端連接所述第三晶體管的控制端、所述第五晶體管的控制端以及所述第四晶體管的第一端，另一端接地；
[0036]所述第四電容的一端連接所述電源，另一端接地。
[0037]本發明還提供一種射頻芯片，包括上面所述的射頻功率放大器以及射頻輸入端口、射頻輸出端口、偏置電壓端口、偏置電壓控制端口、地端口。
[0038]優選地，所述射頻芯片為采用GaAspHEMT工藝制作而成的射頻芯片。
[0039]經由上述的技術方案可知，本發明提供的射頻功率放大器及射頻芯片，增加設置了靜電釋放電路，靜電釋放電路在射頻功率放大器和射頻芯片正常工作以及電源負向放電過程中不起作用，不影響射頻功率放大器的正常使用和電源的負向放電；而當電源正向放電時，電源電壓與偏置電壓之間的電壓差大于靜電釋放電路導通電壓，靜電釋放電路導通，在靜電釋放電路的脈沖電壓激勵下，將第一偏置電路與偏置電壓連接點處的節點的電壓抬升，得到瞬時高壓，從而將共源共柵射頻放大電路中的第一晶體管和第二晶體管的控制端電壓抬升，使得共源共柵射頻放大電路中的第一晶體管和第二晶體管導通，實現射頻功率放大器的電源正向放電，進而對射頻功率放大器及射頻芯片起到保護作用，使得所述射頻功率放大器不僅具有電源負向放電功能還能兼顧電源正向放電。
【附圖說明】
[0040]為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據提供的附圖獲得其他的附圖。
[0041]圖1為現有技術中提供的射頻功率放大器；
[0042]圖2為本發明實施例提供的一種射頻功率放大器；
[0043]圖3為本發明實施例提供的不同電阻阻值度放電通路的影響示意圖；
[0044]圖4為本發明實施例提供的可變電阻結構；
[0045]圖5為可變電阻仿真結果示意圖；
[0046]圖6為可變電阻中不同電阻組合的仿真結果示意圖；
[0047]圖7為本發明實施例提供的另一種射頻功率放大器。
【具體實施方式】
[0048]下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發明一部分實施例，而不是全部的實施例。基于本發明中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都屬于本發明保護的范圍。
[0049]靜電是一種客觀存在的自然現象，產生的方式有多種，如接觸、摩擦、電器間感應等。靜電具有長時間積累、高電壓、低電能、作用時間短等特點。ESD(靜電釋放)測試是芯片在應用前必須經過的一項測試指標。根據ESD產生的原因及其對集成電路放電的方式不同，ESD放電模型分為以下四類:1)人體放電模式(HBM);2)機器放電模式(MM);3)組件充電模式(CDM) ;4)電場感應模式(FIM)。其中，HBM是需要重點關注的放電模式。
[0050]由于人體是一個導體，通常人體上面會存在一定的靜電，在射頻芯片的使用過程中，當帶靜電的人體接觸芯片時，很容易發生靜電放電，會在芯片引腳上面產生一個瞬時的高壓。如果芯片缺乏必要的防護措施，很容易導致芯片的損壞，為此在集成電路設計中通常會設計專門的ESD(靜電釋放)保護電路來避免芯片中的晶體管因為高壓而擊穿。
[0051 ]現有技術提供的射頻功率放大器中，當電源Vcc進行負向放電時，電源Vcc電壓為負電壓，共源共柵射頻放大電路中晶體管116的源極接地，晶體管116及晶體管119的Vgd(柵極與漏極之間的電壓差)很容易大于等于晶體管的開啟電壓Vth，使得晶體管116和119迅速打開進行放電。
[0052]但當電源Vcc進行正向放電時，即電源Vcc為正電壓時，由于晶體管116及晶體管119的Vgs(柵極與源極之間的電壓差)不能大于等于晶體管的開啟電壓Vth，使得晶體管116和119不能打開進行放電工作。
[0053]基于上述分析，發明人經研究提供一種射頻功率放大器，增加設置靜電釋放電路，對共源共柵射頻放大電路的兩個晶體管的柵極電壓起到抬升作用，從而使得電源Vcc為正電壓時，也能使共源共柵射頻放大電路的兩個晶體管打開，進而使電源Vcc進行靜電釋放。具體技術方案請見以下實施例。
[0054]實施例一
[0055]本發明實施例提供一種射頻功率放大器，包括共源共柵射頻放大電路、偏置電壓、第一偏置電路、第二偏置電路和靜電釋放電路，所述共源共柵射頻放大電路包括第一晶體管、第二晶體管和電源;所述電源通過所述靜電釋放電路連接所述第二偏置電路的一端，所述靜電釋放電路包括一個二極管或串聯的多個二極管;所述電源通過所述靜電釋放電路中的至少一個二極管連接所述第一偏置電路的一端和所述偏置電壓;所述第一偏置電路的另一端與所述第一晶體管的控制端相連;所述第二偏置電路的另一端與所述第二晶體管的控制端相連。
[0056]所述共源共柵射頻放大電路包括第一晶體管、第二晶體管和電源，其中電源連接第二晶體管的第一端，第二晶體管的第二端連接第一晶體管的第一端，第一晶體管的第二端接地，第一晶體管的控制端連接射頻功率放大器的輸入端，第二晶體管的第一端連接射頻功率放大器的輸出端，第二晶體管的控制端通過濾波電容接地，本實施例中所述共源共柵射頻放大電路還包括位于電源與第二晶體管的第一端之間的電感，所述電感起隔交流通直流的作用。所述電源通過電容接地，所述電容起到濾波作用。
[0057]需要說明的是，本實施例中所述第二晶體管為共柵晶體管，第一晶體管為共源晶體管。
[0058]另外，本實施例中不限定所述第一偏置電路和所述第二偏置電路的具體結構，只要能夠實現將偏置電壓連接到所述第一晶體管和所述第二晶體管的控制端即可。
[0059]如圖2所示，所述第一偏置電路包括:第一電阻206、第二電阻208、第三電阻209、第四電阻213、第五電阻214、第三晶體管210、第四晶體管207、第五晶體管212、第六晶體管215。
[0060]第一電阻206的一端，即圖2中所示A點，與第三晶體管210的第一端、第五晶體管212的第一端相連，并與偏置電壓VBias相連;第一電阻206的另一端，即圖2中所示B點，連接第三晶體管210的控制端、第五晶體管212的控制端以及第四晶體管207的第一端;第三晶體管210的第二端連接第三電阻209的一端，第三電阻209的另一端接地;第四晶體管207的控制端連接第二電阻208的一端，第二電阻208的另一端連接第三晶體管210的第二端，第四晶體管207的第二端接地;第五晶體管212的第二端通過第四電阻213接地，且與第五電阻214的一端相連;第五電阻214的另一端與第一晶體管216的控制端相連，并與第六晶體管215的第一端相連;第六晶體管215的控制端和第二端相連并接地。
[0061]第二偏置電路包括:第九電阻217和第一電容218，第九電阻217的一端與靜電釋放電路triggerl相連，另一端與第二晶體管219的控制端相連，并通過第一電容218接地。
[0062]所述靜電釋放電路包括一個二極管或串聯的多個二極管。即本實施例中，靜電釋放電路包括至少一個二極管。當所述靜電釋放電路僅包括一個二極管時，二極管的正極連接共源共柵射頻放大電路的電源Vcc，二極管的負極連接偏置電壓VBias以及第一偏置電路和第二偏置電路的公共端，也即圖2中所示的節點A。
[0063]在實際工作中，只要保證電源Vcc正向放電時，Vcc與VBias之差大于該二極管的導通電壓即可，當所述射頻功率放大器正常工作時以及電源Vcc負向放電時，電源Vcc電壓較低，二極管不導通，不影響射頻功率放大器的正常工作以及電源Vcc負向放電過程。而當電源Vcc正向放電時，電源Vcc提供給二極管一個脈沖電壓，二極管導通，在該脈沖電壓的激勵下，能夠相應把A節點的瞬態電壓抬升，從而使得第二晶體管219和第一晶體管216的控制端電壓被抬升，使得控制端電壓與第二端壓差大于等于晶體管的開啟電壓，第二晶體管219和第一晶體管216導通，進而使得電源Vcc與地接通，進行正向放電。
[0064]在本發明的其他是實施例中，靜電釋放電路還可以為包括多個二極管的二極管串，如圖2中triggerl所示，多個二極管(圖中二極管231、二極管232、二極管233、二極管234、二極管235、二極管236、二極管237、二極管238、二極管239、二極管240)相互串聯，正負極首尾相接，且位于一端的二極管(如圖中所示二極管231)的正極連接所述電源，位于另一端的二極管(如圖中所示二極管240)的負極連接所述第一偏置電路或第二偏置電路的一端。圖2中所示位于另一端的二極管的負極連接所述第二偏置電路的一端，而第一偏置電路的一端接二極管串中間的一個節點。在本發明的其他實施例中，所述第一偏置電路與所述第二偏置電路可以連接在同一端，再與二極管串一端的二極管負極相連，具體連接方式可以依據實際情況進行選擇設置，本實施例中對此不做限定。
[0065]本實施例中也不限定連接到所述第一偏置電路的一端(圖2中A點)的二極管的個數，即不限定位于電源Vcc與偏置電壓VBias之間的二極管的個數;也不限定靜電釋放電路triggerl中二極管的個數，只要其滿足電源Vcc接正向電壓時，電源Vcc電壓與偏置電壓VBias電壓之差大于兩者之間的二極管串的電壓差，能夠將電源Vcc與偏置電壓VBias之間的二極管導通即可。當電源Vcc接正向電壓時，導通靜電釋放電路triggerl中位于電源Vcc與偏置電壓VBias之間的二極管，從而將A節點的電壓抬升，進而使得第二晶體管219和第一晶體管216的控制端電壓被抬升，使得控制端電壓與第二端壓差大于等于晶體管的開啟電壓，第二晶體管219和第一晶體管216導通，進而使得電源Vcc與地接通，進行正向放電。
[0066]另外，如圖2所示，本實施例提供的射頻功率放大器還包括第二電容201、第三電容211和第四電容221;第二電容201的一端連接偏置電壓VBias，另一端接地;第三電容211的一端連接第三晶體管210的控制端、第五晶體管212的控制端以及第四晶體管207的第一端，另一端接地;第四電容221的一端連接電源Vcc，另一端接地。第二電容201、第三電容211和第四電容221在所述射頻功率放大器中起濾波作用。
[0067]本實施例提供的射頻功率放大器的共源共柵射頻放大電路還包括位于電源Vcc與第二晶體管219的第一端之間的電感220，電感220具有隔交流通直流的作用。共源共柵射頻放大電路中第二晶體管的第一端連接射頻輸出端口 RFout;第一晶體管的控制端連接射頻輸入端口 RFin，從而實現射頻功率放大功能。
[0068]射頻功率放大器屬于大信號器件，因此要求用于制造射頻功率放大器的半導體器件具有高擊穿電壓、高電流密度等特性。相對于數字電路、模擬電路等小信號電路所普遍采用的基于Si的CMOS工藝，基于GaAs材料的HBT、pHEMT等工藝，由于其較高的擊穿電壓和載流子迀移速率，在射頻功率放大器領域中得到了廣泛的應用。因此，本實施例中不限定所述射頻功率放大器的制作工藝。優選的所述射頻功率放大器采用GaAs pHEMT工藝制作而成，相應的，本實施例中也不限定所述靜電釋放電路的制作工藝，優選地，所述靜電釋放電路為采用CMOS工藝、SOI工藝或GaAs pHEMT工藝制作而成的靜電釋放電路。
[0069]需要說明的是，本實施例中不限定所述第一晶體管至第六晶體管的具體類型，只要其類型相同即可，優選地，所述第一晶體管至第六晶體管均為NMOS管，或者第一晶體管至第六晶體管均為雙極型晶體管。
[0070]進一步需要說明的是，當上述晶體管為場效應晶體管時，本實施例中可選的，第一端為上述晶體管的漏極、第二端為上述晶體管的源極、控制端為上述晶體管的柵極。在本發明的其他實施了中，第一端為上述晶體管的源極、第二端為上述晶體管的漏極、控制端為上述晶體管的柵極，本實施例對此不做限定，可以依據實際情況進行對應設置。
[0071]本發明實施例提供的射頻功率放大器，在電源Vcc與第二偏置電路的一端之間增加設置了靜電釋放電路。所述靜電釋放電路包括至少一個二極管，所述電源Vcc通過所述靜電釋放電路中的至少一個二極管連接至所述偏置電壓VBias。電源Vcc與偏置電壓VBias之間的二極管在射頻功率放大器正常工作或電源Vcc負向放電過程中不導通，從而使射頻功率放大器正常工作或電源Vcc負向放電過程不受影響。而當電源Vcc為正電壓時，電源Vcc與偏置電壓VBias之間的二極管在射頻功率放大器正常工作或電源Vcc負向放電過程中導通，且在電源Vcc給靜電釋放電路的脈沖電壓激勵下，偏置電壓處節點的電壓被抬升，能夠得到瞬態高壓，進而使得共源共柵射頻放大電路中的第一晶體管和第二晶體管控制端電壓抬升，第一晶體管和第二晶體管導通，使得電源Vcc放電，即實現了電源Vcc的正向放電。
[0072]實施例二
[0073]本實施例提供一種射頻功率放大器，包括共源共柵射頻放大電路、偏置電壓、第一偏置電路、第二偏置電路和靜電釋放電路。
[0074]如圖7所示，共源共柵射頻放大電路包括第二晶體管719、第一晶體管716、電源Vcc、第四電容721、電感720，其中，第一晶體管716的控制端連接射頻輸入端口 RFin，第二晶體管719的第一端連接射頻輸出端口 RFout ο其余部分連接關系與實施例一中相同，本實施例不進行詳細描述，具體參見實施例一。
[0075]第二偏置電路包括第九電阻717和第一電容718;靜電釋放電路triggerl包括至少一個二極管，當包括多個二極管時，多個二極管首尾相接組成二極管串(圖中二極管731、二極管732、二極管733、二極管734、二極管735、二極管736、二極管737、二極管738、二極管739、二極管740)，位于一端的二極管(如圖中所示二極管731)的正極連接所述電源，位于另一端的二極管(如圖中所示二極管740)的負極連接所述第一偏置電路的一端或連接所述第二偏置電路中第九電阻717的一端。
[0076]圖7中所示位于另一端的二極管的負極連接所述第二偏置電路的一端，而第一偏置電路的一端接二極管串中間的一個節點。在本發明的其他實施例中，所述第一偏置電路與所述第二偏置電路可以連接在同一端，再與二極管串一端的二極管負極相連，具體連接方式可以依據實際情況進行選擇設置，本實施例中對此不做限定。
[0077]本實施例中也不限定連接到所述第一偏置電路的一端(圖7中所示A點)的二極管的個數，也不限定靜電釋放電路triggerl中二極管的個數，只要其滿足電源Vcc接正向電壓時，電源Vcc電壓與偏置電壓VBias電壓之差大于兩者之間的二極管串的電壓差，能夠將電源Vcc與偏置電壓VBias之間的二極管導通即可。當電源Vcc接正向電壓時，導通靜電釋放電路triggerl中位于電源Vcc與偏置電壓VBias之間的二極管，從而將A節點的電壓抬升，進而使得第二晶體管719和第一晶體管716的控制端電壓被抬升，使得控制端電壓與第二端壓差大于等于晶體管的開啟電壓，第二晶體管719和第一晶體管716導通，進而使得電源Vcc與地接通，進行正向放電。
[0078]第一偏置電路包括第一電阻、第二電阻708、第三電阻709、第四電阻713、第五電阻714、第三晶體管710、第四晶體管707、第五晶體管712、第六晶體管715。
[0079]本實施例提供的射頻功率放大器還包括第二電容701和第三電容711，第二電容701和第三電容711起濾波作用。
[0080]需要說明的是，本實施例中第一偏置電路、第二偏置電路、共源共柵射頻放大電路、靜電釋放電路之間的連接關系以及各個電路內部各元件的連接關系與實施例一中相同，本實施例不進行詳細描述，具體參見實施例一。在本發明的其他實施例中，第一偏置電路和第二偏置電路還可以包括其他電容、電阻等結構，本實施例中對此不做贅述。
[0081]需要說明的是，發明人發現在實際的電路中，電路AB之間的電阻會決定電源Vcc的正向放電速度。由圖3可以看出，當Rab為O歐姆的時候，放電的速度是最快的。當Rab加大時，比如為3100歐姆時，放電的速度相對緩慢。可見，Rab電阻越小，放電的速度越快。但Rab的減小，會影響射頻功率放大器的線性指標。因此，需要提供一種可變電阻結構，在射頻功率放大器正常工作模式中，AB之間的電阻為相對較大的電阻，例如3100歐姆;在進行Vcc正向放電的模式下，AB之間的電阻盡可能的小。
[0082]圖4提供了一種可變電阻結構。其中，晶體管445源極接地，柵極與電阻443的一端及電阻442的一端相連，漏極與晶體管444源極相連；晶體管444柵極與電阻442的另一端及電阻441的一端相連，漏極與電源VDD相連；電阻441的另一端接電源VDD;電阻443的另一端接地。
[0083]該可變電阻的仿真結果如圖5所示，當VDD低于m2點所在處的電壓值時，晶體管445及444未打開，相當于一個大電阻。當VDD高于m2點所在處的電壓值時，晶體管445及444打開，可變電阻結構相當于一個小電阻。本仿真結果中，m2點所在處VDD = 5V，IDD = 0.002mA。
[0084]需要說明的是，電阻441、電阻442、電阻443的阻值可以依據實際電路的需求做不同的組合。對于同樣3100歐姆的阻值，分配給電阻441、電阻442、電阻443的方式不一樣，可變電阻的放電速度是不同的。
[0085]如圖6所示，為不同電阻組合的仿真結果，電阻441、電阻442、電阻443的組合方式分別為2300歐姆/400歐姆/400歐姆、2700歐姆/200歐姆/200歐姆、2900歐姆/100歐姆/100歐姆。從圖中可以看出，2300歐姆/400歐姆/400歐姆的放電速度最快，2900歐姆/100歐姆/100歐姆的放電速度相對較慢。且電路開啟的轉折電壓也會有所不同，2300歐姆/400歐姆/400歐姆在VDD電壓為3V的時候開啟，2900歐姆/100歐姆/100歐姆在9V左右開啟。優選2700歐姆/200歐姆/200歐姆作為本實施例中的組合方式。本發明實施例對電阻的組合方式和阻值不做限定。本實施例中所述可變電阻的阻值與電源Vcc以及晶體管444、晶體管445的開啟電壓有關。
[0086]如圖7所示，本實施例中所述第一電阻為可變電阻，所述可變電阻包括:第六電阻741、第七電阻742、第八電阻743以及第七晶體管744和第八晶體管745;第六電阻741的一端與第七晶體管744的第一端相連，并與偏置電壓VBias相連;第六電阻741的另一端與第七電阻742的一端相連，并與第七晶體管744的控制端相連;第七電阻742的另一端與第八電阻743的一端相連，并與第八晶體管745的控制端相連;第七晶體管744的第二端與第八晶體管745的第一端相連;第八電阻743的另一端與第八晶體管745的第二端相連，并連接第三晶體管710的控制端、第五晶體管712的控制端以及第四晶體管707的第一端。
[0087]本實施例中提供的射頻功率放大器包括靜電釋放電路triggerl和可變電阻trigger2，當電源Vcc需要正向放電時，靜電釋放電路triggerl導通，提供給射頻功率放大器的第一晶體管716的控制端及第二晶體管719的控制端一個電壓抬升，使得第二晶體管719和第一晶體管716的控制端與第二端之間的電壓差大于等于其開啟電壓Vth，進而使得第二晶體管719和第一晶體管716處于導通的狀態，電源Vcc進行正向放電。
[0088]當射頻功率放大器正常工作時，連入電路的可變電阻trigger〗是一個阻值較大的電阻；當電源Vcc進行正向放電的時候，A點電壓被相應的抬高，當高于某一值時，可變電阻triggerf中的第七晶體管744與第八晶體管745被打開，相當于小電阻，從而提高了電源Vcc的正向放電速度。
[0089]需要說明的是，本實施例中不限定所述第一晶體管至第八晶體管的具體類型，只要其類型相同即可，優選地，所述第一晶體管至第八晶體管均為NMOS管，或者第一晶體管至第八晶體管均為雙極型晶體管。
[0090]進一步需要說明的是，當上述晶體管為場效應晶體管時，本實施例中可選的，第一端為上述晶體管的漏極、第二端為上述晶體管的源極、控制端為上述晶體管的柵極。在本發明的其他實施了中，第一端為上述晶體管的源極、第二端為上述晶體管的漏極、控制端為上述晶體管的柵極，本實施例對此不做限定，可以依據實際情況進行對應設置。
[0091 ] 實施例三
[0092]本發明實施例還提供一種射頻芯片，包括實施例一或實施例二提供的射頻功率放大器，還包括射頻輸入端口、射頻輸出端口、偏置電壓端口、偏置電壓控制端口、地端口，從而實現射頻功率放大功能。
[0093]需要說明的是，所述射頻芯片為采用GaAspHEMT工藝制作而成的射頻芯片。所述射頻功率放大器中的靜電釋放電路為采用CMOS工藝、SOI工藝或GaAs pHEMT工藝制作而成的靜電釋放電路，在本發明的其他實施例中所述靜電釋放電路還可以與所述射頻功率放大器中的共源共柵射頻放大電路采用同一種工藝制作而成，本實施例對此不做限定。
[0094]需要說明的是，本說明書中的各個實施例均采用遞進的方式描述，每個實施例重點說明的都是與其他實施例的不同之處，各個實施例之間相同相似的部分互相參見即可。
[0095]對所公開的實施例的上述說明，使本領域專業技術人員能夠實現或使用本發明。對這些實施例的多種修改對本領域的專業技術人員來說將是顯而易見的，本文中所定義的一般原理可以在不脫離本發明的精神或范圍的情況下，在其它實施例中實現。因此，本發明將不會被限制于本文所示的這些實施例，而是要符合與本文所公開的原理和新穎特點相一致的最寬的范圍。
【主權項】
1.一種射頻功率放大器，其特征在于，包括:共源共柵射頻放大電路、偏置電壓、第一偏置電路、第二偏置電路和靜電釋放電路； 所述共源共柵射頻放大電路包括第一晶體管、第二晶體管和電源； 所述電源通過所述靜電釋放電路連接所述第二偏置電路的一端，所述靜電釋放電路包括一個二極管或串聯的多個二極管； 所述電源通過所述靜電釋放電路中的至少一個二極管連接所述第一偏置電路的一端和所述偏置電壓； 所述第一偏置電路的另一端與所述第一晶體管的控制端相連； 所述第二偏置電路的另一端與所述第二晶體管的控制端相連。2.根據權利要求1所述的射頻功率放大器，其特征在于，所述第一偏置電路包括:第一電阻、第二電阻、第三電阻、第四電阻、第五電阻、第三晶體管、第四晶體管、第五晶體管、第六晶體管； 所述第一電阻的一端與所述第三晶體管的第一端、所述第五晶體管的第一端相連，并與所述偏置電壓相連； 所述第一電阻的另一端連接所述第三晶體管的控制端、所述第五晶體管的控制端以及所述第四晶體管的第一端； 所述第三晶體管的第二端連接所述第三電阻的一端，所述第三電阻的另一端接地； 所述第四晶體管的控制端連接所述第二電阻的一端，所述第二電阻的另一端連接所述第三晶體管的第二端，所述第四晶體管的第二端接地； 第五晶體管的第二端通過第四電阻接地，且與第五電阻的一端相連； 所述第五電阻的另一端與所述第一晶體管的控制端相連，并與所述第六晶體管的第一端相連； 所述第六晶體管的控制端和第二端相連并接地。3.根據權利要求2所述的射頻功率放大器，其特征在于，所述第一電阻為可變電阻，所述可變電阻包括:第六電阻、第七電阻、第八電阻以及第七晶體管和第八晶體管； 所述第六電阻的一端與所述第七晶體管的第一端相連，并與所述偏置電壓相連； 所述第六電阻的另一端與所述第七電阻的一端相連，并與所述第七晶體管的控制端相連； 所述第七電阻的另一端與所述第八電阻的一端相連，并與所述第八晶體管的控制端相連； 所述第七晶體管的第二端與所述第八晶體管的第一端相連； 所述第八電阻的另一端與所述第八晶體管的第二端相連，并連接所述第三晶體管的控制端、所述第五晶體管的控制端以及所述第四晶體管的第一端。4.根據權利要求3所述的射頻功率放大器，其特征在于，所述第一晶體管至所述第八晶體管為類型相同的晶體管，均為場效應晶體管或雙極型晶體管。5.根據權利要求1所述的射頻功率放大器，其特征在于，所述靜電釋放電路為采用CMOS工藝、SOI工藝或GaAs pHEMT工藝制作而成的靜電釋放電路。6.根據權利要求1所述的射頻功率放大器，其特征在于，所述第二偏置電路包括:第九電阻和第一電容，所述第九電阻的一端與所述靜電釋放電路相連，另一端與所述第二晶體管的控制端相連，并通過所述第一電容接地。7.根據權利要求1所述的射頻功率放大器，其特征在于，所述靜電釋放電路連接所述電源的一端為二極管的正極，連接所述第一偏置電路或第二偏置電路的一端為二極管的負極。8.根據權利要求1-7任意一項所述的射頻功率放大器，其特征在于，還包括第二電容、第三電容和第四電容； 所述第二電容的一端連接所述偏置電壓，另一端接地； 所述第三電容的一端連接所述第三晶體管的控制端、所述第五晶體管的控制端以及所述第四晶體管的第一端，另一端接地； 所述第四電容的一端連接所述電源，另一端接地。9.一種射頻芯片，其特征在于，包括權利要求1-8任意一項所述的射頻功率放大器以及射頻輸入端口、射頻輸出端口、偏置電壓端口、偏置電壓控制端口、地端口。10.根據權利要求9所述的射頻芯片，其特征在于，所述射頻芯片為采用GaAspHEMT工藝制作而成的射頻芯片。
【文檔編號】H03F1/52GK106059514SQ201610364408
【公開日】2016年10月26日
【申請日】2016年5月27日
【發明人】黃清華, 劉磊, 劉海玲, 李文昌
【申請人】宜確半導體（蘇州）有限公司