比較電路的制作方法

比較電路的制作方法
【專利摘要】提供除去比較電路中的比較器的補償電壓的影響并且在高溫中也能得到高精度的比較判定結果的比較電路。具備：比較器，具有第一輸入電壓經由第一電容而輸入的第一輸入端子、第二輸入電壓經由第二電容而輸入的第二輸入端子、以及輸出端子；第一開關，一端與第一輸入端子連接，在取樣相位導通而使第一輸入端子的電壓成為輸出端子的電壓；第二開關，一端與第二輸入端子連接，在取樣相位導通而使第二輸入端子的電壓成為基準電壓；以及第三開關，在比較相位導通而使第一開關的另一端和第二開關的另一端的電壓相等。
【專利說明】
比較電路
技術領域
[0001]本發明涉及比較電壓的大小的比較電路，尤其涉及抑制高溫時由電路元件的泄漏電流、噪聲造成的影響而進行高精度的電壓比較的電路。【背景技術】
[0002]電子電路中，作為比較多個電壓從而判定其大小的電路，一般采用比較電路(例如，參照專利文獻1)。
[0003]圖9示出現有的比較電路的一個例子的電路圖。現有的比較電路利用比較器 (comparator)，判定兩個輸入電壓的差值電壓是大于既定電壓還是小于既定電壓。在該比較中，比較器所具有的補償(offset)電壓(輸入補償電壓)、噪聲成為誤差的因素，存在精度下降這一問題。作為一個例子，上述輸入補償電壓因構成比較器的輸入電路的元件的特性偏差而產生。另外上述噪聲因構成電路的單體晶體管所具有的閃變噪聲或單體晶體管、電阻元件所具有的熱噪聲而產生。
[0004]為了降低前述的比較器所具有的補償電壓的影響，圖9所示的比較電路成為以下結構。具有:比較器5;連接在比較器5的反相輸入端子N3與輸出端子之間的開關S3;連接在比較器5的反相輸入端子N3與輸入端子N1之間的電容3;連接在比較器5的同相輸入端子N4 與比較電壓輸入端子Nr ef之間的開關S4;連接在比較器5的同相輸入端子N4與連接點N41之間的開關S1;連接在輸入端子N2與連接點N41之間的電容4;以及連接在連接點N41與比較電壓輸入端子N0之間的開關S2。在此，設比較電壓輸入端子N0的電壓為V0、比較電壓輸入端子 Nref的電壓為Vref、輸入端子N1的電壓為V1、輸入端子N2的電壓為V2、比較器5的反相輸入端子N3的電壓為V3、比較器5的同相輸入端子N4的電壓為V4、比較器5的輸出端子的電壓為 Vo。另外，將比較器5的輸入補償電壓設為Voa。
[0005]圖9的比較電路如圖10所示因開關S1?S4受控制而動作。動作的一個周期由取樣相位(sample phase)巾1和比較相位巾2構成。在取樣相位巾1中，開關S1截止(OFF)、開關S2 ?S4導通(0N)。在比較相位￠2中，開關S1導通、開關S2?S4截止。另外，附在各連接點或端子的電壓末尾的巾1或巾2設為分別表不取樣相位巾1或比較相位巾2中的電壓。
[0006]在取樣相位(i> 1中，開關S1截止、開關S2導通，向電容4充電A VC4 (i> 1 =V0 — V2傘1。 由于開關S4導通，所以成為V4(i>l = Vref。比較器5由于開關S3導通，所以作為電壓輸出器電路而動作，由于具有輸入補償電壓Voa，所以成為V〇(i)l=V4(i)l+V〇a。另外，由于開關S3導通，所以V3<i> l=Vo<i> 1，即成為V3<i> l=Vref + Voa，向電容3充電 A VC3<i> l=V3<i> 1—VI <i> 1 = Vref+Voa—VI巾1。總結取樣相位巾1中的蓄積到電容3和電容4的電荷，則成為如下。
[0007]A VC3 <i> 1 =Vref+Voa-Vl <i> 1(43)A VC4<i) l=V0-V2<i) 1(44)在比較相位￠2中，開關S2?S4截止、開關SI導通。在電容3中保持由式(43)所示的A VC3巾1，因此電壓V3成為如下。
[0008]V3<i)2 = Vl ￠2+ A VC3<i) 1(45)另一方面，在電容4中保持由式(44)所示的A VC4 (i> 1，因此電壓V4成為如下。
[0009]V4<i>2 = V2<i)2+ A VC4<i) 1(46)最終，由式(45)表不的電壓V3和由式(46)表不的電壓V4在比較器5中被比較，并從輸出端子輸出高電平或低電平。[0010 ] 考慮比較器5的輸入補償電壓Voa，則在比較器5比較的電壓成為如下。
[0011](V4<i) 2+Voa)-V3 <i> 2 = {(V2 <i> 2-V1 <i> 2)-(V2 <i> 1-V1 <i> l)}-(Vref-V0)(47)式(47)中，不包含比較器5的輸入補償電壓Voa，示出補償電壓被抵消。因而，在比較相位傘2，比較器5中比較輸入電壓分量{(￥2巾2 — ￥1巾2) —(￥2巾1一￥1巾1)}和基準電壓分量 (Vref — V0)。通過以上方式，消除成為誤差因素的比較器的補償電壓分量的影響，從而能夠實現誤差少的高精度輸出的比較電路。
[0012]現有技術文獻專利文獻專利文獻1:日本特開2008 — 236737號公報。
【發明內容】

[0013]發明要解決的課題然而，關于搭載到汽車等的電路，近年來，要求更高溫動作，另外有要求進一步高精度化的傾向。在如前述的現有的比較電路中，存在比較相位中因高溫時變顯著的開關的截止泄漏電流而電荷注入電容，從而在比較的結果產生誤差這一課題。具體而言，在圖9的比較電路中，在比較相位￠2只有開關S3的泄漏電流流入電容3,而對電容4流入開關S2及S4的泄漏電流，因此比較器的輸入中的電壓的變動量在反相輸入端子N3側和同相輸入端子N4側不同，在比較結果產生誤差。一般，構成開關的晶體管的泄漏電流隨著成為高溫而增加，因此誤差越是高溫就越顯著。另外，在晶體管為M0S晶體管的情況下，溝道間的泄漏電流會依賴漏極一源極間的電壓差，因此，因截止的開關中未與電容連接的一側的電壓而開關的泄漏電流的流動方向、大小有所不同，會在比較結果產生誤差。[〇〇14]另外，在現有的比較電路中，關于構成開關的晶體管元件從導通迀移到截止時產生的噪聲分量(例如，溝道電荷注入或時鐘饋通)的影響，也因對各電容的開關的連接非對稱而開關的噪聲分量造成的比較器的輸入中的電壓的變動量在反相輸入端子N3側和同相輸入端子N4側有所不同，從而存在成為誤差產生的因素這一課題。
[0015]本發明鑒于這樣的點而構思，目的在于提供能夠以簡便的電路構成除去比較器的輸入補償電壓的影響，并且抑制開關的截止泄漏電流、噪聲分量造成的誤差的影響，從而得到高精度的比較判定結果的比較電路。[〇〇16]用于解決課題的方案為了解決現有的這樣的問題點，本發明的比較電路采用如以下的結構。
[0017] —種比較電路，具備:比較器，具備第一輸入電壓經由第一電容而輸入的第一輸入端子、第二輸入電壓經由第二電容而輸入的第二輸入端子、以及輸出端子;第一開關，一端與第一輸入端子連接，在取樣相位導通而將第一輸入端子的電壓作為輸出端子的電壓;第二開關，一端與第二輸入端子連接，在取樣相位導通而將第二輸入端子的電壓作為基準電壓；以及第三開關，在比較相位導通而使第一開關的另一端和第二開關的另一端的電壓相等。
[0018]發明效果依據本發明的比較電路，通過有效地活用開關和電容和比較器，能夠以簡便的電路構成除去比較器中產生的補償分量或因開關的截止泄漏電流分量、開關的噪聲分量而產生的誤差，從而在廣泛的溫度區域內進行高精度的比較。【附圖說明】
[0019]圖1是第1實施方式的比較電路的電路圖。
[0020]圖2是示出第1實施方式的各開關的動作的圖。
[0021]圖3是示出本發明的比較電路所使用的比較器的一個例子的電路圖。
[0022]圖4是示出本發明的比較電路所使用的比較器的其他例子的電路圖。
[0023]圖5是第2實施方式的比較電路的電路圖。[〇〇24]圖6是示出第2實施方式的各開關的動作的圖。
[0025]圖7是第3實施方式的比較電路的電路圖。
[0026]圖8是第4實施方式的比較電路的電路圖。[〇〇27]圖9是現有的比較電路的電路圖。
[0028]圖10是示出現有的比較電路的各開關的動作的圖。【具體實施方式】
[0029]本發明的比較電路作為半導體電路中的高精度的比較電路而能夠廣泛利用。以下，參照附圖，對本發明的比較電路進行說明。
[0030] <第1實施方式>圖1是第1實施方式的比較電路的電路圖。第1實施方式的比較電路具備比較器11和電容 C1、C2 和開關 S11、S12、S13、S21。[0031 ]比較器11具有4個輸入端子和1個輸出端子，詳細而言，具有第一差動輸入對的第一輸入端子N3、第一差動輸入對的第二輸入端子N4、第二差動輸入對的第一輸入端子N5、第二差動輸入對的第二輸入端子N6和輸出端子OUT。電容C1具有兩個端子，一個端子與比較器 11的第一差動輸入對的第一輸入端子N3連接，另一個端子與輸入端子N1連接。電容C2具有兩個端子，一個端子與比較器11的第一差動輸入對的第二輸入端子N4連接，另一個端子與輸入端子N2連接。開關S11具有兩個端子，一個端子與比較器11的第一差動輸入對的第一輸入端子N3連接，另一個端子與比較器11的輸出端子OUT連接。開關S12具有兩個端子，一個端子與比較器11的第一差動輸入對的第二輸入端子N4連接。開關S13具有兩個端子，一個端子與基準電壓輸入端子NrefO連接。開關S21具有兩個端子，一個端子與比較器11的輸出端子 OUT連接。開關S12、S13、S21各自的另一個端子共同連接。開關311、312、313、321通過開關控制信號(電路圖中未圖示)，被控制導通或截止。在比較器11的第二差動輸入對的第一輸入端子N5連接有第一基準電壓輸入端子Nrefl，在比較器11的第二差動輸入對的第二輸入端子N6連接有第二基準電壓輸入端子Nr ef2。
[0032]接著，說明第1實施方式的比較電路的動作。
[0033]首先，說明比較器11的動作。比較器11具有輸出放大一對輸入電壓之差后的值與放大另一對輸入電壓之差后的值之和的功能。在圖3示出概念性表示該放大功能的圖。 [〇〇34]圖3是表示比較器11的功能的概念圖。[〇〇35]圖3的比較器11具有差動放大器111、112和加法器113,如以下那樣連接而構成。比較器11的第一差動輸入對的第一輸入端子N3與差動放大器111的反相輸入端子連接，第一差動輸入對的第二輸入端子N4與差動放大器111的同相輸入端子連接，第二差動輸入對的第一輸入端子N5與差動放大器112的反相輸入端子連接，第二差動輸入對的第二輸入端子 N6與差動放大器112的同相輸入端子連接。差動放大器111的輸出和差動放大器112的輸出分別與加法器113的輸入連接，加法器113的輸出與比較器11的輸出端子OUT連接。
[0036]比較器11如以上那樣連接，并如下進行動作。[0〇37]差動放大器111放大兩個輸入端子N3和N4的電壓之差并向加法器113輸入，差動放大器112放大兩個輸入端子N5和N6的電壓之差并向加法器113輸入。加法器113輸出差動放大器111與差動放大器112的輸出之和。由式子表不該放大功能，貝lj成為 Vo=Al X (V4-V3)+A2X (V6-V5)(1)。[〇〇38] 在這里A1及A2分別為差動放大器111及112的放大率。另外，將各端子N3?N6及OUT 的電壓分別設為V3?V6及Vo。
[0039]在圖1的比較電路中，圖3所示的比較器11的第一差動輸入對的第一輸入端子N3和輸出端子OUT連接到開關S11的兩端。在開關S11導通的狀態下，Vo和V3成為大致相等的電壓，因此Vo從式(1)如下表示。
[0040]Vo=Al/(l+Al)XV4+A2/(l+Al)X(V6-V5)(2)在說明的方便起見，放大率A1及A2設為充分大，則得到下式。
[0041]Vo = V4 + (A2/Al) X (V6-V5)(3)即在開關S11導通的狀態下，比較器11的輸出端子OUT與第一差動輸入對的第一輸入端子N3即差動放大器111的反相輸入端子電連接，從而形成反饋環，進行輸出電壓Vo不僅追隨輸入電壓V4,而且還輸出將輸入V6和V5的電壓的差值以放大率A2和A1的比放大后的電壓之和的、如一種電壓輸出器那樣的動作。
[0042]另一方面，在開關S11截止的狀態下在比較器11不會形成反饋環，因此比較器11作為比較器(comparator)本身而動作。由式(1)Vo=Al X {(V4-V3) + (A2/A1) X (V6-V5)}(4)，即比較器11在開關SI 1截止的狀態下，將V4和V3的差值的電壓與以放大率A2和A1的比放大V6和V5的差值后的電壓之和的電壓，以充分大的放大率A1進行放大，進行從輸出端子 OUT輸出高電平信號(一般為正的電源電壓電平)或低電平信號(一般為負的電源電壓電平， 或GND電平)的比較動作。[〇〇43]在此，將比較器11的輸入補償電壓在第一差動輸入對的第二輸入端子N4中設為 Voal、在第二差動輸入對的第二輸入端子N6中設為Voa2,則表示考慮了輸入補償電壓的比較器11的動作的式，在開關S11導通時和截止時，分別由式(3)、式(4)成為如下。
[0044] 當開關S11導通時Vo = (V4+Voal) + (A2/Al)X(V6+Voa2-V5)(5)當開關S11截止時Vo=Al X {(V4+Voal-V3) + (A2/Al) X (V6+Voa2-V5)}(6)以上為圖3所示的比較器11的動作說明。[〇〇45]圖2是示出各開關的動作的圖。
[0046]比較動作的一個周期由取樣相位<i> 1和比較相位巾2這兩個相位構成。開關S11、 S12、S13、S21由圖2的開關控制信號控制。開關311、312、313在取樣相位巾1導通、在比較相位小2截止。另外，開關S21在取樣相位<i> 1截止、在比較相位巾2導通。[〇〇47]說明圖1的比較電路的各相位中的動作的概略。取樣相位巾1是將輸入端子N1的電壓V1、輸入端子N2的電壓V2、第一基準電壓輸入端子Nrefl的電壓Vrefl、第二基準電壓輸入端子Nref2的電壓Vref2和比較器11的補償電壓存儲于電容C1及C2的相位。比較相位￠2抵消取樣相位￠1中的比較器11的補償分量，并且，是進行輸入端子N1與輸入端子N2之間的電壓差和第一基準電壓Vrefl與第二基準電壓Vref2之間的電壓差的比較的相位。[〇〇48]以下，對取樣相位巾1和比較相位巾2進行詳細說明。
[0049] 在取樣相位￠1中，開關S11、S12、S13導通，開關S21截止。因而，對比較器11的各輸入端子供給以下的電壓。對比較器11的第一差動輸入對的第一輸入端子N3供給輸出端子 OUT的電壓Vo，對第一差動輸入對的第二輸入端子N4供給基準電壓VrefO,對第二差動輸入對的第一輸入端子N5供給第一基準電壓Vrefl，對第二差動輸入對的第二輸入端子N6供給第二基準電壓Vref2。當開關S11導通時，比較器11如式(5)所示那樣動作，因此第一差動輸入對的第一輸入端子N3的電壓如下那樣表不。
[0050]V3 <i> 1 = Vref0 <i> 1 +Voal <i> 1 + (A2/A1) X (Vref2 <i> 1 +Voa2 <i> 1 -Vref 1 <i> 1)(7)各電壓末尾的巾1是表示在取樣相位巾1中的電壓。在后面，對其他電壓、另外比較相位￠2也同樣地表記。[0051 ] 對電容C1充電電壓V3與電壓VI的差值A VC1 (i> 1 AVCl<i) l=V3(i) 1-Vl<i) 1(8)向上式代入式(7)，則得到下式。
[0052]A VC1 <i> 1 = -VI <i> 1 +VrefO <i> 1 +Voal <i> 1 + (A2/A1) X (Vref2 <i> 1 +Voa2 <i> 1 -Vrefl<i)l) (9)另一方面，對電容C2充電電壓V4與電壓V2的差值A VC2小1 A VC2<i) l=V4<i) 1-V2<i) 1(10)由于對第一差動輸入對的第二輸入端子N4供給基準電壓VrefO,從式(10)得到下式。
[0053]A VC2 <i> 1 =VrefO <i> 1-V2 <i> 1(11)另一方面，在比較相位￠2中，開關S11、S12、S13截止，開關S21導通。由于開關Sll截止、 對電容C1充電A VC1巾1，電壓V3取決于電壓VI和A VC1巾1，由下式表示。
[0054] V3<i)2 = Vl ￠2+ A VC1 <i> 1 (12)向上式代入表示充電至電容Cl的A VClOl的式(9)，則成為如下。
[0055]V3 <i> 2 = V1 <i> 2-VI <i> 1 +Vref0 <i> 1 +Voal <i> 1 + (A2/A1) X (Vref2 <i> 1 +Voa2 <i> 1 -Vrefl<i)l) (13)另外，由于開關S12截止、對電容C2充電A VC2巾1，因此電壓V4取決于電壓V2和A VC2傘 1，由下式表示。
[0056] V4<i>2 = V2<i)2+ A VC2<i) 1 (14)向上式代入表示向電容C2充電的AVC2(i>l的式(11)，則成為如下。
[0057] V4<i>2 = V2<i)2-V2<i) 1+Vref0<i) 1 (15)另外，當開關Sll截止時，比較器11如式(6)所示那樣動作，因此比較器11的輸出端子 OUT的電壓Vo如下表示。
[0058]Vo <i> 2 = A1 X {(V4 <i> 2 + Voal <i> 2~V3 <i> 2) + (A2/Al) X (Vref2 <i> 2 + Voa2 ￠2-Vrefl<i)2)} (16)向上式代入由式(13)表示的V3(i> 2、由式(15)表示的V4 ￠2,則得到下式。
[0059]Vo<i)2=AlX[{(V2<i)2-Vl<i)2)-(V2<i) l-Vl<i)l) + (Voal<i)2-Voal<i) 1)}-(A2/Al)X{(Vref2<i) 1-Vrefl <i> l)-(Vref2 <i> 2-Vref 1 <i> 2)-(Voa2 <i> 2-Voa2 <i> 1)}](17)為了便于理解式(17)，將從輸入端子N1及輸入端子N2供給的電壓分量置為A Vin，將從第一基準電壓輸入端子Nref 1及第二基準電壓輸入端子Nref2供給的電壓分量置為A Vref， 則式(17)如下表示。
[0060]Vo <i> 2=A1 X [{ A Vin + (Voal <i> 2-Voal <i> 1)}-(A2/A1) X { A Vref-(Voa2 <i> 2-Voa2<M)}](18)在此，AVin=(V2<i)2-Vl<i)2)-(V2<i) 1-Vl<i) 1)(19)AVref=(Vref2<i) 1-Vrefl<i) l)-(Vref2<i)2-Vrefl<i)2) (20)〇
[0061]在此，比較器11的輸入補償電壓Voal、Voa2嚴格而言示出隨時間變化、溫度變化 (溫度漂移)，因此并非恒定值，但是，如果取樣相位巾1及比較相位巾2的時間相對于輸入補償電壓的隨時間變化、溫度變化而言充分短的時間，則能夠視輸入補償電壓的值為在取樣相位巾1和比較相位巾2大致相等的值。因而，在式(18)中，Voal巾2 — Voal巾l、Voa2巾2 — Voa2巾1成為大致零的值，在比較相位巾2的比較器11中的比較動作時，比較器11的補償分量被消除。因而式(18)能如下表示。
[0062]Vo<i)2=AlX{ AVin-(A2/Al)X AVref} (21)因而，比較從輸入端子N1及輸入端子N2供給的電壓分量A Vin與從第一基準電壓輸入端子Nrefl及第二基準電壓輸入端子Nref2供給的電壓分量AVref的結果，被以充分大的放大率A1放大，最終成為從比較器11的輸出端子OUT作為高電平信號或低電平信號而輸出。作為例子，舉出對決定A Vin的輸入端子N1及輸入端子N2施加的電壓，貝IJ例如以成為VI ￠2 = V2巾1 =V1’、V1巾1 =V2巾2 = V2’的方式從外部輸入電壓的情況下，由式(19)成為A Vin = 2 X(V2’一VI’)，將VI’與V2’之差2倍后的電壓作為輸入電壓分量而會向比較器11輸入。另外另一方面，決定A Vref的第一基準電壓Vref 1及第二基準電壓Vref 2,例如，以成為Vref2小1 = Vrefl巾l = Vref2巾2 = Vref2’、Vref 1巾2 = Vrefl ’的方式從外部施加基準電壓的情況下，由式(20)成為A Vref = Vrefl’一 Vref2’，Vrefl’與Vref2’之差的電壓作為基準電壓分量而會向比較器11輸入。為了簡便，以成為A1=A2的方式設計差動放大器111、112時，在該例子的情況下式(21)成為Vo 傘 2=A1 X {2 X (V2 ’ 一VI’)一(Vrefl，一Vref2 ’)}(22)，會得到輸入電壓分量2 X (V2 ’ 一 VI’)和基準電壓分量(Vref 1’ 一 Vref2 ’)的比較結果。 [0063 ] 在此，當注目式(17 )時，該式中不包含Vref 0的項。這是因為在對電容C1充電的電壓八￥(:1巾1和對電容02充電的電壓八￥02巾1的雙方包含￥^仰巾1的項，而在導出￥〇巾2的過程中VrefO的項被抵消。這情況表示在本實施方式的比較電路中，無論提供給基準電壓輸入端子NrefO的電壓為何值，比較結果也與VrefO的電壓無關。在實際的電路中，能夠向比較器11輸入的電壓的范圍存在同相輸入電壓范圍這一限制，在脫離該電壓范圍的情況下，有可能不能正常進行高精度的比較。即便作為比較對象的輸入端子N1及輸入端子N2的電壓為比較器11的同相輸入電壓范圍外的電壓，本實施方式的比較電路磁傳感器裝置也具有通過以使基準電壓輸入端子NrefO的電壓成為比較器11的同相輸入電壓范圍內的方式進行選擇，能夠進行高精度的比較的優點。若采用其他表達，則可以說具有能夠顯著緩和對比較器 11要求的同相輸入電壓范圍的優點。
[0064]接著，說明開關S13和S21產生的效果。在比較相位￠2中，開關S13截止、開關S21導通，從而以使開關S12的另一個端子的電壓與比較器11的輸出端子OUT的電壓Vo相等的方式進行動作。因而，處于截止狀態的開關S11和S12各自的另一個端子的電壓會與比較器11的輸出端子OUT的電壓Vo相等。
[0065]假設，考慮開關S13在比較相位￠2中與取樣相位<i> 1同樣地保持導通、開關S21在比較相位￠2中與取樣相位<i> 1同樣地保持截止的情況，換言之不依賴開關S13和S21而開關 S12的另一個端子與基準電壓輸入端子NrefO直接連接的情況。在該情況下，比較相位小2 中，開關S11的另一個電壓會成為與比較器11的輸出端子OUT的電壓Vo相等，根據比較結果成為高電平信號(一般為正的電源電壓電平)或低電平信號(一般為負的電源電壓電平，或 GND電平)的電壓。另一方面，開關S12的另一個電壓會與基準電壓輸入端子NrefO的電壓相等。如前所述，基準電壓輸入端子NrefO的電壓優選以成為比較器11的同相輸入電壓范圍內的方式進行選擇，一般設定為正的電源電壓電平與負的電源電壓電平(或GND電平)之間的電壓，作為例子，設定為中間的電壓。因而，在比較相位￠2中，開關S11的另一個端子的電壓和開關S21的另一個端子的電壓成為相差非常大的電壓。另一方面，開關S11和S12的一個端子的電壓分別為由式(13)及式(15)表示的電壓，未必是相等的電壓，均為以基準電壓輸入端子NrefO的取樣相位巾1中的電壓為基準的電壓，特別是在比較器11的比較判定結果切換的邊界條件附近成為大體接近的電壓(至少不會產生一方成為正或負的電源電壓、另一方成為正和負的電源電壓的中間電壓程度的電壓差)。由以上，處于截止狀態的開關S11的兩端子間的電壓差會與開關S12的兩端子間的電壓差顯著不同。作為截止狀態的開關的理想的特性，可舉出不依賴兩端子間的電壓差而端子間不流過電流的情況，但是在實際的電路中，在開關的端子間流過泄漏電流，另外因兩端子間的電壓差而泄漏電流變化。因此可舉出很多降低泄漏電流的開關電路的結構，但是泄漏電流不會成為零而取有限的值。開關S12 中，一個端子的電壓為以由式(15)表示的VrefO ￠1為基準的電壓，另一個端子的電壓為 VrefOc^l的電壓，因此雖然有泄漏電流流過，但是為比較小的泄漏電流。開關S11中，一個端子的電壓為以由式(13)表不的VrefO巾1為基準的電壓，另一個端子的電壓與比較器11的輸出端子OUT的電壓Vo相等，是高電平信號(一般為正的電源電壓電平)或低電平信號(一般為負的電源電壓電平，或GND電平)的電壓，因此會流過比開關S12的泄漏電流更大的泄漏電流。因而，流入電容C1和電容C2的泄漏電流不同，第一差動輸入對的第一輸入端子N3的電壓的變動量和第一差動輸入對的第二輸入端子N4的電壓的變動量會不同，作為結果成為在比較結果產生誤差的因素。一般，泄漏電流具有越是高溫就越增加的傾向，因此越成為高溫， 比較電路的誤差就越增大。
[0066]對于上述的假設情況，在本實施方式中，通過在比較相位￠2使開關S13截止、開關S21導通，以使開關SI 2的另一個端子的電壓與比較器11的輸出端子OUT的電壓Vo相等的方式進行控制，因此以使開關S11的兩端子間的電壓差與開關S12的兩端子間的電壓差之差變小的方式進行改善，從而泄漏電流之差變小，以減小流入電容C1和電容C2的泄漏電流之差的方式進行改善，作為結果能夠減小產生在比較結果的誤差。因而，通過開關S13和S21，能夠抑制因開關的泄漏電流而產生的誤差的影響，從而會得到高精度的比較判定結果。
[0067]另外，作為開關的非理想分量，除了上述泄漏電流之外，可舉出構成開關的晶體管元件從導通迀移到截止時產生的噪聲分量，例如，溝道電荷注入或時鐘饋通。在本實施方式中，以與電容C1的一個端子和比較器11的第一差動輸入對的第一輸入端子N3的連接點、電容C2的一個端子和比較器11的第一差動輸入對的第二輸入端子N4的連接點分別對稱的方式連接開關S11、S12，因此因開關的噪聲分量而產生的電荷對各連接點以大致相等地注入， 第一差動輸入對的第一輸入端子N3的電壓和第一差動輸入對的第二輸入端子N4的電壓雖然分別變動，但是以使該變動量大致相等的方式進行動作。因而，能夠抑制開關從導通狀態迀移到截止狀態時產生的噪聲分量造成的誤差的影響，從而得到高精度的比較判定結果。
[0068]在此，先示出構成圖1的磁傳感器裝置的要素即比較器11的電路構成的一個例子。 圖3的概念圖所示的比較器11的功能，更具體而言，例如能夠由如圖4所示的電路構成來實現。[〇〇69]圖4是比較器11的電路構成的一個例子。
[0070]比較器11 具有:恒流電路II;匪0S 晶體管M13、M14A、M14B、M15A、M16A、M15B、M16B; 以及PM0S晶體管Ml 1、M12，并且如下連接而構成。恒流電路11的一方與電源電壓端子VDD連接，另一方與匪0S晶體管M13的漏極及柵極連接。將該連接點設為NkNb與NM0S晶體管M14A 的柵極和NM0S晶體管M14B的柵極連接。NM0S晶體管M13、M14A、M14B的源極與接地端子VSS連接。匪0S晶體管M15A和M16A的源極與M14A的漏極連接，匪0S晶體管M15B和M16B的源極與 M14B的漏極連接。NM0S晶體管M15A和M15B的漏極與PM0S晶體管Mil的漏極連接。將該連接點設為NaaNMOS晶體管M16A和M16B的漏極與PM0S晶體管M12的漏極連接。該連接點與比較器11 的輸出端子OUT連接。PM0S晶體管Mil和M12的柵極與連接點Na連接，源極與電源電壓端子 VDD連接。NM0S晶體管M15A、M16A的柵極分別與第一差動輸入對的第二輸入端子N4、第一輸入端子N3連接，NM0S晶體管M15B、M16B的柵極分別與第二差動輸入對的第二輸入端子N6、第一輸入端子N5連接。[〇〇71]比較器11如以上那樣連接，并且如下進行動作。
[0072] 恒流電路II產生恒流并向NM0S晶體管M13供給。NM0S晶體管M13、M14A、M14B構成電流反射鏡電路，在NM0S晶體管M14A、M14B的漏極-源極間，流過基于流過M13的漏極-源極間的電流的電流。由NM0S晶體管組4六、]?154、]\1164、？]\103晶體管組1、]\112組成的5個晶體管構成差動放大器，以放大構成第一差動輸入對的NM0S晶體管M15A、M16A的柵極電壓之差，即第一差動輸入對的第二輸入端子N4和第一差動輸入對的第一輸入端子N3的電壓差，然后向輸出端子OUT輸出的方式進行動作。將該放大率設為A1。在此，關于電流反射鏡電路構成及差動放大器構成的動作，詳細記載于CMOS模擬電路的文獻等，在此省略詳細的說明。另外，由 NM0S晶體管組4811581168、？1?)3晶體管[1^2組成的5個晶體管也構成差動放大器，以放大構成第二差動輸入對的NM0S晶體管M15B、M16B的柵極電壓之差，即第二差動輸入對的第二輸入端子N6和第二差動輸入對的第一輸入端子N5的電壓差，并向輸出端子OUT輸出的方式進行動作。將該放大率設為A2。另外，構成第一差動輸入對的NMOS晶體管M15A的漏極和構成第二差動輸入對的匪0S晶體管M15B的漏極在連接點Na與PM0S晶體管Mil的漏極連接， 構成第一差動輸入對的NM0S晶體管M16A的漏極和構成第二差動輸入對的NM0S晶體管M16B 的漏極在輸出端子OUT與PM0S晶體管Ml 2的漏極連接，從而以在該連接點Na及輸出端子OUT 相加由第一差動輸入對和第二差動輸入對的各差動輸入對放大的電壓的方式進行動作。由式子表不這些動作，則成為Vo=Al X (V4-V3)+A2X (V6-V5)(23)。[〇〇73] S卩，進行與式(1)相等的動作。[〇〇74]通過以上方式，說明第1實施方式的比較電路的動作，示出以簡便的電路構成除去比較器的輸入補償電壓的影響，并且抑制開關的截止泄漏電流、噪聲分量造成的誤差的影響，從而能夠得到高精度的比較判定結果。
[0075]本說明中，示出了對于比較器11的具體的電路構成及開關控制的時間圖，但是只要為進行由本說明內記載的動作的構成，就未必局限于該結構。例如，在圖2中，記載為從取樣相位￠1迀移到比較相位￠2時，或相反迀移時切換開關的導通或截止的定時為同時，但是也可以使開關S11截止后開關S12截止，進而在其后使S13截止、S21導通的方式錯開定時而進行控制。在比較器11的過渡響應特性良好的情況下，或比較器11的第一差動輸入對的第一輸入端子N3與第一差動輸入對的第二輸入端子N4之間的寄生電容為無法忽略的大小等的情況下，使開關S12截止時產生的開關噪聲從第一差動輸入對的第二輸入端子N4傳播到第一差動輸入對的第一輸入端子N3,有時在向電容C1充電的電壓產生無法忽略的誤差。 在這樣的情況下，若使開關S12截止的定時相對于開關S11截止的定時慢，則更優選。[0〇76]另外本說明中，列舉了對輸入端子N1和輸入端子N2施加的輸入電壓的一個例子， 以及對第一基準電壓輸入端子Nrefl和第二基準電壓輸入端子Nref2施加的電壓的一個例子，但未必一定局限于該例子。例如，如現有技術所示，對根據向傳感器元件施加的物理量的強度進行邏輯輸出的信號檢測電路適用本實施方式的比較電路的情況下，輸入電壓分量的例子成為如下。
[0077]VI <}) l=Vcm<}) 1+Vsig<}) 1+Voff <}) 1 V2<}) l=Vcm<}) 1—Vsig<}) 1—Voff <}> 1VI <i> 2 = Vcm<i) 2-Vsig <i> 2+Voff <i> 2 V2 <i> 2 = Vcm<i) 2+Vsig <i> 2-Voff <i> 2在此，Vcm為傳感器元件的信號電壓的同相電壓分量，Vs i g為傳感器元件的信號電壓分量，Voff為傳感器元件的補償電壓分量(誤差因素)。將以上的各輸入電壓代入式(19)中，則成為A Vin = 2X(Vsig<i) 2+Vsig <i> 1)-2X (Voff <i> 2-Voff <i> 1)(24)。
[0078]傳感器元件的補償電壓分量在取樣相位巾1和比較相位巾2表示大致相等的值，因此被抵消。因而，會只有傳感器元件的信號電壓分量作為輸入電壓分量而向比較器11輸入。 在這樣的輸入電壓分量的情況下，也不會脫離本發明的宗旨，即除去比較器的輸入補償電壓的影響，并且抑制開關的截止泄漏電流、噪聲分量造成的誤差的影響，從而得到高精度的比較判定結果。
[0079]<第2實施方式〉圖5是第2實施方式的比較電路的電路圖。與圖1所示的第1實施方式的差異在于刪除開關S13和S21，并追加了開關S14和S22這一點。追加的要素如下構成并連接。另外因刪除的要素而以下的連接與第1實施方式不同。
[0080]開關S12的另一個端子與基準電壓輸入端子NrefO連接。開關S14具有兩個端子，一個端子與比較器11的輸出端子OUT連接，另一個端子與開關S11的另一個端子連接。開關S22 具有兩個端子，一個端子與開關S11的另一個端子連接，另一個端子與開關S12的另一個端子連接。關于其他連接及結構，與第1實施方式相同。
[0081]接著，說明第2實施方式的比較電路的動作。
[0082]開關S14、S22與開關S11、S12同樣通過開關控制信號(電路圖中未圖示)，被控制導通或截止。[〇〇83]圖6是示出第2實施方式的比較電路中的各開關的動作的圖。開關S11、S12、S14以在取樣相位巾1導通、比較相位￠2截止的方式被控制。開關S22以在取樣相位巾1截止、比較相位巾2導通的方式被控制。[〇〇84] 取樣相位￠1中，開關S11、S12、S14導通，開關S22截止。因而，對比較器11的各輸入端子供給以下電壓。對比較器11的第一差動輸入對的第一輸入端子N3提供給輸出端子OUT 的電壓Vo,對第一差動輸入對的第二輸入端子N4提供給基準電壓輸入端子NrefO的電壓，對第二差動輸入對的第一輸入端子N5提供給第一基準電壓輸入端子Nrefl的電壓，對第二差動輸入對的第二輸入端子N6提供給第二基準電壓輸入端子Nref2的電壓。即，由于與第1實施方式的比較電路同樣，關于動作也與第1實施方式的比較電路同樣。[〇〇85] 在比較相位￠2中，開關311、312、314截止，開關322導通。由于開關311和312截止， 所以電壓V3取決于電壓VI和A VC1巾1，另外，電壓V4取決于電壓V2和A VC2巾1。即，由于與第1實施方式的比較電路同樣，關于動作也與第1實施方式的比較電路同樣。
[0086]在比較相位￠2中開關S14截止、開關S22導通，因此開關S11和S12的另一個端子的電壓會與基準電壓輸入端子NrefO的電壓相等。在第1實施方式的比較電路的情況下，開關 S11和S12的另一個端子的電壓與比較器11的輸出端子OUT的電壓Vo相等，因此這一點與第1 實施方式不同。在本實施方式中，通過在比較相位2中使開關S14截止、開關S22導通，開關 S12的一個端子的電壓成為以由式(15)表不的VrefO巾1為基準的電壓，另一個端子的電壓成為VrefOc^l的電壓，因此，雖然流過泄漏電流，但是成為比較小的泄漏電流。關于開關 S11，由于一個端子的電壓成為以由式(13)表示的VrefOc^l為基準的電壓，另一個端子的電壓成為VrefOc^l的電壓，所以與開關S12同樣流過泄漏電流，但是成為比較小的泄漏電流。 因而，以使開關S11的兩端子間的電壓差與開關S12的兩端子間的電壓差之差變小的方式進行改善，與第1實施方式的比較電路的情況同樣，結果上可以減小在比較判定結果產生的誤差。因而，通過開關S14和S22,能夠抑制因開關的泄漏電流而產生的誤差的影響，從而得到高精度的比較判定結果。
[0087]另外，作為開關的非理想分量，除了上述泄漏電流之外，可舉出構成開關的晶體管元件從導通迀移到截止時產生的噪聲分量，例如，溝道電荷注入、時鐘饋通。在本實施方式中，以對稱的方式對電容C1的一個端子與比較器11的第一差動輸入對的第一輸入端子N3的連接點、電容C2的一個端子與比較器11的第一差動輸入對的第二輸入端子N4的連接點分別連接開關S11、S12，因此，因開關的噪聲分量而產生的電荷以大致相等的方式向各連接點注入，第一差動輸入對的第一輸入端子N3的電壓和第一差動輸入對的第二輸入端子N4的電壓雖然分別變動，但以使該變動量大致相等的方式進行動作。因而，能夠抑制開關從導通狀態迀移到截止狀態時產生的噪聲分量造成的誤差的影響，從而得到高精度的比較判定結果。 另外，在可以抑制開關從導通狀態迀移到截止狀態時產生的噪聲分量造成的誤差的影響， 從而得到高精度的比較判定結果這一點上，與第1實施方式的情況同樣。[〇〇88]通過以上方式，說明了第2實施方式的比較電路的動作，并示出與第1實施方式的情況同樣以簡便的電路構成除去比較器的輸入補償電壓的影響，并且抑制開關的截止泄漏電流、噪聲分量造成的誤差的影響，從而能夠得到高精度的比較判定結果。
[0089]<第3實施方式>圖7是第3實施方式的比較電路的電路圖。與圖1所示的第1實施方式的差異在于以比較器12置換比較器11這一點、以及刪除與比較器11的輸入連接的第一基準電壓輸入端子 Nrefl和第二基準電壓輸入端子Nref2這一點。置換的要素如下構成并連接。
[0090]比較器12具有兩個輸入端子和1個輸出端子，詳細而言，具有差動輸入對的第一輸入端子N3和差動輸入對的第二輸入端子N4和輸出端子OUT。比較器12的差動輸入對的第一輸入端子N3與電容C1的一個端子連接，差動輸入對的第二輸入端子N4與電容C2的一個端子連接，輸出端子OUT與開關S11的另一個端子連接。關于其他連接及結構，與第1實施方式相同。開關311、512、513、521與第1實施方式的比較電路同樣通過開關控制信號(電路圖中未圖示)，被控制導通或截止。[〇〇91]接著，說明第3實施方式的比較電路的動作。
[0092]首先，說明比較器12的動作。比較器12具有將放大輸入電壓之差后的值輸出的功能。用式表示該放大功能，則成為 Vo=A3X(V4-V3)(25)。[〇〇93]這里A3為比較器12的放大率。[0〇94]在圖7的比較電路中，差動輸入對的第一輸入端子N3和輸出端子OUT與開關S11的兩端連接。在開關S11導通的狀態下，Vo和V3成為大致相等的電壓，因此Vo能從式(25)表示如下。
[0095]Vo=A3/(l+A3)XV4(26)說明的方便起見，設放大率A3充分大，則得到下式。
[0096]Vo = V4 (27)即在開關S11導通的狀態下，比較器12的輸出端子OUT和差動輸入對的第一輸入端子N3 電連接，形成反饋環，輸出電壓Vo追隨輸入電壓V4,進行電壓輸出器動作。[〇〇97]另一方面，在開關S11截止的狀態下在比較器12不會形成反饋環，比較器11作為比較器(comparator)本身而進行動作。此時的動作與式(25)相等，Vo=A3X(V4-V3)(28)，即比較器12在開關S11截止的狀態下，以充分大的放大率A3放大V4與V3的差值的電壓， 進行從輸出端子OUT輸出高電平信號(一般為正的電源電壓電平)或低電平信號(一般為負的電源電壓電平，或GND電平)的比較動作。[〇〇98]在此，將比較器12的輸入補償電壓在差動輸入對的第二輸入端子N4中設為Voa3， 則表示考慮了輸入補償電壓的比較器12的動作的式，在開關S11導通時和截止時，分別從式(27)、式(28)成為如下。
[0099] 當開關S11導通時 Vo = V4+Voa3 (29)當開關S11截止時Vo=A3X{(V4+Voa3-V3)}(30)以上為圖7所示的比較器12的動作說明。
[0100]關于開關的動作也與第1實施方式同樣地控制，按照圖2的表示各開關的動作的圖進行動作。若說明各相位中的圖7的比較電路的動作的概略，則取樣相位￠1為將輸入端子 N1、輸入端子N2的各端子電壓和比較器12的補償電壓存儲于電容C1及C2的相位，比較相位 ￠2為抵消取樣相位￠1中的比較器12的補償分量，并且進行輸入端子N1與輸入端子N2之間的電壓差的比較的相位。以下說明細節。[〇1〇1] 取樣相位￠1中，開關S11、S12、S13導通、開關S21截止。因而，對比較器12的差動輸入對的第一輸入端子N3提供給輸出端子OUT的電壓Vo，對差動輸入對的第二輸入端子N4提供給基準電壓輸入端子NrefO的電壓。當開關S11導通時，比較器12如式(29)所示那樣進行動作，因此差動輸入對的第一輸入端子N3的電壓可如下表不。
[0102]V3<i) l=VrefO<i) l+Voa3<i) 1(31)對電容Cl充電電壓V3與電壓VI的差值AVCl(i> 1 AVCl<i) l=V3(i) 1-Vl<i) 1(32)向上式代入式(31)，則得到下式。
[0103]A VC1 <i> 1 = -vi <i> 1 +Vref0 <i> 1 +Voa3 <i> 1(33)另一方面，對電容C2充電電壓V4與電壓V2的差值A VC2小1 A VC2<i) l=V4<i) 1-V2<i) 1(34)對差動輸入對的第二輸入端子N4提供給基準電壓輸入端子NrefO的電壓，因此從式 (34)得到下式。
[0104]A VC2 <i> 1 =VrefO <i> 1-V2 <i> 1(35)另一方面，在比較相位￠2中，開關S11、S12、S13截止，開關S21導通。由于開關Sll截止， 并對電容C1充電A VC1巾1，所以電壓V3取決于電壓VI和A VC1巾1，可由下式表示。
[0105] V3<i)2 = Vl ￠2+ A VC1 <i> 1 (36)向上式代入表示對電容Cl充電的A VClOl的式(33)，則成為如下。
[0106] V3<i)2 = Vl <i>2-Vl <i> 1+Vref0<i) l+Voa3<i) 1 (37)另外，由于開關S12截止、對電容C2充電A VC2巾1，所以電壓V4取決于電壓V2和A VC2小 1，可由下式表示。
[0107] V4<i>2 = V2<i)2+ A VC2<i) 1 (38)向上式代入表示對電容C2充電的A VC2巾1的式(35)，則成為如下。
[0108] V4<i>2 = V2<i)2+VrefO<i) 1-V2<i) 1 (39)另外，當開關S11截止時，比較器12如式(30)所示那樣進行動作，因此比較器12的輸出端子OUT的電壓Vo可如下表不。
[0109]Vo <i> 2=A3 X {(V4 <i> 2+Voa3 <i> 2~V3 <i> 2)}(40)向上式代入由式(37)表示的V3(i> 2、由式(39)表示的V4 ￠2,而得到下式。
[0110]Vo<i)2=A3X{(V2<i)2-V2<i) 1)-(V1 <i)2-Vl <i> l) + (Voa3<i)2-Voa3<i) 1)}(41)在此，比較器12的輸入補償電壓Voa3與第1實施方式同樣，只要取樣相位巾1及比較相位2的時間相對于輸入補償電壓的隨時間變化或溫度變化而言為充分短的時間，就能視為在取樣相位巾1和比較相位巾2是大致相等的值。因而，式(41)中，Voa3巾2—Voa3巾1成為大致零的值，在比較相位￠2進行比較器12中的比較動作時，比較器12的補償分量被消除。 因而式(41)如下表示。
[0111]Vo<i)2=A3X{(V2<i)2-V2<i) 1)-(V1 <i>2-Vl <i> 1)}(42)因而，比較輸入到輸入端子N1的電壓和輸入到輸入端子N 2的電壓的結果，被以充分大的放大率A3放大，最終會從比較器12的輸出端子OUT作為高電平信號或低電平信號而輸出。
[0112]在式(42)中不包含VrefO的項。這與第1實施方式同樣具有以下優點:即便輸入端子N1及輸入端子N2的電壓處于比較器12的同相輸入電壓范圍外，通過以成為比較器12的同相輸入電壓范圍內的方式選擇基準電壓輸入端子NrefO的電壓，也可以進行高精度的比較。 若采用其他表達方式，則可以說具有能夠明顯緩和對比較器12要求的同相輸入電壓范圍這一優點。
[0113]另外，通過在比較相位￠2中使開關S13截止、開關S21導通，從而以使開關S11及開關S12的另一個端子的電壓與比較器11的輸出端子OUT的電壓Vo相等的方式使開關S13和 S21進行動作。因此，與第1實施方式同樣，通過開關S13和S21，能夠抑制因開關的泄漏電流而產生的誤差的影響，從而得到高精度的比較判定結果。
[0114]另外，關于開關S11、S12的非理想分量，也與第1實施方式同樣，能夠抑制開關從導通狀態迀移到截止狀態時產生的噪聲分量造成的誤差的影響，從而得到高精度的比較判定結果。
[0115]通過以上方式，說明了第3實施方式的比較電路的動作，并示出以簡便的電路構成除去比較器的輸入補償電壓的影響，并且抑制開關的截止泄漏電流、噪聲分量造成的誤差的影響，從而能夠得到高精度的比較判定結果。
[0116]<第4實施方式>圖8是第4實施方式的比較電路的電路圖。與圖7所示的第3實施方式的差異在于刪除開關S13和S21并追加開關S14和S22這一點。追加的要素如下構成并連接。另外因刪除的要素而以下的連接與第3實施方式不同。
[0117]開關S12的另一個端子與基準電壓輸入端子NrefO連接。開關S14具有兩個端子，一個端子與比較器12的輸出端子OUT連接，另一個端子與開關S11的另一個端子連接。開關S22 具有兩個端子，一個端子與開關S11的另一個端子連接，另一個端子與開關S12的另一個端子連接。關于其他連接及結構，與第3實施方式相同。
[0118]另外，本實施方式與圖5所示的第2實施方式的差異，與圖7所示的第3實施方式和圖1所示的第1實施方式的差異相同，是以比較器12置換比較器11這一點、以及刪除與比較器11的輸入連接的第一基準電壓輸入端子Nref 1和第二基準電壓輸入端子Nref2這一點。 [〇119]接著，說明第4實施方式的比較電路的動作。
[0120]開關S14、S22與開關S11、S12同樣通過開關控制信號(電路圖中未圖示)，被控制導通或截止。關于開關的動作與第2實施方式同樣控制，按照圖6的表示各開關的動作的圖而進行動作。
[0121]在取樣相位￠1中，開關S11、S12、S14導通，開關S22截止。因此，對比較器12的各輸入端子供給以下的電壓。對比較器12的差動輸入對的第一輸入端子N3提供給輸出端子OUT 的電壓Vo，對差動輸入對的第二輸入端子N4提供給基準電壓輸入端子NrefO的電壓。即，由于與第3實施方式的比較電路同樣，關于動作也與第3實施方式的比較電路同樣。
[0122]在比較相位￠2中，開關311、312、314截止，開關322導通。由于開關311和312截止， 所以電壓V3取決于電壓VI和A VC1巾1，另外，電壓V4取決于電壓V2和A VC2巾1。即，由于與第3實施方式的比較電路同樣，關于動作也與第3實施方式的比較電路同樣，成為具有除去比較器12的補償分量，并能夠顯著緩和對比較器12所要求的同相輸入電壓范圍這一優點的、能夠得到高精度的比較判定結果的比較電路。
[0123]另外，由于在比較相位￠2中開關S14截止、開關S22導通，所以開關S11和S12的另一個端子的電壓成為與基準電壓輸入端子NrefO的電壓相等。即，由于與第2實施方式的比較電路同樣，所以成為抑制開關S11和S12的泄漏電流造成的誤差的影響，從而能夠得到高精度的比較判定結果的比較電路。
[0124]通過以上方式，說明了第4實施方式的比較電路的動作，并示出與第3實施方式的情況同樣以簡便的電路構成除去比較器的輸入補償電壓的影響，并且抑制開關的截止泄漏電流、噪聲分量造成的誤差的影響，從而能夠得到高精度的比較判定結果。
[0125]本說明中，為了說明示出具體例而進行了說明，但未必一定局限于該結構、開關控制定時。這對第1、第2、第3實施方式的比較電路的情況也同樣。
[0126]標號說明I1、12比較器II1、112差動放大器113加法器II恒流電路。
【主權項】
1.一種比較電路，其特征在于，具備:第一電容及第二電容；比較器，具備第一輸入電壓經由所述第一電容而輸入的第一輸入端子、第二輸入電壓 經由所述第二電容而輸入的第二輸入端子、以及輸出端子；基準電壓端子，輸入基準電壓；第一開關，一端與所述第一輸入端子連接，在取樣相位導通而使所述第一輸入端子的 電壓成為所述輸出端子的電壓；第二開關，一端與所述第二輸入端子連接，在所述取樣相位導通而使所述第二輸入端 子的電壓成為所述基準電壓；以及第三開關，設在所述第一開關的另一端與所述第二開關的另一端之間，在比較相位導 通而使所述第一開關的另一端和所述第二開關的另一端的電壓相等。2.如權利要求1所述的比較電路，其特征在于，具備:第四開關，設在所述第二開關的另一端與所述基準電壓端子之間，在取樣相位導通，所述第三開關使所述第一開關的另一端和所述第二開關的另一端的電壓成為所述輸 出端子的電壓。3.如權利要求1所述的比較電路，其特征在于，具備:第四開關，設在所述第一開關的另一端與所述輸出端子之間，在取樣相位導通，所述第三開關使所述第一開關的另一端和所述第二開關的另一端的電壓成為所述基 準電壓。4.如權利要求1至3的任一項所述的比較電路，其特征在于，所述比較器具備:第一放大器，與所述第一輸入端子和所述第二輸入端子連接；以及第二放大器，與第三輸入端子和第四輸入端子連接，對所述第三輸入端子輸入第二基準電壓，對所述第四輸入端子輸入第三基準電壓。
【文檔編號】H03K5/08GK105960757SQ201480061760
【公開日】2016年9月21日
【申請日】2014年10月8日
【發明人】有山稔
【申請人】精工半導體有限公司