一種基于FinFET器件的TSPC觸發器的制造方法
【專利摘要】本發明公開了一種基于FinFET器件的TSPC觸發器，包括第一FinFET管、第二FinFET管、第三FinFET管、第四FinFET管、第五FinFET管、第六FinFET管、第一反相器、第二反相器和第三反相器，第一FinFET管、第三FinFET管和第五FinFET管為P型FinFET管，第二FinFET管、第四FinFET管和第六FinFET管為N型FinFET管，第二FinFET管、第四FinFET管和所述的第六FinFET管的鰭的個數為1，所述的第一FinFET管、所述的第三FinFET管和所述的第五FinFET管的鰭的個數為2；優點是在時鐘信號控制下，本發明的TSPC觸發器內的各節點經歷全邏輯擺幅，提高了該TSPC觸發器的驅動能力，相對與現有的同柵TSPC觸發器，結構較為簡化，所用的FinFET管較少，電路面積、功耗和功耗延時積均較小。
【專利說明】
一種基于F i nFET器件的TSPC觸發器
技術領域
[0001 ] 本發明涉及一種TSPC觸發器，尤其是涉及一種基于FinFET器件的TSPC觸發器。
【背景技術】
[0002] 隨著VISL技術的不斷進步，數字電路系統的運行速度不斷提高，觸發器作為數字 電路系統的重要器件之一，對觸發器的速度的要求也越來越高。真單相時鐘觸發器(TSPC觸 發器)可以將邏輯功能嵌入到鎖存器中，直接減少了電路的延時，是比較常用的一種觸發 器，FinFET管(鰭式場效晶體管，Fin Field-Effect Transistor)是一種互補式金氧半導體 (CMOS)晶體管，具有高速、低功耗和面積小等優點。目前FinFET管已被應用于TSPC觸發器的 設計領域。
[0003] 現有的一種基于FinFET器件的TSPC觸發器（同柵TSPC觸發器）的電路結構圖如圖1 所示，該TSPC觸發器由4個P型FinFET管、4個N型FinFET管和三個反相器組成，其中三個反相 器作為時鐘控制器件。該TSPC觸發器的電路結構較為簡單，時鐘負載較小，但是該TSPC觸發 器中有的節點不是經歷全邏輯擺幅，這很大程度降低了該TSPC觸發器的驅動能力，導致電 路性能變差，功耗和功耗延時積均較大。
[0004] 鑒此，設計一種電路面積、功耗和功耗延時積均較小的基于FinFET器件的TSPC觸 發器具有重要意義。
【發明內容】
[0005] 本發明所要解決的技術問題是提供一種電路面積、功耗和功耗延時積均較小的基 于FinFET器件的TSPC觸發器。
[0006] 本發明解決上述技術問題所采用的技術方案為:一種基于FinFET器件的TSPC觸發 器，包括第一 FinFET管、第二FinFET管、第三FinFET管、第四FinFET管、第五FinFET管、第六 FinFET管和結構相同的三個反相器，三個所述的反相器分別為第一反相器、第二反相器和 第三反相器，所述的第一FinFET管、所述的第三FinFET管和所述的第五FinFET管為P型 FinFET管，所述的第二FinFET管、所述的第四FinFET管和所述的第六FinFET管為N型FinFET 管;所述的第一反相器的輸入端為所述的TSPC觸發器的時鐘端，所述的TSPC觸發器的時鐘 端用于接入外部時鐘信號，所述的第一反相器的輸出端和所述的第二反相器的輸入端連 接，所述的第二反相器的輸出端、所述的第一 FinFET管的背柵、所述的第三FinFET管的前 柵、所述的第三FinFET管的背柵、所述的第四FinFET管的背柵和所述的第六FinFET管的背 柵連接，所述的第一 FinFET管的源極、所述的第三FinFET管的源極和所述的第五FinFET管 的源極均接入電源，所述的第一 FinFET管的前柵、所述的第二FinFET管的前柵和所述的第 二FinFET管的背柵連接且其連接端為所述的TSPC觸發器的輸入端，所述的第一 FinFET管的 漏極、所述的第二FinFET管的漏極和所述的第四FinFET管的前柵連接，所述的第三FinFET 管的漏極、所述的第四FinFET管的漏極、所述的第五FinFET管的前柵、所述的第五FinFET管 的背柵和所述的第六FinFET管的前柵連接，所述的第五FinFET管的漏極、所述的第六 FinFET管的漏極和所述的第三反相器的輸入端連接，所述的第三反相器的輸出端為所述的 TSPC觸發器的輸出端，所述的第二FinFET管的源極、所述的第四FinFET管的源極和所述的 第六FinFET管的源極均接地；所述的第二FinFET管、所述的第四FinFET管和所述的第六 FinFET管的鰭的個數為1，所述的第一 FinFET管、所述的第三FinFET管和所述的第五FinFET 管的鰭的個數為2。
[0007] 所述的第一 FinFET管、所述的第二FinFET管、所述的第三FinFET管、所述的第四 FinFET管、所述的第五FinFET管和所述的第六FinFET管為高閾值FinFET管。該結構中低閾 值FinFET管能夠能保證電路的工作速度，電路延時較小，高閾值FinFET管能夠降低漏功耗， 電路工作速度快，通過低閾值FinFET管和高閾值FinFET管的配合使用，進一步降低功耗和 延時。
[0008] 所述的第一 FinFET管、所述的第二FinFET管、所述的第三FinFET管、所述的第四 FinFET管、所述的第五FinFET管和所述的第六FinFET管的閾值為0.6V。該結構中低閾值 FinFET管能夠能保證電路的工作速度，電路延時較小，高閾值FinFET管能夠降低漏功耗，電 路工作速度快，通過低閾值FinFET管和高閾值FinFET管的配合使用，進一步降低功耗和延 時。
[0009] 所述的反相器包括第七FinFET管和第八FinFET管，所述的第七FinFET管為P型 FinFET管，所述的第八FinFET管為N型FinFET管，所述的第七FinFET管的源極接入電源，所 述的第七FinFET管的前柵、所述的第七FinFET管的背柵、所述的第八FinFET管的前柵和所 述的第八FinFET管的背柵連接且其連接端為所述的反相器的輸入端，所述的第七FinFET管 的漏極和所述的第八FinFET管的漏極連接且其連接端為所述的反相器的輸出端，所述的第 八FinFET管的源極接地;所述的第七FinFET管的鰭的個數為2,所述的第八FinFET管的鰭的 個數為1。該結構中低閾值FinFET管能夠能保證電路的工作速度，電路延時較小，高閾值 FinFET管能夠降低漏功耗，電路工作速度快，通過低閾值FinFET管和高閾值FinFET管的配 合使用，進一步降低功耗和延時。
[0010] 所述的第七FinFET管和所述的第八FinFET管為低閾值FinFET管。該結構中低閾值 FinFET管能夠能保證電路的工作速度，電路延時較小，高閾值FinFET管能夠降低漏功耗，電 路工作速度快，通過低閾值FinFET管和高閾值FinFET管的配合使用，進一步降低功耗和延 時。
[0011] 所述的第七F i n F E T管和所述的第八F i n F E T管的閾值為0.1V。該結構中低閾值 FinFET管能夠能保證電路的工作速度，電路延時較小，高閾值FinFET管能夠降低漏功耗，電 路工作速度快，通過低閾值FinFET管和高閾值FinFET管的配合使用，進一步降低功耗和延 時。
[0012]與現有技術相比，本發明的優點在于通過第一 FinFET管、第二FinFET管、第三 FinFET管、第四FinFET管、第五FinFET管、第六FinFET管、第一反相器、第二反相器和第三反 相器構造基于FinFET器件的TSPC觸發器，第一反相器和第二反相器構成TSPC觸發器的時鐘 控制部分；當外部時鐘信號elk為低電平0時，第一FinFET管打開，第一FinFET管和第二 FinFET管組成一個反相器，第一 FinFET管的漏極、第二FinFET管的漏極和第四FinFET管的 前柵的連接節點X上面存儲輸入信號的反相信號，第三FinFET管和第四FinFET管組成的反 相器處于預充電狀態，第三FinFET管打開，第三FinFET管的漏極、第四FinFET管的漏極、第 五FinFET管的前柵、第五FinFET管的背柵和第六FinFET管的前柵的連接節點Y充電至高電 平，第五FinFET管截止，第五FinFET管和第六FinFET管組成的反相器處于維持狀態；當外部 時鐘信號elk為高電平1時，第一FinFET管關閉，如果第一FinFET管的漏極、第二FinFET管的 漏極和第四FinFET管的前柵的連接節點X存儲的是高電平，第三FinFET管的漏極、第四 FinFET管的漏極、第五FinFET管的前柵、第五FinFET管的背柵和第六FinFET管的前柵的連 接節點Y放電至低電平，第五FinFET管導通，第五FinFET管和第六FinFET管組成的反相器產 生輸出信號；由此在外部時鐘信號控制下，本發明的TSPC觸發器內的各節點經歷全邏輯擺 幅，提高了該TSPC觸發器的驅動能力，相對與現有的同柵TSPC觸發器，結構較為簡化，所用 的FinFET管較少，電路面積、功耗和功耗延時積均較小。
【附圖說明】
[0013]圖1為現有的基于FinFET器件的TSPC觸發器的電路結構圖；
[0014]圖2為本發明的基于FinFET器件的TSPC觸發器的電路結構圖；
[0015]圖3(a)為本發明的基于FinFET器件的TSPC觸發器中反相器的符號圖；
[0016]圖3(b)為本發明的基于FinFET器件的TSPC觸發器中反相器的電路結構圖；
[0017] 圖4為標準電壓（lv)下本發明的基于FinFET器件的TSPC觸發器基于BSMMG標準 工藝的仿真波形圖。
【具體實施方式】
[0018] 以下結合附圖實施例對本發明作進一步詳細描述。
[0019] 如圖2所示，一種基于FinFET器件的TSPC觸發器，包括第一FinFET管Ml、第二 FinFET管M2、第三FinFET管M3、第四FinFET管M4、第五FinFET管M5、第六FinFET管M6和結構 相同的三個反相器，三個反相器分別為第一反相器F1、第二反相器F2和第三反相器F3，第一 FinFET管Ml、第三FinFET管M3和第五FinFET管管，第二FinFET管M2、第四 FinFET管M4和第六FinFET管M6為N型FinFET管；第一反相器F1的輸入端為TSPC觸發器的時 鐘端，TSPC觸發器的時鐘端用于接入外部時鐘信號elk，第一反相器F1的輸出端和第二反相 器F2的輸入端連接，第二反相器F2的輸出端、第一 FinFET管Ml的背柵、第三FinFET管M3的前 柵、第三FinFET管M3的背柵、第四FinFET管M4的背柵和第六FinFET管M6的背柵連接，第一 FinFET管Ml的源極、第三FinFET管M3的源極和第五FinFET管M5的源極均接入電源，第一 FinFET管Ml的前柵、第二FinFET管M2的前柵和第二FinFET管M2的背柵連接且其連接端為 TSPC觸發器的輸入端，第一 FinFET管Ml的漏極、第二FinFET管M2的漏極和第四FinFET管M4 的前柵連接，第三FinFET管M3的漏極、第四FinFET管M4的漏極、第五FinFET管M5的前柵、第 五FinFET管M5的背柵和第六FinFET管M6的前柵連接，第五FinFET管M5的漏極、第六FinFET 管M6的漏極和第三反相器F3的輸入端連接，第三反相器F3的輸出端為TSPC觸發器的輸出 端，第二FinFET管M2的源極、第四FinFET管M4的源極和第六FinFET管M6的源極均接地;第 二FinFET管M2、第四FinFET管M4和第六FinFET管M6的鰭的個數為1，第一 FinFET管Ml、第三 FinFET管M3和第五FinFET管M5的鰭的個數為2。
[0020] 實施例二:如圖2所示，一種基于FinFET器件的TSPC觸發器，包括第一FinFET管Ml、 第二FinFET管M2、第三FinFET管M3、第四FinFET管M4、第五FinFET管M5、第六FinFET管M6和 結構相同的三個反相器，三個反相器分別為第一反相器F1、第二反相器F2和第三反相器F3， 第一FinFET管Ml、第三FinFET管M3和第五FinFET管管，第二FinFET管M2、第 四FinFET管M4和第六FinFET管M6為N型FinFET管；第一反相器F1的輸入端為TSPC觸發器的 時鐘端，TSPC觸發器的時鐘端用于接入外部時鐘信號clk，第一反相器F1的輸出端和第二反 相器F2的輸入端連接，第二反相器F2的輸出端、第一 FinFET管Ml的背柵、第三FinFET管M3的 前柵、第三FinFET管M3的背柵、第四FinFET管M4的背柵和第六FinFET管M6的背柵連接，第一 FinFET管Ml的源極、第三FinFET管M3的源極和第五FinFET管M5的源極均接入電源，第一 FinFET管Ml的前柵、第二FinFET管M2的前柵和第二FinFET管M2的背柵連接且其連接端為 TSPC觸發器的輸入端，第一 FinFET管Ml的漏極、第二FinFET管M2的漏極和第四FinFET管M4 的前柵連接，第三FinFET管M3的漏極、第四FinFET管M4的漏極、第五FinFET管M5的前柵、第 五FinFET管M5的背柵和第六FinFET管M6的前柵連接，第五FinFET管M5的漏極、第六FinFET 管M6的漏極和第三反相器F3的輸入端連接，第三反相器F3的輸出端為TSPC觸發器的輸出 端，第二FinFET管M2的源極、第四FinFET管M4的源極和第六FinFET管M6的源極均接地;第二 FinFET管M2、第四FinFET管M4和第六FinFET管M6的鰭的個數為1，第一 FinFET管Ml、第三 FinFET管M3和第五FinFET管M5的鰭的個數為2。
[0021] 本實施例中，第一FinFET管Ml、第二FinFET管M2、第三FinFET管M3、第四FinFET管 M4、第五FinFET管M5和第六FinFET管M6為高閾值FinFET管。
[0022] 實施例三:如圖2所示，一種基于FinFET器件的TSPC觸發器，包括第一 FinFET管Ml、 第二FinFET管M2、第三FinFET管M3、第四FinFET管M4、第五FinFET管M5、第六FinFET管M6和 結構相同的三個反相器，三個反相器分別為第一反相器F1、第二反相器F2和第三反相器F3， 第一FinFET管Ml、第三FinFET管M3和第五FinFET管管，第二FinFET管M2、第 四FinFET管M4和第六FinFET管M6為N型FinFET管；第一反相器F1的輸入端為TSPC觸發器的 時鐘端，TSPC觸發器的時鐘端用于接入外部時鐘信號clk，第一反相器F1的輸出端和第二 反相器F2的輸入端連接，第二反相器F2的輸出端、第一 FinFET管Ml的背柵、第三FinFET管M3 的前柵、第三FinFET管M3的背柵、第四FinFET管M4的背柵和第六FinFET管M6的背柵連接，第 一 FinFET管Ml的源極、第三FinFET管M3的源極和第五FinFET管M5的源極均接入電源，第一 FinFET管Ml的前柵、第二FinFET管M2的前柵和第二FinFET管M2的背柵連接且其連接端為 TSPC觸發器的輸入端，第一 FinFET管Ml的漏極、第二FinFET管M2的漏極和第四FinFET管M4 的前柵連接，第三FinFET管M3的漏極、第四FinFET管M4的漏極、第五FinFET管M5的前柵、第 五FinFET管M5的背柵和第六FinFET管M6的前柵連接，第五FinFET管M5的漏極、第六FinFET 管M6的漏極和第三反相器F3的輸入端連接，第三反相器F3的輸出端為TSPC觸發器的輸出 端，第二FinFET管M2的源極、第四FinFET管M4的源極和第六FinFET管M6的源極均接地;第二 FinFET管M2、第四FinFET管M4和第六FinFET管M6的鰭的個數為1，第一 FinFET管Ml、第三 FinFET管M3和第五FinFET管M5的鰭的個數為2。
[0023] 本實施例中，第一FinFET管Ml、第二FinFET管M2、第三FinFET管M3、第四FinFET管 M4、第五FinFET管M5和第六FinFET管M6的閾值為0.6V。
[0024] 實施例四：如圖2所示，一種基于FinFET器件的TSPC觸發器，包括第一FinFET管M1、 第二FinFET管M2、第三FinFET管M3、第四FinFET管M4、第五FinFET管M5、第六FinFET管M6和 結構相同的三個反相器，三個反相器分別為第一反相器F1、第二反相器F2和第三反相器F3， 第一FinFET管Ml、第三FinFET管M3和第五FinFET管管，第二FinFET管M2、第 四FinFET管M4和第六FinFET管M6為N型FinFET管；第一反相器F1的輸入端為TSPC觸發器的 時鐘端，TSPC觸發器的時鐘端用于接入外部時鐘信號clk，第一反相器F1的輸出端和第二反 相器F2的輸入端連接，第二反相器F2的輸出端、第一 FinFET管Ml的背柵、第三FinFET管M3的 前柵、第三FinFET管M3的背柵、第四FinFET管M4的背柵和第六FinFET管M6的背柵連接，第一 FinFET管Ml的源極、第三FinFET管M3的源極和第五FinFET管M5的源極均接入電源，第一 FinFET管Ml的前柵、第二FinFET管M2的前柵和第二FinFET管M2的背柵連接且其連接端為 TSPC觸發器的輸入端，第一 FinFET管Ml的漏極、第二FinFET管M2的漏極和第四FinFET管M4 的前柵連接，第三FinFET管M3的漏極、第四FinFET管M4的漏極、第五FinFET管M5的前柵、第 五FinFET管M5的背柵和第六FinFET管M6的前柵連接，第五FinFET管M5的漏極、第六FinFET 管M6的漏極和第三反相器F3的輸入端連接，第三反相器F3的輸出端為TSPC觸發器的輸出 端，第二FinFET管M2的源極、第四FinFET管M4的源極和第六FinFET管M6的源極均接地;第二 FinFET管M2、第四FinFET管M4和第六FinFET管M6的鰭的個數為1，第一 FinFET管Ml、第三 FinFET管M3和第五FinFET管M5的鰭的個數為2。
[0025] 本實施例中，第一FinFET管Ml、第二FinFET管M2、第三FinFET管M3、第四FinFET管 M4、第五FinFET管M5和第六FinFET管M6的閾值為0.6V。
[0026] 本實施例中，如圖3(a)和圖3(b)所示，反相器包括第七FinFET管M7和第八FinFET 管M8,第七FinFET管管，第八FinFET管M8為N型FinFET管，第七FinFET管M7的 源極接入電源，第七FinFET管M7的前柵、第七FinFET管M7的背柵、第八FinFET管M8的前柵和 第八FinFET管M8的背柵連接且其連接端為反相器的輸入端，第七FinFET管M7的漏極和第八 FinFET管M8的漏極連接且其連接端為反相器的輸出端，第八FinFET管M8的源極接地;第七 FinFET管M7的鰭的個數為2,第八FinFET管M8的鰭的個數為1。
[0027] 本實施例中，第七FinFET管M7和第八FinFET管M8為低閾值FinFET管。
[0028] 實施例五：如圖2所示，一種基于FinFET器件的TSPC觸發器，包括第一FinFET管Ml、 第二FinFET管M2、第三FinFET管M3、第四FinFET管M4、第五FinFET管M5、第六FinFET管M6和 結構相同的三個反相器，三個反相器分別為第一反相器F1、第二反相器F2和第三反相器F3， 第一FinFET管Ml、第三FinFET管M3和第五FinFET管管，第二FinFET管M2、第 四FinFET管M4和第六FinFET管M6為N型FinFET管；第一反相器F1的輸入端為TSPC觸發器的 時鐘端，TSPC觸發器的時鐘端用于接入外部時鐘信號clk，第一反相器F1的輸出端和第二反 相器F2的輸入端連接，第二反相器F2的輸出端、第一 FinFET管Ml的背柵、第三FinFET管M3的 前柵、第三FinFET管M3的背柵、第四FinFET管M4的背柵和第六FinFET管M6的背柵連接，第一 FinFET管Ml的源極、第三FinFET管M3的源極和第五FinFET管M5的源極均接入電源，第一 FinFET管Ml的前柵、第二FinFET管M2的前柵和第二FinFET管M2的背柵連接且其連接端為 TSPC觸發器的輸入端，第一 FinFET管Ml的漏極、第二FinFET管M2的漏極和第四FinFET管M4 的前柵連接，第三FinFET管M3的漏極、第四FinFET管M4的漏極、第五FinFET管M5的前柵、第 五FinFET管M5的背柵和第六FinFET管M6的前柵連接，第五FinFET管M5的漏極、第六FinFET 管M6的漏極和第三反相器F3的輸入端連接，第三反相器F3的輸出端為TSPC觸發器的輸出 端，第二FinFET管M2的源極、第四FinFET管M4的源極和第六FinFET管M6的源極均接地;第二 FinFET管M2、第四FinFET管M4和第六FinFET管M6的鰭的個數為1，第一 FinFET管Ml、第三 FinFET管M3和第五FinFET管M5的鰭的個數為2。
[0029] 本實施例中，第一FinFET管Ml、第二FinFET管M2、第三FinFET管M3、第四FinFET管 M4、第五FinFET管M5和第六FinFET管M6的閾值為0.6V。
[0030] 本實施例中，如圖3(a)和圖3(b)所示，反相器包括第七FinFET管M7和第八FinFET 管M8,第七FinFET管管，第八FinFET管M8為N型FinFET管，第七FinFET管M7的 源極接入電源，第七FinFET管M7的前柵、第七FinFET管M7的背柵、第八FinFET管M8的前柵和 第八FinFET管M8的背柵連接且其連接端為反相器的輸入端，第七FinFET管M7的漏極和第八 FinFET管M8的漏極連接且其連接端為反相器的輸出端，第八FinFET管M8的源極接地;第七 FinFET管M7的鰭的個數為2,第八FinFET管M8的鰭的個數為1。
[0031] 本實施例中，第七FinFET管M7和第八FinFET管M8的閾值為0.1 V。
[0032]為了驗證本發明的基于FinFET器件的TSPC觸發器的優越性，以下在BSIMMG這種 標準工藝下，對本發明的基于FinFET器件的TSPC觸發器和現有的基于FinFET器件的TSPC觸 發器的各種性能進行比較。使用電路仿真工具HSPICE在電路的輸入頻率為400MHz、0.8GHz、 1GHz、2GHz的條件下對兩種電路結構分別進行仿真比較分析，BS頂頂G工藝庫對應的電源電 壓為IV。標準電壓（lv)下本發明的基于FinFET器件的TSPC觸發器基于BSIMMG標準工藝的 仿真波形圖如圖4所示。
[0033] 表1為在BSHOMG標準工藝，輸入頻率為400MHz下本發明的基于FinFET器件的TSPC 觸發器(簡稱本發明TSPC觸發器)與現有的基于FinFET器件的TSPC觸發器(簡稱同柵TSPC觸 發器)性能比較。
[0034]表 1
[0036] 從表1中可以得出：本發明的基于FinFET器件的TSPC觸發器與現有的基于FinFET 器件的TSPC觸發器相比，晶體管數量減少2個，延時升高了 19%，平均總功耗降低了20.8%， 功耗延時積降低了2.3%。
[0037] 表2為在BSHOMG標準工藝，輸入頻率為0.8GHz下本發明的基于FinFET器件的TSPC 觸發器(簡稱本發明TSPC觸發器)與現有的基于FinFET器件的TSPC觸發器(簡稱同柵TSPC觸 發器)性能比較。
[0038]表2
[0040] 從表2中可以得出：本發明的基于FinFET器件的TSPC觸發器與現有的基于FinFET 器件的TSPC觸發器相比，晶體管數量減少2個，延時升高了 19%，平均總功耗降低了40.8%， 功耗延時積降低了 27 %。
[0041 ] 表3為在BSHOMG標準工藝，輸入頻率為1GHz下本發明的基于FinFET器件的TSPC觸 發器(簡稱本發明TSPC觸發器)與現有的基于FinFET器件的TSPC觸發器(簡稱同柵TSPC觸發 器)性能比較。
[0042]表 3
[0044] 從表3中可以得出：本發明的基于FinFET器件的TSPC觸發器與現有的基于FinFET 器件的TSPC觸發器相比，晶體管數量減少2個，延時升高了 19%，平均總功耗降低了44.8%， 功耗延時積降低了31.7%。
[0045] 表4為在BS頂頂G標準工藝，輸入頻率為2GHz下本發明的基于FinFET器件的TSPC觸 發器(簡稱本發明TSPC觸發器)與現有的基于FinFET器件的同柵TSPC觸發器(簡稱同柵TSPC 觸發器)性能比較。
[0046]表 4
[0048] 從表1中可以得出：本發明的基于FinFET器件的TSPC觸發器與現有的基于FinFET 器件的TSPC觸發器相比，晶體管數量減少2個，延時升高了 19%，平均總功耗降低了 40.8%，功耗延時積降低了27%。
[0049]由上述的比較數據可見，在不影響電路性能的前提下，本發明所提出的基于 FinFET器件的TSPC觸發器與現有的基于FinFET器件的TSPC觸發器相比，晶體管的數量減少 了 2個，電路面積，功耗和功耗延時積均減小，得到了顯著的優化。
【主權項】
1. 一種基于FinFET器件的TSPC觸發器，其特征在于包括第一FinFET管、第二FinFET管、 第三FinFET管、第四FinFET管、第五FinFET管、第六FinFET管和結構相同的三個反相器，三 個所述的反相器分別為第一反相器、第二反相器和第三反相器，所述的第一 FinFET管、所述 的第三FinFET管和所述的第五FinFET管為P型FinFET管，所述的第二FinFET管、所述的第四 FinFET管和所述的第六FinFET管為N型FinFET管； 所述的第一反相器的輸入端為所述的TSPC觸發器的時鐘端，所述的TSPC觸發器的時鐘 端用于接入外部時鐘信號，所述的第一反相器的輸出端和所述的第二反相器的輸入端連 接，所述的第二反相器的輸出端、所述的第一 FinFET管的背柵、所述的第三FinFET管的前 柵、所述的第三FinFET管的背柵、所述的第四FinFET管的背柵和所述的第六FinFET管的背 柵連接，所述的第一 FinFET管的源極、所述的第三FinFET管的源極和所述的第五FinFET管 的源極均接入電源，所述的第一 FinFET管的前柵、所述的第二FinFET管的前柵和所述的第 二FinFET管的背柵連接且其連接端為所述的TSPC觸發器的輸入端，所述的第一 FinFET管的 漏極、所述的第二FinFET管的漏極和所述的第四FinFET管的前柵連接，所述的第三FinFET 管的漏極、所述的第四FinFET管的漏極、所述的第五FinFET管的前柵、所述的第五FinFET管 的背柵和所述的第六FinFET管的前柵連接，所述的第五FinFET管的漏極、所述的第六 FinFET管的漏極和所述的第三反相器的輸入端連接，所述的第三反相器的輸出端為所述的 TSPC觸發器的輸出端，所述的第二FinFET管的源極、所述的第四FinFET管的源極和所述的 第六FinFET管的源極均接地； 所述的第二FinFET管、所述的第四FinFET管和所述的第六FinFET管的鰭的個數為1，所 述的第一 FinFET管、所述的第三FinFET管和所述的第五FinFET管的鰭的個數為2。2. 根據權利要求1所述的一種基于FinFET器件的TSPC觸發器，其特征在于所述的第一 FinFET管、所述的第二FinFET管、所述的第三FinFET管、所述的第四FinFET管、所述的第五 FinFET管和所述的第六FinFET管為高閾值FinFET管。3. 根據權利要求2所述的一種基于FinFET器件的TSPC觸發器，其特征在于所述的第一 FinFET管、所述的第二FinFET管、所述的第三FinFET管、所述的第四FinFET管、所述的第五 FinFET管和所述的第六FinFET管的閾值為0.6V。4. 根據權利要求1或2所述的一種基于FinFET器件的TSPC觸發器，其特征在于所述的反 相器包括第七FinFET管和第八FinFET管，所述的第七FinFET管為P型FinFET管，所述的第八 FinFET管為N型FinFET管，所述的第七FinFET管的源極接入電源，所述的第七FinFET管的前 柵、所述的第七FinFET管的背柵、所述的第八FinFET管的前柵和所述的第八FinFET管的背 柵連接且其連接端為所述的反相器的輸入端，所述的第七FinFET管的漏極和所述的第八 FinFET管的漏極連接且其連接端為所述的反相器的輸出端，所述的第八FinFET管的源極接 地;所述的第七FinFET管的鰭的個數為2,所述的第八FinFET管的鰭的個數為1。5. 根據權利要求4所述的一種基于FinFET器件的TSPC觸發器，其特征在于所述的第七 FinFET管和所述的第八FinFET管為低閾值FinFET管。6. 根據權利要求5所述的一種基于FinFET器件的TSPC觸發器，其特征在于所述的第七 FinFET管和所述的第八FinFET管的閾值為0.1 V。
【文檔編號】H03K3/356GK105958974SQ201610259533
【公開日】2016年9月21日
【申請日】2016年4月22日
【發明人】胡建平, 張緒強
【申請人】寧波大學