Pwm控制電路及pwm信號生成方法
【專利摘要】本發明公開了一種PWM控制電路以及PWM信號生成方法，通過在一個同步周期中，設置子周期個數、實際輸出的脈沖的個數以及每個脈沖的高電平時間，來調節PWM信號的平均占空比，以使得其滿足驅動要求，這不僅大大增加了系統調節的靈活性，而且在不增加系統控制復雜性的基礎上，拓寬了PWM信號的平均占空比的范圍。本發明技術的PWM控制電路還可輸出多路PWM信號，每路的參數能夠根據用戶的需求獨立設置。且每一路PWM信號中，脈沖的對齊模式也可以根據用戶的需求來自由設定，這使得本發明技術的PWM控制電路能夠滿足用戶的多種要求。
【專利說明】
PWM控制電路及PWM信號生成方法
技術領域
[0001] 本發明涉及一種電力電子技術，更具體地說，涉及一種應用于背光電路中的PWM控 制電路及PWM信號生成方法。
【背景技術】
[0002] 在電子工業中，背光是一種照明的形式，常被用于LCD顯示上。背光式和前光式不 同之處在于背光是從側邊或是背后照射，背光式被用來增加在低光源環境中的照明度和電 腦顯示器、液晶熒幕上的亮度。在液晶電視LCD TV系統中，使用發光二極管LED作為背光源 來照亮像素。
[0003] 現有技術中，一種實現LED調光的方法是直接調節輸出電流至所期望的范圍，該輸 出電流用于驅動LED發光。通常會使輸出電流在一個非零的最小值至最大輸出電流之間變 化。
[0004] 另一種實現LED調光的方法是，通過開通和關斷與LED串聯連接的開關管，使得輸 出電流在零和最大輸出電流之間切換，以達到使得平均輸出電流滿足驅動要求的目的。這 種調光技術可以基于數字控制信號，例如脈沖寬度調制信號等。
[0005] 在第二種LED調光方法中，調光的線性度將隨著占空比的減小而降低。解決這一問 題的一種方法是把PWM控制方式和PFM控制方式相結合。當占空比高于一定閾值時，系統采 用P麗控制方式；當占空比低于一定閾值時，系統采用PFM控制方式。然而，這種方法增加了 系統的復雜性，導致調光控制電路的芯片面積將變得更大，不利于小型化。
【發明內容】
[0006] 有鑒于此，本發明提供了一種PWM控制電路以及PWM信號生成方法，以解決現有技 術中系統控制較復雜，且芯片面積較大的問題。
[0007] 第一方面，提供一種PWM控制電路，其特征在于，包括：
[0008] 當前子周期計數電路，用于根據同步信號和子周期信號，對處于當前時刻的子周 期進行計數，生成當前子周期數，所述子周期信號用于表征所述子周期的周期時間或頻率；
[0009] 比較電路，用于根據第一脈沖數和第二脈沖數，以及所述當前子周期數，產生激活 信號，所述激活信號用于表征當前子周期是否輸出脈沖，所述第一脈沖數為一個同步周期 內所包含的子周期個數，所述第二脈沖數用于表征每個同步周期實際需要輸出的脈沖數；
[0010] PWM生成電路，用于根據所述同步信號、所述子周期信號、所述激活信號以及一高 電平時間信號，生成PWM信號。
[0011] 優選地，所述PWM控制電路還包括一延時電路，用于根據所述同步信號和延時時間 生成延時同步信號，其中，相鄰的兩個所述延時同步信號之間即為一個延時同步周期。
[0012]優選地，所述比較電路還接收一對齊模式信號，所述對齊模式信號為頭對齊信號，
[0013 ]所述PWM信號的脈沖在所述同步信號的脈沖產生后的第一延時時間結束時開始產 生，且在每一個子周期內，所述PWM信號的脈沖先為高電平后為低電平。
[0014] 優選地，當所述當前子周期數不大于所述第二脈沖數時，所述激活信號為有效電 平。
[0015] 優選地，所述比較電路還接收一對齊模式信號，所述對齊模式信號為尾對齊信號，
[0016] 所述PWM信號的脈沖在所述同步信號的脈沖產生后的第二延時時間結束時結束產 生，且在每一個子周期內，所述PWM信號的脈沖先為低電平后為高電平。
[0017] 優選地，當所述當前子周期數大于所述第一脈沖數與所述第二脈沖數的差值時， 所述激活信號為有效電平。
[0018] 優選地，所述第二脈沖數、所述當前子周期數均不大于所述第一脈沖數，所述第一 脈沖數、第二脈沖數和所述當前子周期數均為大于零的自然數。
[0019] 優選地，所述PWM生成電路包括持續脈沖發生器以及與門電路，
[0020] 所述持續脈沖發生器，用于根據所述延時同步信號、所述子周期信號以及所述高 電平時間信號，生成持續脈沖信號，
[0021] 所述與門電路，接收所述持續脈沖信號和所述激活信號，以生成所述PWM信號。
[0022] 優選地，所述持續脈沖發生器在每個所述延時同步周期內，在每一個所述子周期 均產生一個脈沖。
[0023] 優選地，所述當前子周期計數電路以所述延時同步信號為起點，以一個所述子周 期的周期時間為步進，生成所述當前子周期數，所述當前子周期數用于表征當前子周期在 當前延時同步周期中所處的次第。
[0024] 第二方面，提供一種PWM信號生成方法，其特征在于，包括：
[0025] 對處于當前時刻的子周期進行計數，生成當前子周期數；
[0026] 在每個同步周期內，根據所述當前子周期數、已產生的脈沖數、第一脈沖數以及第 二脈沖數，判斷當前子周期是否需要輸出脈沖，以生成PWM信號，所述第一脈沖數為一個同 步周期內所包含的子周期個數，所述第二脈沖數用于表征每個延時同步周期實際需要輸出 的脈沖數。
[0027] 優選地，還包括根據同步信號和延時時間生成延時同步信號，相鄰的兩個所述延 時同步信號之間即為一個延時同步周期。
[0028] 優選地，在第一模式下，在每一個延時同步周期內，所述PWM信號的脈沖在所述同 步信號的脈沖產生后的第一延時時間結束時開始輸出，且在每一個子周期內，所述PWM信號 的脈沖先為高電平后為低電平。
[0029]優選地，在每一個延時同步周期內，判斷已產生的脈沖數是否等于所述第二脈沖 數，若是，則等待下一個延時同步周期;若否，則當前子周期繼續輸出脈沖，且已產生的脈沖 數加1。
[0030]優選地，在第二模式下，在每一個延時同步周期內，所述PWM信號的脈沖在同步信 號的脈沖產生后的第二延時時間結束時結束輸出，且在每一個子周期內，所述PWM信號的脈 沖先為低電平后為高電平。
[0031]優選地，在每一個延時同步周期內，先判斷當前子周期數是否等于所述第一脈沖 數與所述第二脈沖數的差值與1的和，
[0032]若是，則判斷已產生的脈沖數是否等于所述第二脈沖數，若是，則等待下一個延時 同步周期;若否，則當前子周期繼續輸出脈沖，且已產生的脈沖數加1;
[0033] 若否，則等待當前子周期數等于所述第一脈沖數與所述第二脈沖數的差值與1的 和。
[0034] 本發明技術的PWM控制電路通過在一個延時同步周期中，設置子周期個數、實際輸 出的脈沖的個數以及每個脈沖的高電平時間，來調節PWM信號的平均占空比，以使得其滿足 驅動要求，這不僅大大增加了系統調節的靈活性，而且在不增加系統控制復雜性的基礎上， 拓寬了PWM信號的平均占空比的范圍。本發明技術的PWM控制電路還可輸出多路PWM信號，每 路的參數能夠根據用戶的需求獨立設置。且每一路PWM信號中，脈沖的對齊模式也可以根據 用戶的需求來自由設定，這使得本發明技術的PWM控制電路能夠滿足用戶的多種要求。 [0035]本發明的PWM信號生成方法根據所述當前子周期數、已產生的脈沖數、第一脈沖數 以及第二脈沖數，判斷當前子周期是否需要輸出脈沖，以生成期望的PWM信號。采用本發明 的P麗信號生成方法，能夠實現靈活地調節P麗信號的平均占空比，也避免了現有技術中由 于單獨調節PWM信號的高電平時間，在某些條件下，功耗過大的問題，或者現有技術中，通過 脈沖寬度調節和脈沖頻率調節結合的方式來調節平均輸出電流，而導致控制復雜的問題。 而且，能夠較方便地實現兩種脈沖對齊模式，滿足用戶多方面的需求。
【附圖說明】
[0036] 為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例或現 有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本 發明的實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據 提供的附圖獲得其他的附圖。
[0037] 圖1為依據本發明的PWM控制電路的結構框圖；
[0038] 圖2為依據本發明的PWM控制電路的一個工作波形圖；
[0039] 圖3為依據本發明的PWM控制電路的另一個工作波形圖；
[0040] 圖4為依據本發明的PWM信號生成方法的工作流程圖。
【具體實施方式】
[0041] 以下基于實施例對本發明進行描述，但是本發明并不僅僅限于這些實施例。在下 文對本發明的細節描述中，詳盡描述了一些特定的細節部分。對本領域技術人員來說沒有 這些細節部分的描述也可以完全理解本發明。為了避免混淆本發明的實質，公知的方法、過 程、流程、元件和電路并沒有詳細敘述。
[0042]此外，本領域普通技術人員應當理解，在此提供的附圖都是為了說明的目的，并且 附圖不一定是按比例繪制的。
[0043]同時，應當理解，在以下的描述中，"電路"是指由至少一個元件或子電路通過電氣 連接或電磁連接構成的導電回路。當稱元件或電路"連接到"另一元件或稱元件/電路"連接 在"兩個節點之間時，它可以是直接耦接或連接到另一元件或者可以存在中間元件，元件之 間的連接可以是物理上的、邏輯上的、或者其結合。相反，當稱元件"直接耦接到"或"直接連 接到"另一元件時，意味著兩者不存在中間元件。
[0044]除非上下文明確要求，否則整個說明書和權利要求書中的"包括"、"包含"等類似 詞語應當解釋為包含的含義而不是排他或窮舉的含義;也就是說，是"包括但不限于"的含 義。
[0045] 在本發明的描述中，需要理解的是，術語"第一"、"第二"等僅用于描述目的，而不 能理解為指示或暗示相對重要性。此外，在本發明的描述中，除非另有說明，"多個"的含義 是兩個或兩個以上。
[0046] 圖1為依據本發明的PWM控制電路的結構框圖，如圖1所示，PWM控制電路包括延時 電路11、當前子周期計數電路12、比較電路13以及PWM生成電路14。
[0047] 延時電路11，用于根據同步信號Vsynl和延時時間Tdelay生成延時同步信號 Vsyn2,即將同步信號Vsynl按照輸入的延時時間Tdelay進行延時。其中，相鄰的兩個延時同 步信號Vsyn2之間即為一個延時同步周期，每個延時同步周期內包含具有第一脈沖數個數 的子周期，第一脈沖數記為rmml 〇
[0048]當前子周期計數電路12,用于根據延時同步信號Vsyn2和子周期信號Vsub，對處于 當前延時同步周期中的當前時刻的子周期進行計數，生成當前子周期數num3。所述子周期 信號Vsub用于表征每個子周期的周期時間或者子周期的頻率。
[0049] 當第一脈沖數numl被設置好后，一個延時同步周期便被均分為第一脈沖數個子周 期，則每個子周期的周期時間為一個延時同步周期的時間與第一脈沖數的比值，當獲得子 周期的周期時間Tsub后，根據周期與頻率的關系，便可以獲得子周期的頻率，由此，可以得 到子周期信號Vsub。
[0050] 優選地，當前子周期計數電路12以延時同步信號Vsyn2為起點，以一個子周期的周 期時間為步進，對子周期進行計數，以生成當前子周期數num3,當前子周期數num3用于表征 當前子周期在當前延時同步周期中所處的次第。
[0051]比較電路13,用于根據第一脈沖數numl和第二脈沖數num2,以及當前子周期數 num3,產生激活信號Ven，激活信號Ven用于表征當前子周期是否需要輸出脈沖，第二脈沖數 num2用于表征每個延時同步周期實際需要輸出的脈沖數。其中，第二脈沖數num2、當前子周 期數num3均不大于第一脈沖數numl，第一脈沖數numl、第二脈沖數mm2和當前子周期數 num3均為大于零的自然數。
[0052]優選地，比較電路13還接收一對齊模式信號Vmode，對齊模式信號有頭對齊信號 Vmodel和尾對齊信號Vmode2兩種選擇：
[0053] 當對齊模式信號Vmode為頭對齊信號Vmodel時，在每一個延遲同步周期內，P麗信 號的脈沖在同步信號Vsynl的脈沖產生后的第一延時時間Tdelay 1結束時開始產生，也即， 以一個延時同步信號Vsyn2的脈沖為起點，開始產生PWM信號的脈沖。且在每一個子周期內， PWM信號的脈沖均是先為高電平后為低電平。當當前子周期數num3不大于（即小于或者等 于)第二脈沖數num2時，激活信號Ven為有效電平，在本發明實施例中，有效電平以高電平為 例來進行說明，可以理解的是，在其他實施方式中，有效電平也可以為低電平。
[0054] 當對齊模式信號Vmode為尾對齊信號Vmode2時，在每一個延時同步周期內，P麗信 號的脈沖在同步信號Vsynl的脈沖產生后的第二延時時間Tdelay2結束時結束產生，也即， 以一個延時同步信號Vsyn2的脈沖為終點，結束產生PWM信號的脈沖。且在每一個子周期內， PWM信號的脈沖先為低電平后為高電平。當當前子周期數num3大于第一脈沖數numl與第二 脈沖數num2的差值時，激活信號Ven為有效電平。
[0055]需要說明的是，比較電路13接收頭對齊信號Vmodel，還是接收尾對齊信號Vmode2， 是根據用戶的需求決定的，用戶根據想要實現的畫面效果或者圖像顯示的"拖尾效應"，來 選擇相對應的對齊模式信號。
[0056] PWM生成電路14,用于根據延時同步信號Vsyn2、子周期信號Vsub、一高電平時間信 號Th i gh以及激活信號Ven，生成PWM信號。
[0057] P麗生成電路14包括持續脈沖發生器141以及與門電路142。
[0058]持續脈沖發生器141，用于根據延時同步信號Vsyn2、子周期信號Vsub、以及高電平 時間信號Thigh，生成持續脈沖信號Vcons。延時同步信號Vsyn2決定了每個延時同步周期 內，信號的脈沖開始產生的時間或者，結束產生的時間；子周期信號Vsub決定了每個子 周期的周期時間或者子周期的頻率，由于持續脈沖發生器141在每個延時同步周期內，在每 一個子周期均產生一個脈沖，所以子周期信號Vsub決定PWM信號的脈沖的周期時間；高電平 時間信號Thigh用于表征在每個子周期內，脈沖的高電平時間長度，由此，當上述三個信號 確定后，一個延時同步周期內的持續脈沖信號Vcons便可以唯一確定。優選地，不同延時同 步周期的第一脈沖數numl以及第二脈沖數num2是不變的，PWM信號的高電平時間信號Thigh 會隨著驅動的需求相應地改變，以使PWM信號滿足工作要求。
[0059] 與門電路142,用于接收持續脈沖信號Vcons和激活信號Ven，以生成所述PWM信號。 與門電路142的兩個輸入端分別輸入持續脈沖信號Vcons和激活信號Ven，在一個子周期內， 當激活信號Ven為高電平時，當前子周期PWM生成電路輸出脈沖；當激活信號Ven為有低電平 時，當前子周期PWM生成電路不輸出脈沖。由于激活信號Ven綜合反映了第一脈沖數numl、第 二脈沖數num2以及對齊模式信號Vmode的信息，持續脈沖信號Vcons綜合反映了子周期信號 Vsub、以及高電平時間信號Thigh的信息，故兩者經過邏輯電路處理后，可以得出需要的PWM 信號。
[0060] 需要說明的是，圖1中所示的PWM控制電路以輸出一路PWM信號為例，若需要輸出多 路PWM信號，則可以通過并聯多個上述PWM控制電路來實現。其中，每一路的參數，如第一脈 沖數numl、第二脈沖數num2、延時時間Tdealy以及高電平時間Thigh，都可以根據用戶的需 求來分別設置。
[0061] 其中，延時時間Tdealy與上述PWM控制電路的應用場合和應用其的系統的工作模 式相關。例如，在液晶電視LCD TV的背光電路中，延時時間Tdea 1 y與電視畫面掃描模式有 關，在其中一些模式下，各路PWM信號的延時時間需要錯開，而在另外一些模式下，各路PWM 信號的延時時間跟通道數沒有關系，這些均取決于用戶使用的圖像處理的算法。
[0062]圖2為依據本發明的PWM控制電路的一個工作波形圖。圖2給出了一個頭對齊模式 下的工作波形圖，如圖2所示，其第一脈沖數為6,第二脈沖數為3,這意味著，在每個延時同 步周期中，有6個子周期，每個子周期時間Tsub為一個延時同步周期時間Tsyn的1/6,實際輸 出3個脈沖，PWM信號的脈沖在同步信號Vsynl的脈沖產生后的第一延時時間Tdelayl結束時 開始產生，也即，以一個延時同步信號Vsyn2的脈沖為起點，在前3個子周期內輸出PWM信號 的脈沖，在每一個子周期內，PWM信號的脈沖先為高電平后為低電平。且在不同的延時同步 周期中，PWM信號的脈沖的高電平時間不同。圖2中，實際輸出的PWM信號由實線所示的脈沖 構成。
[0063] 優選地，PWM控制電路還接收一系統時鐘信號clock，與時間有關的信號，如延時時 間Tdealy、高電平時間信號Thigh以及同步信號Vsynl等，都可以以此為基準來進行計時。
[0064] 激活信號Ven在當前子周期數num3不大于（即小于或者等于)第二脈沖數num2(這 里為3)時，激活信號Ven為有效電平，也即，在第1、第2、第3個子周期，產生脈沖。
[0065] 從圖2中所示的PWM信號的波形中可以看出，每個延時同步周期中，PWM信號的平均 占空比為，
[0067] P麗信號的平均占空比Dave由第一脈沖數numl、第二脈沖數num2、子周期時間Tsub 以及高電平時間信號Thigh共同決定，用PWM信號控制LED的驅動電路，驅動電路驅動LED發 光，若要改變LED的發光亮度，可以通過改變第一脈沖數numl、第二脈沖數num2、子周期時間 Tsub或者高電平時間信號Thigh中的一個或者多個來實現。
[0068] 優選地，可以使得第一脈沖數numl固定，在延時同步周期也不變的情況下，子周期 時間Tsub也是不變的，通過改變第二脈沖數num2和/或高電平時間信號Thigh，來調節各路 PWM信號的平均占空比Dave，從而調節LED的發光亮度;通過改變延時時間Tde 1 ay，來調節多 路PWM脈沖信號之間的相位關系，從而滿足系統不同工作模式的要求。由于改變第二脈沖數 num2、高電平時間信號Thigh和延時時間Tdelay都可以由用戶根據需求來設置，這大大增加 了系統調節的靈活性;在第二脈沖數num2和高電平時間信號Th i gh取值合適時，PWM信號的 平均占空比Dave可以從0%至100%的范圍內變化，即在不增加系統復雜性的基礎上，拓寬了 P麗信號的平均占空比的范圍；由于可以通過多個參數來調節P麗信號的平均占空比，也避 免了現有技術中由于單獨調節PWM信號的高電平時間，在某些條件下，功耗過大的問題。
[0069] 圖3為依據本發明的PWM控制電路的另一個工作波形圖；圖3給出了一個尾對齊模 式下的工作波形圖，如圖3所示，其第一脈沖數為6,第二脈沖數為2,這意味著，在每個延時 同步周期中，有6個子周期，每個子周期時間Tsub為一個延時同步周期時間Tsyn的1/6,實際 輸出2個脈沖，PWM信號的脈沖在同步信號Vsynl的脈沖產生后的第二延時時間Tdelay2結束 時結束產生，也即，以一個延時同步信號Vsyn2的脈沖為終點，結束產生PWM信號的脈沖。且 在每一個子周期內，PWM信號的脈沖先為低電平后為高電平。
[0070] 激活信號Ven在當前子周期數num3大于第一脈沖數numl(這里為6)與第二脈沖數 num2(這里為2)的差值(這里為4)時，激活信號Ven為有效電平，也即，在第5、第6個子周期， 產生脈沖。
[0071] 另外，本發明還提供一種PWM信號生成方法，包括以下步驟：
[0072] S01:根據同步信號Vsynl和延時時間Tdelay生成延時同步信號Vsyn2,相鄰的兩個 延時同步信號之間即為一個延時同步周期，每個所述延時同步周期內包含具有第一脈沖數 numl個數的子周期；
[0073] S02:對處于當前時刻的所述子周期進行計數，生成當前子周期數num3;
[0074] S03:在每個子周期內，根據子周期信號Vsub和高電平時間信號Thigh產生脈沖，所 述子周期信號Vsub用于表征每個子周期的周期時間Tsub或者子周期頻率；
[0075] S04:在每個所述延時同步周期內，根據所述當前子周期數num3、已產生的脈沖數 num4、所述第一脈沖數numl以及第二脈沖數num2,判斷當前子周期是否需要輸出脈沖，以生 成PWM信號，所述第二脈沖數num2用于表征每個延時同步周期實際需要輸出的脈沖數，所述 已產生的脈沖數是指在每個延時同步周期中，已經輸出的脈沖數。
[0076] 在第一模式下，這里指頭對齊模式，在每一個延時同步周期內，PWM信號的脈沖在 同步信號的脈沖產生后的第一延時時間結束時開始輸出，且在每一個子周期內，PWM信號的 脈沖先為高電平后為低電平。
[0077] 在第二模式下，這里指尾對齊模式，在每一個延時同步周期內，所述PWM信號的脈 沖在同步信號的脈沖產生后的第二延時時間結束時結束輸出，且在每一個子周期內，所述 PWM信號的脈沖先為低電平后為高電平。
[0078] 圖4為依據本發明的PWM信號生成方法的工作流程圖。如圖4所示：
[0079] 在每一個延時同步周期開始后，先判斷是否為頭對齊模式，若是頭對齊，則判斷已 產生的脈沖數num4是否等于所述第二脈沖數num2，若等于第二脈沖數num2，則等待下一個 延時同步周期;若不等于第二脈沖數num2,則當前子周期繼續輸出脈沖，且已產生的脈沖數 num4加1〇
[0080] 例如，在圖2中，為頭對齊模式下的工作波形，該模式下，PWM信號的脈沖在延時同 步信號Vsyn2的脈沖產生后立即產生，當已產生的脈沖數num4小于第二脈沖數num2(這里為 3)時，需要繼續產生脈沖，且將當前已產生的脈沖數num4加1，；當已產生的脈沖數num4已經 等于第二脈沖數num2(這里為3)時，則表示當前延時同步周期內，不需要繼續產生脈沖，等 待下一個延時同步周期即可。
[0081] 在每一個延時同步周期內，若判斷后不是頭對齊模式，則表明為尾對齊模式，此時 需要先判斷當前子周期數num3是否等于所述第一脈沖數numl與所述第二脈沖數num2的差 值與1的和：
[0082]若是，則判斷已產生的脈沖數num4是否等于第二脈沖數num2,若等于第二脈沖數 num2,則等待下一個延時同步周期;若不等于第二脈沖數num2,則當前子周期繼續輸出脈 沖，且已產生的脈沖數num4加1;
[0083]若否，則繼續等待直至當前子周期數num3等于所述第一脈沖數numl與所述第二脈 沖數num2的差值與1的和。
[0084]例如，在圖3中，為尾對齊模式下的工作波形，該模式下，PWM信號的脈沖在延時同 步信號Vsyn2的脈沖產生后立即結束產生，由于該模式下，PWM信號的脈沖是在當前延時同 步周期的最后幾個子周期產生，則需要先判斷，當前子周期是否為開始產生脈沖的那個子 周期，判斷的具體方法為，判斷當前子周期數num3是否等于所述第一脈沖數numl與所述第 二脈沖數num2的差值與1的和，這里，即判斷當前子周期數num3是否等于6-2+1SP5:
[0085]當當前子周期數num3等于5時，則再去判斷已產生的脈沖數num4是否等于第二脈 沖數num2(這里為2)，當已產生的脈沖數num4不等于第二脈沖數num2(這里為2)時，則表示 需要繼續產生脈沖，且將當前已產生的脈沖數num4加1;當已產生的脈沖數num4已經等于第 二脈沖數num2(這里為2)時，則表示當前延時同步周期內，不需要繼續產生脈沖，等待下一 個延時同步周期即可。
[0086]當當前子周期數num3小于5時，則需要繼續等待直至當前子周期數num3等于5〇 [0087]本發明的PWM信號生成方法根據所述當前子周期數、已產生的脈沖數、第一脈沖數 以及第二脈沖數，判斷當前子周期是否需要輸出脈沖，以生成期望的PWM信號。采用本發明 的P麗信號生成方法，能夠實現靈活地調節P麗信號的平均占空比，也避免了現有技術中由 于單獨調節PWM信號的高電平時間，在某些條件下，功耗過大的問題，或者現有技術中，通過 脈沖寬度調節和脈沖頻率調節結合的方式來調節平均輸出電流，而導致控制復雜的問題。 而且，能夠較方便地實現兩種脈沖對齊模式，滿足用戶多方面的需求。
[0088]以上所述僅為本發明的優選實施例，并不用于限制本發明，對于本領域技術人員 而言，本發明可以有各種改動和變化。凡在本發明的精神和原理之內所作的任何修改、等同 替換、改進等，均應包含在本發明的保護范圍之內。
【主權項】
1. 一種PffM控制電路，其特征在于，包括： 當前子周期計數電路，用于根據同步信號和子周期信號，對處于當前時刻的子周期進 行計數，生成當前子周期數，所述子周期信號用于表征所述子周期的周期時間或頻率； 比較電路，用于根據第一脈沖數和第二脈沖數，以及所述當前子周期數，產生激活信 號，所述激活信號用于表征當前子周期是否輸出脈沖，所述第一脈沖數為一個同步周期內 所包含的子周期個數，所述第二脈沖數用于表征每個同步周期實際需要輸出的脈沖數； PWM生成電路，用于根據所述同步信號、所述子周期信號、所述激活信號以及一高電平 時間信號，生成PWM信號。2. 根據權利要求1所述的PWM控制電路，其特征在于，所述PWM控制電路還包括一延時電 路，用于根據所述同步信號和延時時間生成延時同步信號，其中，相鄰的兩個所述延時同步 信號之間即為一個延時同步周期。3. 根據權利要求2所述的HVM控制電路，其特征在于，所述比較電路還接收一對齊模式 信號，所述對齊模式信號為頭對齊信號， 所述PWfM信號的脈沖在所述同步信號的脈沖產生后的第一延時時間結束時開始產生， 且在每一個子周期內，所述PffM信號的脈沖先為高電平后為低電平。4. 根據權利要求3所述的PWM控制電路，其特征在于，當所述當前子周期數不大于所述 第二脈沖數時，所述激活信號為有效電平。5. 根據權利要求2所述的HVM控制電路，其特征在于，所述比較電路還接收一對齊模式 信號，所述對齊模式信號為尾對齊信號， 所述HVM信號的脈沖在所述同步信號的脈沖產生后的第二延時時間結束時結束產生， 且在每一個子周期內，所述PffM信號的脈沖先為低電平后為高電平。6. 根據權利要求5所述的PWM控制電路，其特征在于，當所述當前子周期數大于所述第 一脈沖數與所述第二脈沖數的差值時，所述激活信號為有效電平。7. 根據權利要求1所述的PWM控制電路，其特征在于，所述第二脈沖數、所述當前子周期 數均不大于所述第一脈沖數，所述第一脈沖數、第二脈沖數和所述當前子周期數均為大于 零的自然數。8. 根據權利要求4或6所述的PWM控制電路，其特征在于，所述PWM生成電路包括持續脈 沖發生器以及與門電路， 所述持續脈沖發生器，用于根據所述延時同步信號、所述子周期信號以及所述高電平 時間信號，生成持續脈沖信號， 所述與門電路，接收所述持續脈沖信號和所述激活信號，以生成所述PWM信號。9. 根據權利要求8所述的HVM控制電路，其特征在于，所述持續脈沖發生器在每個所述 延時同步周期內，在每一個所述子周期均產生一個脈沖。10. 根據權利要求2所述的PWM控制電路，其特征在于，所述當前子周期計數電路以所述 延時同步信號為起點，以一個所述子周期的周期時間為步進，生成所述當前子周期數，所述 當前子周期數用于表征當前子周期在當前延時同步周期中所處的次第。11. 一種PffM信號生成方法，其特征在于，包括： 對處于當前時刻的子周期進行計數，生成當前子周期數； 在每個同步周期內，根據所述當前子周期數、已產生的脈沖數、第一脈沖數以及第二脈 沖數，判斷當前子周期是否需要輸出脈沖，以生成PWM信號，所述第一脈沖數為一個同步周 期內所包含的子周期個數，所述第二脈沖數用于表征每個延時同步周期實際需要輸出的脈 沖數。12. 根據權利要求11所述的PWM信號生成方法，其特征在于，還包括根據同步信號和延 時時間生成延時同步信號，相鄰的兩個所述延時同步信號之間即為一個延時同步周期。13. 根據權利要求12所述的PffM信號生成方法，其特征在于，在第一模式下，在每一個延 時同步周期內，所述PWM信號的脈沖在所述同步信號的脈沖產生后的第一延時時間結束時 開始輸出，且在每一個子周期內，所述PWM信號的脈沖先為高電平后為低電平。14. 根據權利要求13所述的PffM信號生成方法，其特征在于，在每一個延時同步周期內， 判斷已產生的脈沖數是否等于所述第二脈沖數，若是，則等待下一個延時同步周期;若否， 則當前子周期繼續輸出脈沖，且已產生的脈沖數加1。15. 根據權利要求12所述的PffM信號生成方法，其特征在于，在第二模式下，在每一個延 時同步周期內，所述PWM信號的脈沖在同步信號的脈沖產生后的第二延時時間結束時結束 輸出，且在每一個子周期內，所述PWM信號的脈沖先為低電平后為高電平。16. 根據權利要求15所述的PffM信號生成方法，其特征在于，在每一個延時同步周期內， 先判斷當前子周期數是否等于所述第一脈沖數與所述第二脈沖數的差值與1的和， 若是，則判斷已產生的脈沖數是否等于所述第二脈沖數，若是，則等待下一個延時同步 周期;若否，則當前子周期繼續輸出脈沖，且已產生的脈沖數加1; 若否，則等待當前子周期數等于所述第一脈沖數與所述第二脈沖數的差值與1的和。
【文檔編號】H03K5/01GK105958972SQ201610402022
【公開日】2016年9月21日
【申請日】2016年6月7日
【發明人】王雪晴
【申請人】矽力杰半導體技術(杭州)有限公司